用于鰭型場效應(yīng)晶體管技術(shù)的抗熔絲器件和通信裝置的制造方法
【專利說明】用于鰭型場效應(yīng)晶體管技術(shù)的抗熔絲器件和通信裝置
[0001]相關(guān)申請的交叉參考
[0002]本申請要求于2014年I月14日提交的申請?zhí)?1/927,437的美國臨時專利申請和于2014年2月5日提交的美國專利申請?zhí)?4//173，744的優(yōu)先權(quán)的權(quán)益，其全部內(nèi)容結(jié)合于此作為參考。
技術(shù)領(lǐng)域
[0003]本說明書總體涉及存儲器件，并且更具體地但不是唯一地，涉及用于finFET技術(shù)的基于虛擬端柵極的抗恪絲(ant1-fuse)器件。
【背景技術(shù)】
[0004]在數(shù)字存儲形式的一次性可編程(OTP)存儲器中，設(shè)置存儲位可通過使用用于每個位的熔絲或抗熔絲來鎖定。大多數(shù)OTP存儲器可能需要可編程熔絲元件連同選擇器件(例如，開關(guān))?？谷劢z單元可通過氧化物擊穿來實現(xiàn)，其中，位于柵極端和晶體管(例如，MOS晶體管)溝道之間的二氧化硅(S12)層(例如，薄層)可能會經(jīng)受擊穿。擊穿過程可在有缺陷的晶體管中發(fā)生，雖然在正常的晶體管中，高溫和/或高壓可導(dǎo)致氧化物層的擊穿。氧化物擊穿也可在非易失性存儲器(NVM)中以積極的方式被利用，同樣地，存儲器單元可通過捕獲要被施加的孤立位置中的電荷來擊穿程序區(qū)域中的氧化物(僅一次)被編程。
【實用新型內(nèi)容】
[0005]抗熔絲單元還可通過在兩個金屬層(例如，金屬軌道)之間作為絕緣體的薄硅層來實現(xiàn)，一旦施加了相對較高的電壓和電流的脈沖，所述薄硅層可被轉(zhuǎn)化為導(dǎo)電多晶硅。現(xiàn)場生長的多晶硅可作為兩個金屬層之間的連接。進一步地，抗熔絲單元可通過使用厚的或者分割式氧化物層(split-oxide layer)來實現(xiàn)。薄氧化物抗恪絲單元通常需要選擇器件來正常運行，因此，薄氧化物抗熔絲單元不能在交叉二極管陣列結(jié)構(gòu)中使用，因為它可對源極直接形成歐姆接觸而不是形成二極管連接的晶體管。
[0006]根據(jù)本實用新型的一實施方式，提供一種用于鰭型場效應(yīng)晶體管技術(shù)的抗熔絲器件，所述器件包括:虛擬柵極，形成在鰭片的端角之上；導(dǎo)電觸點，設(shè)置在所述虛擬柵極的一部分上并且配置為用作所述器件的第一電極；以及擴散觸點，設(shè)置在所述鰭片之上并且配置為用作所述器件的第二電極。
[0007]優(yōu)選地，所述虛擬柵極部分地延伸到所述鰭片的所述端角之外，并且其中，所述鰭片包括現(xiàn)有鰭型場效應(yīng)晶體管的鰭片。
[0008]優(yōu)選地，所述虛擬柵極通過薄氧化物層與所述鰭片分離，其中，所述薄氧化物層包括二氧化硅。
[0009]優(yōu)選地，所述薄氧化物層被配置為當(dāng)在所述器件的所述第一電極和所述第二電極之間施加合適的電壓以對所述器件進行編程時，在靠近所述端角的至少一個點中擊穿。
[0010]優(yōu)選地，所述擴散觸點在形成于所述鰭片上的外延層上形成。[0011 ] 優(yōu)選地，所述虛擬柵極通過厚氧化物層與所述鰭片分離，其中，所述厚氧化物層包括二氧化硅。
[0012]優(yōu)選地，兩個虛擬柵極形成在所述鰭片的端角之上，并且其中，所述兩個虛擬柵極中的第一個通過薄氧化物層與所述鰭片分離，并且所述兩個虛擬柵極中的第二個通過厚氧化物層與所述鰭片分離。
[0013]優(yōu)選地，所述兩個虛擬柵極中的至少一個通過分割式氧化物層與所述鰭片分離，并且其中，所述分割式氧化物層包括薄氧化物層部分和厚氧化物層部分。
[0014]根據(jù)本實用新型另一實施方式，公開一種提供用于鰭型場效應(yīng)晶體管技術(shù)的抗熔絲器件的方法，所述方法包括:在鰭片的端角之上形成虛擬柵極；在虛擬柵極的一部分上設(shè)置導(dǎo)電觸點并且將所述導(dǎo)電觸點配置為用作所述抗熔絲器件的第一電極；以及在所述鰭片之上設(shè)置擴散觸點并且將所述擴散觸點配置為用作所述抗熔絲器件的第二電極。
[0015]優(yōu)選地，該方法進一步包括形成所述虛擬柵極使得所述虛擬柵極部分地延伸到所述鰭片的所述端角之外，并且其中，所述鰭片包括現(xiàn)有鰭型場效應(yīng)晶體管的鰭片。
[0016]優(yōu)選地，該方法進一步包括形成薄氧化物層以將所述虛擬柵極與所述鰭片分離，其中，所述薄氧化物層包括二氧化硅。
[0017]優(yōu)選地，該方法進一步包括將所述薄氧化物層配置為當(dāng)在所述器件的所述第一電極和所述第二電極之間施加合適的電壓以對所述器件進行編程時，在靠近所述端角的至少一個點中擊穿。
[0018]優(yōu)選地，該方法進一步包括在形成于所述鰭片上的外延層上形成所述擴散觸點。
[0019]優(yōu)選地，該方法進一步包括形成厚氧化物層以將所述虛擬柵極與所述鰭片分離，其中，所述厚氧化物層包括二氧化硅。
[0020]優(yōu)選地，該方法進一步包括在所述鰭片的端角之上形成兩個虛擬柵極，并且通過薄氧化物層將所述兩個虛擬柵極中的第一個與所述鰭片分離以及通過厚氧化物層將所述兩個虛擬柵極中的第二個與所述鰭片分離。
[0021]優(yōu)選地，該方法進一步包括將所述兩個虛擬柵極中的至少一個通過分割式氧化物層與所述鰭片分離，并且其中，所述分割式氧化物層包括薄氧化物層部分和厚氧化物層部分。
[0022]根據(jù)本實用新型的又一實施方式，提供了一種通信裝置，其包括:存儲器件，所述存儲器件包括:一次性可編程存儲器，所述一次性可編程存儲器包含與鰭型場效應(yīng)晶體管技術(shù)兼容的抗熔絲器件，所述抗熔絲器件包括:虛擬柵極，形成在鰭片的端角之上；導(dǎo)電觸點，設(shè)置在所述虛擬柵極的一部分上并且配置為用作所述器件的第一電極；以及擴散觸點，設(shè)置在所述鰭片之上并且配置為用作所述器件的第二電極。
[0023]優(yōu)選地，所述虛擬柵極通過薄氧化物層與所述鰭片分離，其中，所述薄氧化物層包括二氧化硅，并且其中，所述薄氧化物層被配置為當(dāng)在所述器件的所述第一電極和所述第二電極之間施加合適的電壓以對所述器件進行編程時在靠近端角的至少一個點被擊穿。
[0024]優(yōu)選地，所述擴散觸點在形成于所述鰭片上的外延層上形成，其中，所述虛擬柵極通過厚氧化物層與所述鰭片分離，并且其中，所述厚氧化物層包括二氧化硅。
[0025]優(yōu)選地，兩個虛擬柵極形成在所述鰭片的端角之上，其中，所述兩個虛擬柵極中的第一個通過薄氧化物層與所述鰭片分離并且所述兩個虛擬柵極中的第二個通過厚氧化物層與所述鰭片分離，并且其中所述兩個虛擬柵極中的至少一個通過分割式氧化物層與所述鰭片分離，并且其中，所述分割式氧化物層包括薄氧化物層部分和厚氧化物層部分。
[0026]本主題技術(shù)提供了包括可低電壓編程，節(jié)省芯片面積，以及與標(biāo)準(zhǔn)制造流程的兼容性在內(nèi)的許多有利特征。
【附圖說明】
[0027]本主題技術(shù)的某些特征在所附權(quán)利要求中進行了闡述。然而，出于解釋的目的，本主題技術(shù)的一些實施例在以下附圖中進行闡述。
[0028]圖1示出了根據(jù)一個或多個實施方案的包含抗熔絲器件的示例的鰭型場效應(yīng)晶體管(finFET)的頂視圖和側(cè)視圖。
[0029]圖2示出了根據(jù)一個或多個實施方案的圖1中的示例抗熔絲器件的編程。
[0030]圖3A至圖3E示出了根據(jù)一個或多個實施方案的圖1中的抗熔絲器件的示例實現(xiàn)。
[0031]圖4示出了根據(jù)一個或多個實施方案的提供用于finFET技術(shù)的抗熔絲器件的方法的示例。
[0032]圖5示出了根據(jù)一個或多個實施方案的無線通信裝置的示例。
【具體實施方式】
[0033]以下闡述的詳細描述的目的是作為本主題技術(shù)的各種結(jié)構(gòu)的描述并不意為僅代表其中可實踐本主題技術(shù)的結(jié)構(gòu)。附圖被并入本文中并構(gòu)成了該詳細描述的一部分。所述詳細描述包括用于提供對本主題技術(shù)的透徹理解的具體細節(jié)。然而，對于本領(lǐng)域技術(shù)人員來說將是很清楚和顯而易見的是，本主題技術(shù)不限于本文中所闡述的具體細節(jié)并且可以通過使用一個或多個實施方案來實踐。在一個或多個實例中，為了避免模糊本主題技術(shù)的概念，公知的結(jié)構(gòu)和組件以方塊圖的形式示出。
[0034]本主題技術(shù)提供了一種用于提供用于鰭型場效應(yīng)晶體管(finFET)技術(shù)的基于端柵極-抗熔絲器件的器件和實施方案。由于結(jié)的擊穿電場較低，所以finFET技術(shù)中的現(xiàn)有柵極-氧化物OTP器件的實施具有挑戰(zhàn)性，這會導(dǎo)致早于柵極氧化物的結(jié)的擊穿。本主題技術(shù)提供了包括可低電壓編程，節(jié)省芯片面積，以及與標(biāo)準(zhǔn)制造流程的兼容性在內(nèi)的許多有利特征?？傻碗妷壕幊淌怯捎谠邛捚堑倪吘壧幍碾妶鲈鰪娝鶎?dǎo)致的。節(jié)省芯片面積是通過利用現(xiàn)有虛擬柵極來形成所述抗熔絲器件實現(xiàn)的。與本主題技術(shù)的標(biāo)準(zhǔn)制造流程的兼容性是由于無需額外的掩模來實現(xiàn)抗熔絲器件，從而所公開的抗熔絲器件可以無需任何附加成本而制造在finFET芯片上。
[0035]圖1示出了根據(jù)本主題技術(shù)的一個或多個實施方案的包含抗熔絲器件的示例的鰭型場效應(yīng)晶體管(finFET)的頂視圖110和側(cè)視圖120。finFET的頂視圖110示出了抗熔絲器件的頂視圖115，抗熔絲器件包含虛擬柵極170，擴散觸點162，以及導(dǎo)電觸點116(例如，由諸如鎢、鋁等金屬制成