一種輸出差分信號(hào)引腳復(fù)用的封裝系統(tǒng)及移動(dòng)處理器接口的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及集成電路領(lǐng)域，特別是涉及一種輸出差分信號(hào)引腳復(fù)用的封裝系統(tǒng)及移動(dòng)處理器接口。
【背景技術(shù)】
[0002]低電壓差分信號(hào)(LowVoltage Differential Signaling，LVDS)作為一種成熟的信號(hào)傳輸技術(shù)，廣泛應(yīng)用于顯示接口領(lǐng)域，尤其是液晶顯示屏。但隨著移動(dòng)終端的快速發(fā)展，對(duì)顯示接口的帶寬提出了更高要求。因此，國際移動(dòng)行業(yè)處理器(Mobile IndustryProcessor Interface, MIPI)聯(lián)盟提出了顯不器串行接口(Display Serial Interface,DSI)規(guī)范，以滿足更高分辨率顯示屏的需求。
[0003]參閱圖1所示，在DSI接口中，elk是時(shí)鐘(clock)的縮寫，數(shù)據(jù)(data)和clock各自作為一種信號(hào)被輸出到芯片的外部。DSI采用4個(gè)數(shù)據(jù)通道(data lane)和I個(gè)時(shí)鐘通道(clock lane)的組成方式，每個(gè)DSI通道都會(huì)有兩個(gè)引腳pin，并且兩個(gè)pin上的信號(hào)是互補(bǔ)關(guān)系，即差分信號(hào)。
[0004]其中，圖1中，以DAP/DAN為例，D表示DSI接口，A表示通道A，P表示正信號(hào)，SPpositive的意思，而N表示負(fù)信號(hào)，negative的意思。
[0005]參閱圖2所示，在LVDS接口中，與DSI接口類似，通常都有5條lane，4個(gè)datalane和I個(gè)clock lane，每個(gè)LVDS通道都會(huì)有兩個(gè)pin，并且兩個(gè)pin上的信號(hào)是互補(bǔ)關(guān)系，輸出差分信號(hào)，并分別封裝出10個(gè)pin。
[0006]雖然LVDS和DSI是兩種不同協(xié)議的接口，但都是作為顯示接口來使用。對(duì)于移動(dòng)消費(fèi)類電子終端而言，為了滿足更廣泛的市場(chǎng)需求，兩種顯示接口都會(huì)出現(xiàn)在移動(dòng)處理器接口中，以滿足不同的客戶需求，而客戶則會(huì)根據(jù)實(shí)際的方案只選擇使用其中的一種接口。如果LVDS接口和DSI接口互相獨(dú)立設(shè)計(jì)，也就是說兩者的引腳不復(fù)用，即將兩者的壓焊點(diǎn)(PAD)全部封裝出pin，必然會(huì)造成pin的浪費(fèi)和集成電路(Integrated Circuit，IC)成本的增加。
[0007]圖1和圖2是LVDS接口和DSI接口在移動(dòng)處理器中的典型實(shí)現(xiàn)方法。這種方法的主要缺點(diǎn)為封裝成本較大，由于LVDS和DSI獨(dú)立，需要在封裝時(shí)每個(gè)壓焊點(diǎn)單獨(dú)出pin，LVDS接口和DSI接口通常都有5條lane，這就需要分別封裝出10個(gè)pin，而在實(shí)際的應(yīng)用中，只會(huì)根據(jù)開發(fā)方案選用其中一種，這必然會(huì)導(dǎo)致浪費(fèi)10個(gè)pin的資源。
[0008]此外，雖然兩者輸出差分信號(hào)的pin的個(gè)數(shù)相同，但是信號(hào)幅度不同，LVDS的輸出信號(hào)幅度一般為1.25v±175mv，而DSI的輸出信號(hào)幅度一般為:0.2v±0.lv。因此，由于兩者相互獨(dú)立且兩者輸出信號(hào)的幅度不同，若能實(shí)現(xiàn)引腳復(fù)用則能夠大量減少pin的數(shù)目。
[0009]現(xiàn)有技術(shù)中，參閱圖3所示，給出了一種LVDS和DSI中pin復(fù)用的示意圖，以LVDS和DSI各一條lane的引腳復(fù)用為例，這種封裝方法可以減少出pin的數(shù)目，降低封裝成本，然而由于部分封裝引線，即bonding線，存在交叉，這是封裝中最忌諱出現(xiàn)的情況，這就需要做特殊處理，在實(shí)際的封裝時(shí)，為了避免交叉的兩條線短路，就會(huì)將其中一條封裝引線拉的很高，即長度增加，參閱圖4所示。因此，這種做法會(huì)帶來封裝難度和封裝復(fù)雜度的增加，進(jìn)而降低封裝的良率，此外，由于這是一組差分信號(hào)，bonding線之間的長度和形狀存在差異還會(huì)導(dǎo)致差分信號(hào)的寄生的參數(shù)不一致，造成差分信號(hào)的眼圖變差，影響信號(hào)的完整性。
【實(shí)用新型內(nèi)容】
[0010]本實(shí)用新型實(shí)施例提供一種輸出差分信號(hào)引腳復(fù)用的封裝系統(tǒng)及移動(dòng)處理器接口，用以解決現(xiàn)有技術(shù)中存在的LVDS和DSI引腳復(fù)用封裝難度和封裝復(fù)雜度較高的問題。
[0011]本實(shí)用新型實(shí)施例提供的具體技術(shù)方案如下:
[0012]—種輸出差分信號(hào)引腳復(fù)用的封裝系統(tǒng)，包括至少兩組差分信號(hào)輸出通道，其中，
[0013]在每一組差分信號(hào)輸出通道內(nèi)，包含相鄰的第一通道和第二通道，且所述第一通道和所述第二通道各自包含兩個(gè)壓焊點(diǎn)；
[0014]將所述第一通道與所述第二通道的相鄰壓焊點(diǎn)，通過兩條封裝引線焊接至同一引腳；
[0015]在相鄰的不同組差分信號(hào)輸出通道之間，歸屬于不同組的第一通道和第二通道的相鄰壓焊點(diǎn)，通過兩條封裝引線焊接至同一引腳。
[0016]采用本實(shí)用新型的引腳復(fù)用系統(tǒng)能夠解決現(xiàn)有技術(shù)中存在的LVDS和DSI引腳復(fù)用封裝難度和封裝復(fù)雜度較高的問題，且封裝引線不交叉，易于封裝，減少了封裝pin的數(shù)目，降低封裝難度和封裝成本，提高了封裝良率，進(jìn)一步地提高了輸出差分信號(hào)的眼圖質(zhì)量和信號(hào)的完整性。
[0017]可選的，在任意第一通道或第二通道中，將不存在歸屬于不同組的相鄰壓焊點(diǎn)的壓焊點(diǎn)通過一條封裝引線焊接至單獨(dú)引腳。
[0018]可選的，所述封裝引線的長度和形狀均相同。
[0019]可選的，所述第一通道和所述第二通道分別為顯示器串行接口 DSI和低電壓差分信號(hào)LVDS。
[0020]可選的，所述第一通道和所述第二通道分別為LVDS和DSI。
[0021]—種移動(dòng)處理器接口，包括上述任一項(xiàng)所述的輸出差分信號(hào)引腳復(fù)用的封裝系統(tǒng)。
【附圖說明】
[0022]圖1為本實(shí)用新型【背景技術(shù)】中DSI模塊差分輸出信號(hào)常用的封裝形式；
[0023]圖2為本實(shí)用新型【背景技術(shù)】中LVDS模塊差分輸出信號(hào)常用的封裝形式；
[0024]圖3為本實(shí)用新型【背景技術(shù)】中差分信號(hào)常用的pin復(fù)用封裝形式；
[0025]圖4為本實(shí)用新型【背景技術(shù)】中差分信號(hào)常用的pin復(fù)用封裝引線示意圖；
[0026]圖5為本實(shí)用新型實(shí)施例中輸出差分信號(hào)引腳復(fù)用的封裝系統(tǒng)的結(jié)構(gòu)示意圖；
[0027]圖6A和圖6B為本實(shí)用新型實(shí)施例中DSI和LVDS輸出差分信號(hào)引腳復(fù)用的封裝示意圖。
【具體實(shí)施方式】
[0028]為了解決現(xiàn)有技術(shù)中存在的LVDS和DSI引腳復(fù)用封裝難度和封裝復(fù)雜度較高的問題，本實(shí)用新型提供了一種輸出差分信號(hào)引腳復(fù)用的封裝系統(tǒng)，包括至少兩組差分信號(hào)輸出通道，其中，在每一組差分信號(hào)輸出通道內(nèi)，包含相鄰的第一通道和第二通道，且第一通道和第二通道各自包含兩個(gè)壓焊點(diǎn)，以及第一通道和第二通道之間相鄰的壓焊點(diǎn)，通過兩條封裝引線焊接至同一引腳；在相鄰的不同組差分信號(hào)輸出