一種芯片封裝結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于半導(dǎo)體制造領(lǐng)域，涉及一種芯片封裝結(jié)構(gòu)。
【背景技術(shù)】
[0002]半導(dǎo)體工業(yè)經(jīng)歷了快速的成長，由于電子元件整合密度的改善，人們傾向于追求更小及更具有創(chuàng)造性的半導(dǎo)體芯片封裝技術(shù)。在扇出型結(jié)構(gòu)中，芯片的輸入及輸出焊盤分布于芯片所處區(qū)域外部，因此，半導(dǎo)體器件輸入、輸出焊盤的數(shù)量可以增加。
[0003]傳統(tǒng)的扇出型晶圓級封裝(Fan-out wafer level packaging,FOWLP) 一般包括如下幾個步驟:首先從晶圓切下單個微芯片，并采用標(biāo)準(zhǔn)拾放設(shè)備將芯片正面朝下粘貼到載體的粘膠層上；然后形成塑封層，將芯片嵌入塑封層內(nèi)；在塑封層固化后，去除載體及粘膠層，然后進(jìn)行再分布引線層工藝及植球回流工藝，最后進(jìn)行切割和測試。
[0004]再分布引線層(Redistribut1n Layers，RDL)是倒裝芯片組件中芯片與封裝之間的接口界面。再分布引線層是一個額外的金屬層，由核心金屬頂部走線組成，用于將裸片的I/O焊盤向外綁定到諸如凸點(diǎn)焊盤等其它位置。凸點(diǎn)通常以柵格圖案布置，每個凸點(diǎn)都澆鑄有兩個焊盤(一個在頂部，一個在底部)，它們分別連接再分布引線層和封裝基板。
[0005]隨著半導(dǎo)體芯片的輸入、輸出焊盤數(shù)量的增加，為了完成芯片與芯片之間的互連，需要更大的分布面積。更重要的是，最新的器件中通常需要一個以上的再分布引線層(RDL)，這意味著更多的分布面積是必要的，這給傳統(tǒng)的二維扇出型封裝工藝帶來了很大的挑戰(zhàn)。
[0006]先進(jìn)的包裝技術(shù)，如3D TSV (Through Silicon Via，娃通孔)，POP (Package onPackage，堆疊封裝)，3D SiP (System in Package，系統(tǒng)級封裝)可以減少封裝尺寸，實(shí)現(xiàn)單個封裝單元之間的互連，然而，其單位再分布面積仍然有待提高。
[0007]因此，如何提供一種芯片封裝結(jié)構(gòu)，以實(shí)現(xiàn)再分布面積的最大化，并提高封裝效率，減少生產(chǎn)成本，成為本領(lǐng)域技術(shù)人員亟待解決的一個重要技術(shù)問題。
【實(shí)用新型內(nèi)容】
[0008]鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本實(shí)用新型的目的在于提供一種芯片封裝結(jié)構(gòu)，用于解決現(xiàn)有技術(shù)中芯片封裝結(jié)構(gòu)的再分布面積不足的問題。
[0009]為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本實(shí)用新型提供一種芯片封裝結(jié)構(gòu)，包括:
[0010]塑封層；
[0011]嵌于所述塑封層中的至少兩個半導(dǎo)體芯片及至少一個互連結(jié)構(gòu)；所述互連結(jié)構(gòu)包括支撐體及上下貫穿所述支撐體的若干導(dǎo)電柱；
[0012]形成于所述塑封層上表面的第一介質(zhì)層及下表面的第二介質(zhì)層；所述第一介質(zhì)層及第二介質(zhì)層中形成有若干與半導(dǎo)體芯片電性引出及所述導(dǎo)電柱所對應(yīng)的第一通孔；
[0013]由填充于所述第一通孔內(nèi)的導(dǎo)電金屬及分布于所述第一介質(zhì)層及第二介質(zhì)層表面的金屬線路構(gòu)成的再分布引線層。
[0014]可選地，所述芯片封裝結(jié)構(gòu)中，至少有一個芯片正面朝上設(shè)置，且至少有一個半導(dǎo)體芯片正面朝下設(shè)置。
[0015]可選地，所述導(dǎo)電柱的橫截面包括多邊形、圓形及橢圓形中的至少一種。
[0016]可選地，所述支撐體的橫截面包括多邊形、圓形及橢圓形中的至少一種。
[0017]可選地，所述互連結(jié)構(gòu)中，各導(dǎo)電柱呈點(diǎn)陣排列。
[0018]可選地，所述支撐體的介電常數(shù)小于或等于3.9。
[0019]可選地，所述導(dǎo)電柱的材料選自Al、Cu、Sn、N1、Au及Ag中的至少一種。
[0020]可選地，所述再分布引線層表面形成有凸點(diǎn)下金屬層，所述凸點(diǎn)下金屬層表面形成有焊球凸點(diǎn)。
[0021]可選地，所述第一介質(zhì)層及第二介質(zhì)層表面形成有覆蓋所述再分布引線層的第三介質(zhì)層，所述第三介質(zhì)層中形成有容納所述凸點(diǎn)下金屬層的第三通孔。
[0022]可選地，所述第一介質(zhì)層或所述第二介質(zhì)層的材料選自氧化硅、磷硅玻璃、硅氧碳化合物、聚酰亞胺、苯并環(huán)丁烯、聚苯并惡唑中的任意一種。
[0023]如上所述，本實(shí)用新型的芯片封裝結(jié)構(gòu)，具有以下有益效果:本實(shí)用新型通過在封裝過程中加入互連結(jié)構(gòu)，可以有效增加再分布面積。通過所述互連結(jié)構(gòu)的幫助，再分布面積不局限于半導(dǎo)體芯片正面(焊盤暴露的一面)，還可以擴(kuò)展到半導(dǎo)體芯片背面。更重要的是，在封裝過程中，不一定全部的半導(dǎo)體芯片都需要正面朝上或正面朝下，即可以部分半導(dǎo)體芯片正面朝上、部分半導(dǎo)體芯片正面朝下設(shè)置。通過本實(shí)用新型的芯片封裝結(jié)構(gòu)，再分布面積可以得到最大化，從而有效實(shí)現(xiàn)芯片與芯片之間的互連，并有利于節(jié)約生產(chǎn)成本。
【附圖說明】
[0024]圖1顯示為本實(shí)用新型的芯片封裝結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖。
[0025]圖2顯示為本實(shí)用新型的芯片封裝結(jié)構(gòu)的一種封裝方法的工藝流程圖。
[0026]圖3?圖19顯示為本實(shí)用新型的芯片封裝結(jié)構(gòu)的一種封裝方法各步驟所呈現(xiàn)的結(jié)構(gòu)示意圖。
[0027]元件標(biāo)號說明
[0028]1載體
[0029]2粘合層
[0030]3半導(dǎo)體芯片
[0031]4互連結(jié)構(gòu)
[0032]5支撐體
[0033]6導(dǎo)電柱
[0034]7第二通孔
[0035]8基板
[0036]9模塑材料
[0037]10塑封層
[0038]11第一介質(zhì)層
[0039]12第二介質(zhì)層
[0040]13第一通孔
[0041]14再分布引線層
[0042]15第三介質(zhì)層
[0043]16第三通孔
[0044]17凸點(diǎn)下金屬層
[0045]18焊球凸點(diǎn)
[0046]S1 ?S6步驟
【具體實(shí)施方式】
[0047]以下通過特定的具體實(shí)例說明本實(shí)用新型的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本實(shí)用新型的其他優(yōu)點(diǎn)與功效。本實(shí)用新型還可以通過另外不同的【具體實(shí)施方式】加以實(shí)施或應(yīng)用，本說明書中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒有背離本實(shí)用新型的精神下進(jìn)行各種修飾或改變。
[0048]請參閱圖1至圖19。需要說明的是，本實(shí)施例中所提供的圖示僅以示意方式說明本實(shí)用新型的基本構(gòu)想，遂圖式中僅顯示與本實(shí)用新型中有關(guān)的組件而非按照實(shí)際實(shí)施時的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。
[0049]實(shí)施例一
[0050]本實(shí)用新型提供一種芯片封裝結(jié)構(gòu)，如圖1所示，該芯片封裝結(jié)構(gòu)包括:
[0051]塑封層10 ;
[0052]嵌于所述塑封層10中的至少兩個半導(dǎo)體芯片3及至少一個互連結(jié)構(gòu)4 ;所述互連結(jié)構(gòu)4包括支撐體及上下貫穿所述支撐體的若干導(dǎo)電柱；
[0053]形成于所述塑封層10上表面的第一介質(zhì)層11及下表面的第二介質(zhì)層12 ;所述第一介質(zhì)層11及第二介質(zhì)層12中形成有若干與半導(dǎo)體芯片3電性引出及所述導(dǎo)電柱所對應(yīng)的第一通孔；
[0054]由填充于所述第一通孔內(nèi)的導(dǎo)電金屬及分布于所述第一介質(zhì)層12及第二介質(zhì)層13表面的金屬線路構(gòu)成的再分布引線層14。
[0055]具體的，所述再分布引線層14表面還可形成有凸點(diǎn)下金屬層17，所述凸點(diǎn)下金屬層17表面形成有焊球凸點(diǎn)18。其中，所述第一介質(zhì)層11及第二介質(zhì)層12表面形成有覆蓋所述再分布引線層14的第三介質(zhì)層15，所述第三介質(zhì)層15中形成有容納所述凸點(diǎn)下金屬層17的第三通孔。
[0056]特別的，本實(shí)用新型的芯片封裝結(jié)構(gòu)中，不一定全部的半導(dǎo)體芯片都需要正面朝上或正面朝下，即可以至少有一個半導(dǎo)體芯片正面朝下設(shè)置，且至少有一個半導(dǎo)體芯片正面朝下設(shè)置。
[0057]作為示例，圖1顯示了所述芯片封裝結(jié)構(gòu)中包括2個半導(dǎo)體芯片的情形，其中一個半導(dǎo)體芯片正面朝上、另一個半導(dǎo)體芯片正面朝下，每個半導(dǎo)體芯片正面及背面均形成有再分布引線層14，從而在相同器件尺寸下大大擴(kuò)展了再分布面積，且兩個半導(dǎo)體芯片之間通過所述互連結(jié)構(gòu)輕松實(shí)現(xiàn)互連。
[0058]具體的，所述互連結(jié)構(gòu)4的高度最好與所述半導(dǎo)體芯片相同或大致相同。所述導(dǎo)電柱的橫截面包括多邊形、圓形及橢圓形中的至少一種；所述支撐體的橫截面包括多邊形、圓形及橢圓形中的至少一種。
[0059]作為示例