半導(dǎo)體器件的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及半導(dǎo)體器件,尤其涉及適用于在形成于半導(dǎo)體襯底的主面上的多個(gè)布線層的上部具有由金屬膜構(gòu)成的再布線的半導(dǎo)體器件及其制造方法而有效的技術(shù)。
【背景技術(shù)】
[0002]半導(dǎo)體器件中,例如在形成有CMIS ( comp I emen tary metal insulatorsemiconductor,互補(bǔ)型金屬絕緣體半導(dǎo)體結(jié)構(gòu))的FET等半導(dǎo)體元件的半導(dǎo)體襯底的上部,由例如以Cu(銅)或Al(鋁)為主成分的金屬膜形成多層布線,在多層布線的上部形成最終鈍化膜。
[0003]在日本特開2001-53075號(hào)公報(bào)(專利文獻(xiàn)I)的圖3中公開了如下構(gòu)造:在用鎳/金、或鎳/鈀的包覆層18覆蓋了表面的布線層17,連接有作為外部端子的導(dǎo)線22。
[0004]在日本特開2003-218278號(hào)公報(bào)(專利文獻(xiàn)2)的說明書摘要中公開了在再布線用導(dǎo)電體以大致柱狀形成具有應(yīng)力緩和功能的外部電極6的構(gòu)造。
[0005]在日本特開2007-158043號(hào)公報(bào)(專利文獻(xiàn)3)的圖3中公開了如下構(gòu)造:使與第I電極11連接的布線16在應(yīng)力緩和層15上延伸,在應(yīng)力緩和層15上,將由釬焊球構(gòu)成的外部端子12連接于布線16。
[0006]在日本特開2012-4210號(hào)公報(bào)(專利文獻(xiàn)4)的圖25中公開了如下構(gòu)造:在再布線15的表面設(shè)置由Ni膜18a和Au膜18b的層疊構(gòu)造構(gòu)成的焊盤18,在焊盤18連接導(dǎo)線20。
[0007]在先技術(shù)文獻(xiàn)
[0008]專利文獻(xiàn)
[0009]專利文獻(xiàn)I:日本特開2001-53075號(hào)公報(bào)
[0010]專利文獻(xiàn)2:日本特開2003-218278號(hào)公報(bào)
[0011]專利文獻(xiàn)3:日本特開2007-158043號(hào)公報(bào)
[0012]專利文獻(xiàn)4:日本特開2012-4210號(hào)公報(bào)【實(shí)用新型內(nèi)容】
[0013]實(shí)用新型所要解決的課題
[0014]使用專利文獻(xiàn)4說明通過本發(fā)明人的研究而判明的課題。
[0015]如專利文獻(xiàn)4的圖24和圖25所示,導(dǎo)線20連接于在再布線15的上表面形成的焊盤18,在導(dǎo)線20的連接部,再布線15成為寬幅的平面形狀。這是因?yàn)?,通常?dǎo)線20的直徑即使是用于細(xì)線也得有30μπι左右,接合后的粘接部的導(dǎo)線球直徑成為60?80μπι左右。就是說,作為導(dǎo)線20的連接部的焊盤18需要是例如一邊為80?ΙΟΟμπι的正方形,搭載焊盤18的再布線15也需要同樣的區(qū)域(寬幅部)。
[0016]此外,與再布線15下層的Al布線5、7、9相比,再布線15通常為較低電阻。因此,再布線15是使用低電阻的銅膜而以ΙΟμπι左右的膜厚構(gòu)成。
[0017]出于上述理由,再布線的細(xì)間距(finepitch)化存在制約,相鄰的再布線的間隔變大。而且,需要避開寬幅的導(dǎo)線連接部來配置相鄰的再布線。出于這些理由,判明難以實(shí)現(xiàn)具有再布線的半導(dǎo)體器件的高集成化(小型化)。
[0018]本實(shí)用新型的目的在于提供一種在具有再布線的半導(dǎo)體器件中實(shí)現(xiàn)高集成化(小型化)的技術(shù)。
[0019]本實(shí)用新型的上述及其他目的和新特征,將通過本說明書的描述和附圖而得以清
/H- ο
[0020]用于解決課題的手段
[0021]—實(shí)施方式的半導(dǎo)體器件,包括:形成于半導(dǎo)體襯底上的多個(gè)布線層;形成于多個(gè)布線層的最上層的焊盤電極;在焊盤電極上具有第I開口的絕緣膜;再布線,其與焊盤電極電連接,并在絕緣膜上延伸。而且,半導(dǎo)體器件包括:保護(hù)膜,其覆蓋再布線的上表面,并具有使再布線的上表面的一部分露出的第2開口 ;外部焊盤電極,其在第2開口處與再布線電連接,并在保護(hù)膜上延伸;以及與外部焊盤電極連接的導(dǎo)線。并且,俯視下,外部焊盤電極的一部分位于再布線的外側(cè)區(qū)域。
[0022]實(shí)用新型效果
[0023]根據(jù)一實(shí)施方式,能夠?qū)崿F(xiàn)具有再布線的半導(dǎo)體器件的高集成化。
【附圖說明】
[0024]圖1是作為一實(shí)施方式的半導(dǎo)體器件的主要部分主視圖。
[0025]圖2是沿著圖1的A-A線的主要部分剖視圖。
[0026]圖3是沿著圖1的B-B線的主要部分剖視圖。
[0027]圖4是表示一實(shí)施方式的半導(dǎo)體器件的制造工序的一部分的工藝流程圖。
[0028]圖5是作為一實(shí)施方式的半導(dǎo)體器件的制造工序中的主要部分剖視圖。
[0029]圖6是相繼于圖5的半導(dǎo)體器件的制造工序中的主要部分剖視圖。
[0030]圖7是相繼于圖6的半導(dǎo)體器件的制造工序中的主要部分剖視圖。
[0031]圖8是相繼于圖7的半導(dǎo)體器件的制造工序中的主要部分剖視圖。
[0032]圖9是相繼于圖8的半導(dǎo)體器件的制造工序中的主要部分剖視圖。
[0033]圖10是相繼于圖9的半導(dǎo)體器件的制造工序中的主要部分剖視圖。
[0034]圖11是表示變形例I的半導(dǎo)體器件的制造工序的一部分的工藝流程圖。
[0035]圖12是變形例I的半導(dǎo)體器件的制造工序中的主要部分剖視圖。
[0036]圖13是相繼于圖12的半導(dǎo)體器件的制造工序中的主要部分剖視圖。
[0037]圖14是相繼于圖13的半導(dǎo)體器件的制造工序中的主要部分剖視圖。
[0038]圖15是表示作為變形例2的半導(dǎo)體器件的制造工序的一部分的工藝流程圖。
[0039]圖16是作為變形例2的半導(dǎo)體器件的制造工序中的主要部分剖視圖。
[0040]圖17是相繼于圖16的半導(dǎo)體器件的制造工序中的主要部分剖視圖。
[0041 ]圖18是作為變形例3的半導(dǎo)體器件的主要部分俯視圖。
[0042]圖19是沿著圖18的C-C線的主要部分剖視圖。
[0043]附圖標(biāo)記的說明
[0044]CM覆蓋金屬膜;PR1、PR2、PR3抗蝕劑膜;pl、p2、p3插塞;Qn η溝道型MISFET;Qp p溝道型MISFET;RM再布線;RMl種子膜;RM2鍍膜;UM基底金屬膜;1A、1B、1C、ID半導(dǎo)體器件;IP半導(dǎo)體襯底;2P p型阱;2N η型阱;3元件分離槽;3a元件分離絕緣膜;4、6、8層間絕緣膜;5、7、9A1布線;9a焊盤電極;10表面保護(hù)膜;1a焊盤開口; 11基底絕緣膜;I Ia開口; 12保護(hù)膜;12a外部焊盤開口; 13外部焊盤電極;13a球連接部;13b突出部;14接觸金屬膜;15防銹膜;25D芯片焊盤部;25L引線;26封固體;27導(dǎo)線;27a球部。
【具體實(shí)施方式】
[0045]此外,在以下的實(shí)施方式中為了便于說明,在需要時(shí)分割為多個(gè)部分或?qū)嵤┓绞絹磉M(jìn)行說明,除了特別明示的情況之外,這些部分或?qū)嵤┓绞讲⒎潜舜撕翢o關(guān)系,一方是另一方的一部分或全部的變形例、詳細(xì)信息、補(bǔ)充說明等關(guān)系。此外,在以下的實(shí)施方式中,提及要素的數(shù)量等(包括個(gè)數(shù)、數(shù)值、量、范圍等)時(shí),除了特別明示的情況及原理上明確限定為特定數(shù)量的情況等,并不限定于特定數(shù)量,可以是特定數(shù)量以上或以下。
[0046]而且,在以下的實(shí)施方式中,對(duì)于其構(gòu)成要素(包括要素步驟等),除了特別明示的情況及原理上明確是必須的情況等,不言而喻,其未必一定是必須的。同樣,在以下的實(shí)施方式中,在提及構(gòu)成要素等的形狀、位置關(guān)系等時(shí),除了特別明示的情況及原理上明確認(rèn)為不能是這樣的情況等,包括實(shí)質(zhì)上與其形狀等近似或類似的情形等。這與上述數(shù)值等(包括個(gè)數(shù)、數(shù)量、量、范圍等)同樣。
[0047]以下,基于附圖詳細(xì)說明本實(shí)用新型的實(shí)施方式。需要說明的是,在用于說明實(shí)施方式的全部附圖中,對(duì)具有相同功能的部件標(biāo)注相同或關(guān)聯(lián)的附圖標(biāo)記,省略其重復(fù)說明。此外,在存在多個(gè)類似部件(部位)時(shí),有時(shí)對(duì)總稱的附圖標(biāo)記增加記號(hào)來表示個(gè)別或特定的部位。此外,在以下的實(shí)施方式中,除了特別必須的情形以外,原則上不充分相同或同樣部分的說明。
[0048]此外,在實(shí)施方式所用的附圖中,為了容易理解附圖,雖然是剖視圖有時(shí)也會(huì)省略陰影線。而且,為了容易理解附圖,雖然是俯視圖有時(shí)也標(biāo)注陰影線。
[0049]此外,在剖視圖和俯視圖中,各部位的大小并不與實(shí)際器件相對(duì)應(yīng),為了容易理解附圖,有時(shí)將特定部位相對(duì)放大地顯示。此外,在俯視圖和剖視圖對(duì)應(yīng)的情況下也有時(shí)會(huì)改變各部位的大小來顯示。
[0050](實(shí)施方式)
[0051]本實(shí)施方式的半導(dǎo)體器件(半導(dǎo)體集成電路裝置)具有半導(dǎo)體芯片,所述半導(dǎo)體芯片包括例如多個(gè)半導(dǎo)體元件、形成于多個(gè)半導(dǎo)體元件的上部的多層的布線(多層布線)和與多層布線中的最上層布線連接的多個(gè)再布線,多個(gè)半導(dǎo)體元件通過所述多層布線或多個(gè)再布線而被連接。說明本實(shí)施方式的半導(dǎo)體器件1A。
[0052]〈關(guān)于半導(dǎo)體器件〉
[0053]圖1是作為一實(shí)施方式的半導(dǎo)體器件的主要部分主視圖。圖2是沿著圖1的A-A線的主要部分剖視圖,圖3是沿著圖1的B-B線的主要部分剖視圖。
[0054]圖1中示出半導(dǎo)體器件IA所含的三個(gè)外部端子EXTl、EXT2、EXT3。外部端子是用于對(duì)半導(dǎo)體器件IA施加信號(hào)、電源電位或基準(zhǔn)電位的端子。三個(gè)外部端子EXTl、EXT2、EXT3分別具有第3層Al布線9、再布線RM和外部焊盤電極13。第3層Al布線9經(jīng)由再布線RM與外部焊盤電極13電連接。外部端子EXTl、EXT2、EXT3是用于獲取半導(dǎo)體器件IA與外部的電連接的端子,在外部焊盤電極13連接有導(dǎo)線27,圖1中示出了作為導(dǎo)線27與外部焊盤電極13的連接部分的球部27a。
[0055]圖1所示的外部端子EXTl具有例如在紙面的X方向(橫向)上以寬度Wl延伸的再布線RM。再布線RM的一端連接于第3層Al布線9的上表面(表面)的焊盤電極9a,另一端在外部焊盤開口 12a連接于外部焊盤電極13。外部焊盤電極13由供導(dǎo)線27的球部27a連接的球