部分框架外露多芯片混裝平鋪夾芯封裝結(jié)構(gòu)的制作方法
【專利摘要】本實(shí)用新型涉及一種部分框架外露多芯片混裝平鋪夾芯封裝結(jié)構(gòu)，它包括第一引線框（21）、第二引線框（22）、第三引線框（23）、第一芯片（24）和第二芯片（25），所述第一芯片（24）夾設(shè)在第一引線框（21）與第二引線框（22）之間，所述第一芯片（24）背面配置于所述第一引線框（21）上，所述第二芯片（25）夾設(shè)在第二引線框（22）與第三引線框（23）之間，所述第二芯片（25）正面配置于所述第一下水平段（223）上，所述第一引線框（21）、第一下水平段（223）和第二下水平段（233）的下表面齊平。本實(shí)用新型的有益效果是：具有較低的封裝電阻和封裝電感，具有較好的散熱性，整條產(chǎn)品一體成型，生產(chǎn)效率高。
【專利說明】
部分框架外露多芯片混裝平鋪夾芯封裝結(jié)構(gòu)
技術(shù)領(lǐng)域
[0001]本實(shí)用新型涉及一種部分框架外露多芯片混裝平鋪夾芯封裝結(jié)構(gòu)，屬于半導(dǎo)體封裝技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]近年來，隨著電子產(chǎn)品對(duì)功率密度不斷的追求，無論是D1de(二級(jí)管)還是Transistor (三極管)的封裝，尤其是Transistor中的MOS產(chǎn)品正朝著更大功率、更小尺寸、更快速、散熱更好的趨勢(shì)在發(fā)展。封裝的一次性制造方式也由單顆封裝技術(shù)慢慢朝向小區(qū)域甚至更大區(qū)域的高密度高難度低成本一次性封裝技術(shù)沖刺與挑戰(zhàn)。
[0003]因此，也對(duì)MOS產(chǎn)品的封裝在寄生的電阻、電容、電感等的各種電性能、封裝的結(jié)構(gòu)、封裝的熱消散性能力、封裝的信賴性方面以及高難度一次性封裝技術(shù)方面有了更多的要求。
[0004]傳統(tǒng)的D1de(二級(jí)管)以及Transistor(三極管)或是MOS產(chǎn)品的封裝一般依據(jù)產(chǎn)品特性、功率的不同以及成本的考慮因素，利用了金線、銀合金線、銅線、鋁線以及鋁帶的焊線方式作為芯片與內(nèi)引腳的主要的互聯(lián)技術(shù)，從而實(shí)現(xiàn)電氣連接。然而焊線的技術(shù)方式對(duì)產(chǎn)品的性能存在了以下幾個(gè)方面的限制與缺陷:
[0005]—、封裝與制造方面的限制與缺陷:
[0006]I)、焊接能力(Bondability)方面:常常會(huì)因?yàn)榻饘俳z材料、金屬引腳材料的變化以及設(shè)備與工具的參數(shù)片變化、性能與精度的變化以及保養(yǎng)與校正管理而造成的第一焊點(diǎn)以及第二焊點(diǎn)結(jié)合面的虛焊、脫落、斷點(diǎn)、頸部裂縫、塌線以及短路等種種的困擾，導(dǎo)致了封裝良率無法提升、成本無法下降、可靠性的不穩(wěn)定；
[0007]2)、一次性高密度封裝技術(shù)方面:傳統(tǒng)的互聯(lián)方式幾乎都是在矩陣型金屬引線框上采用單顆芯片一顆一顆芯片重復(fù)進(jìn)行裝片、金屬絲采高溫超聲一根線一根線的焊接方式。而這樣情況下無論是專業(yè)的裝片機(jī)、球焊打線機(jī)、鍵合鋁線/鋁帶機(jī)或是銅片搭接機(jī)等機(jī)器設(shè)備再高速的重復(fù)動(dòng)作都無法提升生產(chǎn)效率、無法降低單位成本，也因?yàn)樵O(shè)備不斷的提升生產(chǎn)速度同樣的也提升了制造的不穩(wěn)定性。
[0008]二、封裝產(chǎn)品的特性能方面的限制與缺陷:
[0009]I)、熱消散方面:傳統(tǒng)的D1de(二級(jí)管)以及Transistor(三極管)或是MOS的封裝產(chǎn)品，一般都是由塑封料包覆、只留外部引腳暴露在塑封體之外，由于塑封料本身不是一種熱導(dǎo)的物質(zhì)，所以傳統(tǒng)的D1de(二級(jí)管)以及Transistor(三極管)或是MOS產(chǎn)品在工作時(shí)所產(chǎn)生的熱量很難通過塑封料消散出塑封料物質(zhì)的封裝體，只能依靠細(xì)細(xì)的金屬絲互聯(lián)在金屬引腳材料來幫助熱能的消散，但是這種熱消散的途徑對(duì)熱的消散能力是非常有限的，反而形成熱消散的阻力；
[0010]2)、電阻率(Resi stivity)方面:大家都知道電阻率(resi stivity)是用來表示各種物質(zhì)電阻特性的物理量。在溫度一定的情況下，有公式R=pl/s其中的P就是電阻率，I為材料的長(zhǎng)度，s為面積?？梢钥闯?，材料的電阻大小正比于材料的長(zhǎng)度，而反比于其面積。由上式可知電阻率的定義:P=Rs/l。傳統(tǒng)的D1de (二級(jí)管)以及Transistor(三極管)或是MOS的封裝產(chǎn)品，采用焊線形成互聯(lián)，由此可清楚的知道用來執(zhí)行電源或是信號(hào)的金屬絲會(huì)因?yàn)椋瑢?dǎo)體材料的長(zhǎng)度與截面積的變化而影響到電阻率的大小以及接觸電阻的損耗，尤其是應(yīng)用在功率方面的廣品影響更是明顯。
[0011 ] 為解決上述問題，業(yè)界對(duì)傳統(tǒng)的D1de (二級(jí)管)以及Transistor(三極管)或是MOS的封裝產(chǎn)品進(jìn)行了改進(jìn)，用金屬帶、金屬夾板代替焊線，來降低封裝電阻、電感與期望改善熱消散的能力。
[0012]如圖1所示，為一種現(xiàn)有的MOS封裝結(jié)構(gòu)，此結(jié)構(gòu)中引線框11包含管芯焊盤和引腳，在引線框11的管芯焊盤上植入第一芯片12、第二芯片13。第一芯片12的源極通過第一金屬夾板14電耦合至引線框11，第一芯片12的柵極通過第一金屬焊線16電耦合至引線框11。第二芯片13的源極通過第二金屬夾板15電耦合至引線框11，第二芯片13的柵極通過第二金屬焊線17電耦合至引線框11。再進(jìn)行包封、切割、測(cè)試等后續(xù)工序。此MOS封裝結(jié)構(gòu)用金屬夾板取代了傳統(tǒng)MOS封裝中的焊線，降低了部分封裝電阻，但是還是存在以下缺陷:
[0013]1.)此MOS封裝結(jié)構(gòu)中芯片的漏極、源極和柵極與引線框形成互聯(lián)分別要用到不同的設(shè)備，制程復(fù)雜，設(shè)備的購置成本較高。
[0014]2.)此MOS封裝結(jié)構(gòu)在把金屬夾板和金屬焊線耦合至芯片和引腳上時(shí)，只能一顆顆芯片進(jìn)行，無法整條一體成型，制造效率較低。
[0015]3.)此MOS封裝的內(nèi)外引腳不是一體形成，而是通過焊料焊接而成，所以內(nèi)外引腳結(jié)合處(即金屬夾板、金屬帶與引線框接觸處)仍存在較高的接觸電阻。
[0016]4.)使用金屬夾板耦合于芯片和金屬引腳上時(shí)，因其芯片板圖不同或是芯片面積不同時(shí)，金屬夾板以及金屬夾板的沖切與搬運(yùn)模具和機(jī)構(gòu)，就必須要重新設(shè)計(jì)、重新制造，而這些變更往往會(huì)造成購置金錢的浪費(fèi)、重新架構(gòu)時(shí)間成本的浪費(fèi)、商機(jī)成本的浪費(fèi)以及人員配置的浪費(fèi)。
[0017]5.)使用金屬夾板耦合于芯片和金屬引腳上時(shí)，因其金屬夾板非常小在生產(chǎn)沖切、搬運(yùn)以及在焊接過程中，常常發(fā)生金屬夾板運(yùn)輸時(shí)掉落、焊接時(shí)傾倒以及焊接不良，倒致良率與可靠性的受損。
【實(shí)用新型內(nèi)容】
[0018]本實(shí)用新型所要解決的技術(shù)問題是針對(duì)上述現(xiàn)有技術(shù)提供一種部分框架外露多芯片混裝平鋪夾芯封裝結(jié)構(gòu)，其工藝簡(jiǎn)單，生產(chǎn)成本較低，具有較低的封裝電阻和封裝電感，具有較好的散熱性，整條產(chǎn)品可一體成型，生產(chǎn)效率高。
[0019]本實(shí)用新型解決上述問題所采用的技術(shù)方案為:一種部分框架外露多芯片混裝平鋪夾芯封裝結(jié)構(gòu)，它包括第一引線框、第二引線框、第三引線框、第一芯片和第二芯片，所述第二引線框和第三引線框呈Z形，所述Z形的第二引線框包括第一上水平段、第一中間連接段和第一下水平段，所述Z形的第三引線框包括第二上水平段、第二中間連接段和第二下水平段，所述第一芯片夾設(shè)在第一引線框與第一上水平段之間，所述第一芯片背面配置于所述第一引線框上，所述第一芯片的背面和正面分別通過錫膏與第一引線框和第一上水平段電性連接，所述第二芯片夾設(shè)在第一下水平段與第二上水平段之間，所述第二芯片正面配置于所述第一下水平段上，所述第二芯片的正面和背面分別通過錫膏與第一下水平段和第二上水平段電性連接，所述第一引線框、第二引線框和第三引線框外包封有塑封料，所述第一引線框下表面、第一下水平段下表面和第二下水平段下表面齊平且均暴露在塑封料之外，所述第一上水平段上表面和第二上水平段上表面不齊平，所述第一上水平段上表面或第二上水平段上表面暴露在塑封料之外。
[0020]所述第一引線框、第二引線框和第三引線框的材質(zhì)可以為合金銅材、純銅材、鋁鍍銅材、鋅鍍銅材、鎳鐵合金材，也可以為其它CTE范圍是8*10~-6/°C?25*10~-6/°C的導(dǎo)電材質(zhì)。
[0021]所述第一芯片和第二芯片為可以與金屬錫結(jié)合的二極芯片、三極芯片或多極芯片。
[0022]所述第一芯片也可正面配置于所述第一引線框上，此時(shí)所述第二芯片背面配置于所述第一下水平段上。
[0023]與現(xiàn)有技術(shù)相比，本實(shí)用新型的優(yōu)點(diǎn)在于:
[0024]1、本實(shí)用新型一種部分框架外露多芯片混裝平鋪夾芯封裝結(jié)構(gòu)的第二引線框與第三引線框直接與MOS芯片的源極和柵極形成電性連接，取代了傳統(tǒng)MOS芯片封裝中利用金屬焊線形成互聯(lián)的工藝，充分減少了封裝電阻。同時(shí)由于引線框內(nèi)腳與外腳為一體成型形成，進(jìn)一步減少了封裝電阻，本實(shí)用新型的技術(shù)可以比傳統(tǒng)封裝設(shè)計(jì)的封裝電阻降低至少30%以上；
[0025]2、本實(shí)用新型一種部分框架外露多芯片混裝平鋪夾芯封裝結(jié)構(gòu)的第二引線框與第三引線框直接通過錫膏與MOS芯片的源極和柵極形成電性連接，完全減免了金屬焊線的互聯(lián)工序，完全節(jié)省了金屬焊線互聯(lián)工序的設(shè)備購置、工序材料等成本。且本實(shí)用新型的第二引線框和第三引線框都為整條一體成型的，與芯片形成電性連接也是整條一步完成，與傳統(tǒng)金屬焊線、金屬片互聯(lián)一個(gè)個(gè)芯片形成互聯(lián)的工藝相比，工藝較為簡(jiǎn)單，生產(chǎn)效率有了明顯的提尚；
[0026]3、本實(shí)用新型的一種部分框架外露多芯片混裝平鋪夾芯封裝結(jié)構(gòu)由于芯片上下兩個(gè)表面都直接與引線框相接觸，芯片工作時(shí)產(chǎn)生的熱量可通過引線框散出，且本實(shí)用新型的第一引線框下表面直接暴露在塑封料之外，本實(shí)用新型的部分框架外露多芯片混裝平鋪夾芯封裝結(jié)構(gòu)具有較好的散熱性能;而且本實(shí)用新型可再依據(jù)產(chǎn)品功率、導(dǎo)熱或是散熱的不同自由的在引線框上外加散熱器，用以進(jìn)一步增加產(chǎn)品熱消散的能力；
[0027]4、本實(shí)用新型的一種部分框架外露多芯片混裝平鋪夾芯封裝結(jié)構(gòu)使用上下壓板壓住整體框架進(jìn)行回流焊，使得框架在回流焊時(shí)不易被錫膏受熱熔解后的冷卻過程的凝聚所頂起，保證框架結(jié)構(gòu)的總高度，防止芯片的移動(dòng)或旋轉(zhuǎn)，并且能確?？蚣鼙┞锻饽_的共面性。
【附圖說明】
[0028]圖1為一種已知的MOS封裝結(jié)構(gòu)示意圖。
[0029]圖2為本實(shí)用新型一種部分框架外露多芯片混裝平鋪夾芯封裝結(jié)構(gòu)的側(cè)面圖。
[0030]圖3為本實(shí)用新型一種部分框架外露多芯片混裝平鋪夾芯封裝結(jié)構(gòu)的俯視圖。
[0031]圖4(a)至圖4(0)為本實(shí)用新型一種部分框架外露多芯片混裝平鋪夾芯封裝結(jié)構(gòu)工藝方法的流程圖。
[0032]其中:
[0033]引線框11
[0034]第一芯片12
[0035]第二芯片13
[0036]第一金屬夾板14
[0037]第二金屬夾板15
[0038]第一金屬焊線16
[0039]第二金屬焊線17
[0040]第一引線框21[0041 ]第二引線框22
[0042]第一上水平段221
[0043]第一中間連接段222
[0044]第一下水平段223
[0045]第三引線框23
[0046]第二上水平段231
[0047]第二中間連接段232
[0048]第二下水平段233
[0049]第一芯片24
[0050]第二芯片25[0051 ]錫膏 26
[0052]塑封料27。
【具體實(shí)施方式】
[0053]以下結(jié)合附圖實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)描述。
[0054]參見圖2、圖3，本實(shí)用新型一種部分框架外露多芯片混裝平鋪夾芯封裝結(jié)構(gòu)，它包括第一引線框21、第二引線框22、第三引線框23、第一芯片24和第二芯片25，所述第二引線框22和第三引線框23呈Z形，所述Z形的第二引線框22包括第一上水平段221、第一中間連接段222和第一下水平段223，所述Z形的第三引線框23包括第二上水平段231、第二中間連接段232和第二下水平段233，所述第一芯片24夾設(shè)在第一引線框21與第一上水平段221之間，所述第一芯片24背面配置于所述第一引線框21上，所述第一芯片24的背面和正面分別通過錫膏26與第一引線框21和第一上水平段221電性連接，所述第二芯片25夾設(shè)在第一下水平段223與第二上水平段231之間，所述第二芯片25正面配置于所述第一下水平段223上，所述第二芯片25的正面和背面分別通過錫膏26與第一下水平段223和第二上水平段231電性連接，所述第一引線框21、第二引線框22和第三引線框23外包封有塑封料27，所述第一引線框21下表面、第一下水平段223下表面和第二下水平段233下表面齊平且均暴露在塑封料27之夕卜，所述第一上水平段221上表面和第二上水平段231上表面不齊平，所述第一上水平段221上表面或第二上水平段231上表面暴露在塑封料27之外。
[0055]所述第一引線框21、第二引線框22和第三引線框23均為整體框架，其材質(zhì)可以為合金銅材、純銅材、鋁鍍銅材、鋅鍍銅材、鎳鐵合金材，也可以為其它CTE范圍是8*10~-6/°C?25*10 -6/°C的導(dǎo)電材質(zhì)。
[0056]所述第一芯片24和第二芯片25為可以與金屬錫結(jié)合的二極芯片、三極芯片或多極芯片。
[0057]其工藝方法如下:
[0058]步驟一、參見圖4(a)，提供第一引線框，第一引線框的材質(zhì)為合金銅材、純銅材、鋁鍍銅材、鋅鍍銅材、鎳鐵合金材，也可以為其它CTE范圍是8*10~-6/°C?25*10~-6/°C的導(dǎo)電材質(zhì)；
[0059]步驟二、參見圖4(b)，在第一引線框基島區(qū)域通過網(wǎng)板印刷的方式涂覆錫膏，目的是為實(shí)現(xiàn)后續(xù)第一芯片植入后與基島接合，通過調(diào)整網(wǎng)板的厚度和開口的面積可以精確的控制錫膏的厚度、面積以及位置；
[0060]步驟三、參見圖4(c)，在步驟二中第一引線框基島區(qū)域涂覆的錫膏上植入第一芯片，第一芯片的背面通過錫膏與第一引線框電性連接；
[0061]步驟四、參見圖4(d)，提供第二引線框，所述第二引線框?yàn)閆形，所述Z形的第二引線框包括第一上水平段、第一中間連接段和第一下水平段，第二引線框的材質(zhì)為合金銅材、純銅材、鋁鍍銅材、鋅鍍銅材、鎳鐵合金材，也可以為其它CTE范圍是8*10~-6/°C?25*10'-6/°C的導(dǎo)電材質(zhì)；
[0062]步驟五、參見圖4(e)，在第二引線框的第一上水平段的下表面通過網(wǎng)板印刷的方式涂覆錫膏，目的是為實(shí)現(xiàn)后續(xù)第二引線框的引腳與第一芯片正面形成電性連接，通過調(diào)整網(wǎng)板的厚度和開口的面積可以精確的控制錫膏的厚度、面積以及位置；
[0063]步驟六、參見圖4(f)，將第二引線框的第一上水平段壓合在第一引線框上表面的第一芯片上，使第一芯片正面與第二引線框通過第一上水平段下表面的錫膏形成電性連接，壓合后第一弓I線框和第二弓I線框形成整體框架；
[0064]步驟七、參見圖4(g)，將步驟六形成的整體框架上下表面用壓板壓住，進(jìn)行回流焊。壓板的材質(zhì)要求不容易發(fā)生形變且具有良好的熱傳導(dǎo)性能，其熱膨脹系數(shù)CTE與第一引線框和第二引線框材質(zhì)的熱膨脹系數(shù)CTE接近，其CTE范圍是8*10~-6/°C?25*10~-6/°C ;
[0065]步驟八、參見圖4(h)，完成回流焊后，在第二引線框的第一下水平段的上表面通過網(wǎng)板印刷的方式涂覆錫膏；
[0066]步驟九、參見圖4(i)，在步驟八中第二引線框的第一下水平段上表面涂覆的錫膏上植入第二芯片，第二芯片的正面通過錫膏與第一下水平段電性連接；
[0067]步驟十、參見圖4(j)，提供第三引線框，所述第三引線框?yàn)閆形，所述Z形的第三引線框包括第二上水平段、第二中間連接段和第二下水平段，第三引線框的材質(zhì)為合金銅材、純銅材、鋁鍍銅材、鋅鍍銅材、鎳鐵合金材，也可以為其它CTE范圍是8*10~-6/°C?25*10'-6/°C的導(dǎo)電材質(zhì)；
[0068]步驟十一、參見圖4(k)，在第三引線框的第二上水平段的下表面通過網(wǎng)板印刷的方式涂覆錫膏，目的是為實(shí)現(xiàn)后續(xù)第三引線框的引腳與第二芯片背面形成電性連接，通過調(diào)整網(wǎng)板的厚度和開口的面積可以精確的控制錫膏的厚度、面積以及位置；
[0069]步驟十二、參見圖4(1)，將第三引線框的第二上水平段壓合在第二引線框的第一下水平段上表面的第二芯片上，使第二芯片背面與第三引線框通過第二上水平段下表面的錫膏形成電性連接，壓合后第一引線框、第二引線框和第三引線框形成整體框架；
[0070]步驟十三、參見圖4(m)，將步驟十二形成的整體框架上下表面用壓板壓住，進(jìn)行回流焊。壓板的材質(zhì)要求不容易發(fā)生形變且具有良好的熱傳導(dǎo)性能，其熱膨脹系數(shù)CTE與第一引線框和第二引線框材質(zhì)的熱膨脹系數(shù)CTE接近，其CTE范圍是8*10~-6/°C?25*10~-6/°C ;
[0071]步驟十四、參見圖4(n)，將步驟十三經(jīng)過回流焊后的整體框架采用塑封料進(jìn)行塑封，塑封后第二引線框的第一上水平段上表面或第三引線框的第二上水平段上表面暴露在塑封料之外；
[0072]步驟十五、參見圖4(0)，將步驟十四完成塑封的半成品進(jìn)行切割或是沖切作業(yè)，使原本陣列式塑封體，切割或是沖切獨(dú)立開來，制得部分框架外露多芯片混裝平鋪夾芯封裝結(jié)構(gòu)。
[0073]上述步驟中，步驟六與步驟七第一引線框壓合第二引線框形成整體框架并使用壓板進(jìn)行回流焊，可以在步驟九第二引線框植入第二芯片后進(jìn)行實(shí)施。
[0074]上述步驟中，步驟二、步驟五和步驟十一可通過不同機(jī)臺(tái)同時(shí)進(jìn)行。
[0075]除上述實(shí)施例外，本實(shí)用新型還包括有其他實(shí)施方式，凡采用等同變換或者等效替換方式形成的技術(shù)方案，均應(yīng)落入本實(shí)用新型權(quán)利要求的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種部分框架外露多芯片混裝平鋪夾芯封裝結(jié)構(gòu)，其特征在于:它包括第一引線框(21)、第二引線框(22)、第三引線框(23)、第一芯片(24)和第二芯片(25)，所述第二引線框(22)和第三引線框(23)呈Z形，所述Z形的第二引線框(22)包括第一上水平段(221)、第一中間連接段(222)和第一下水平段(223)，所述Z形的第三引線框(23)包括第二上水平段(231)、第二中間連接段(232)和第二下水平段(233)，所述第一芯片(24)夾設(shè)在第一引線框(21)與第一上水平段(221)之間，所述第一芯片(24)背面配置于所述第一引線框(21)上，所述第一芯片(24)的背面和正面分別通過錫膏(26)與第一引線框(21)和第一上水平段(221)電性連接，所述第二芯片(25)夾設(shè)在第一下水平段(223)與第二上水平段(231)之間，所述第二芯片(25)正面配置于所述第一下水平段(223)上，所述第二芯片(25)的正面和背面分別通過錫膏(26)與第一下水平段(223)和第二上水平段(231)電性連接，所述第一引線框(21)、第二引線框(22)和第三引線框(23)外包封有塑封料(27)，所述第一引線框(21)下表面、第一下水平段(223)下表面和第二下水平段(233)下表面齊平且均暴露在塑封料(27)之夕卜，所述第一上水平段(221)上表面和第二上水平段(231)上表面不齊平，所述第一上水平段(221)上表面或第二上水平段(231)上表面暴露在塑封料(27)之外。2.根據(jù)權(quán)利要求1所述的一種部分框架外露多芯片混裝平鋪夾芯封裝結(jié)構(gòu)，其特征在于:所述第一引線框、第二引線框和第三引線框的材質(zhì)可以為合金銅材、純銅材、鋁鍍銅材、鋅鍍銅材、鎳鐵合金材，也可以為其它CTE范圍是8*10~-6/°C?25*10~-6/°C的導(dǎo)電材質(zhì)。3.根據(jù)權(quán)利要求1所述的一種部分框架外露多芯片混裝平鋪夾芯封裝結(jié)構(gòu)，其特征在于:所述第一芯片和第二芯片為可以與金屬錫結(jié)合的二極芯片、三極芯片或多極芯片。4.根據(jù)權(quán)利要求1所述的一種部分框架外露多芯片混裝平鋪夾芯封裝結(jié)構(gòu)，其特征在于:所述第一芯片(24)也可正面配置于所述第一引線框(21)上，此時(shí)所述第二芯片(25)背面配置于所述第一下水平段(223)上。
【文檔編號(hào)】H01L21/50GK205582930SQ201521103350
【公開日】2016年9月14日
【申請(qǐng)日】2015年12月24日
【發(fā)明人】梁志忠, 劉愷, 周正偉, 王亞琴
【申請(qǐng)人】江蘇長(zhǎng)電科技股份有限公司