半導體封裝的制作方法
【專利摘要】本實用新型提供一種半導體封裝，半導體封裝可包括嵌入式基板，嵌入式基板包括其中的腔體和腔體的底部中的連接窗口。半導體封裝可包括設(shè)置在腔體中并且聯(lián)接至芯片連接器的半導體芯片，半導體芯片的芯片連接器插入連接窗口。半導體封裝可包括填充腔體和連接窗口并被配置為暴露芯片連接器的端部以及大致覆蓋半導體芯片的介電層，其中，該半導體封裝的厚度可被減小或在有限的厚度中設(shè)置更多的半導體芯片，還提供了相關(guān)存儲卡和相關(guān)電子系統(tǒng)。
【專利說明】
半導體封裝
技術(shù)領(lǐng)域
[0001 ]各種實施例總體涉及采用嵌入式封裝方案的半導體封裝?！颈尘凹夹g(shù)】
[0002]對更輕且更小的電子產(chǎn)品的需求日益增加。該需求源于諸如智能手機等移動系統(tǒng)的發(fā)展。為響應(yīng)這種需求，應(yīng)用在電子產(chǎn)品中的半導體封裝不斷按比例縮小以減小其厚度和尺寸。大量努力已經(jīng)被集中在了薄的半導體封裝的實現(xiàn)上。然而，在減小半導體封裝的厚度上可能存在一些限制。例如，由于其上安裝有半導體芯片的封裝基板的厚度和用于將半導體芯片電連接至封裝基板的鍵合線(bonding wires)的回路高度(loop height)，可能難以減小半導體封裝的厚度。特別地，如果多個半導體芯片被垂直堆疊以實現(xiàn)半導體堆疊封裝，堆疊的半導體芯片可通過鍵合線彼此電連接且可使用環(huán)氧模塑料(EMC)材料來封入。因此，可更多地增加半導體堆疊封裝的厚度?！緦嵱眯滦蛢?nèi)容】
[0003]根據(jù)一個實施例，半導體封裝可包括嵌入式基板，嵌入式基板包括在嵌入式基板的第一表面處開口的腔體和在腔體的底部中打開嵌入式基板的與第一表面相對的第二表面的連接窗口。半導體封裝可包括設(shè)置在腔體中并聯(lián)接至包括第一芯片第一連接器和第一芯片第二連接器的第一芯片連接器的第一半導體芯片，第一半導體芯片的第一芯片連接器的第一連接器和第二連接器插入連接窗口。半導體封裝可包括介電層，介電層覆蓋第一半導體芯片以填充腔體和連接窗口同時暴露第一芯片第一連接器和第一芯片第二連接器的端部。半導體封裝可包括設(shè)置在介電層上的外部連接器。半導體封裝可包括設(shè)置在嵌入式基板的第二表面上且包括第二芯片第一連接器和第二芯片第二連接器的第二半導體芯片，第二芯片第一連接器連接至第一芯片第一連接器。半導體封裝可包括將第二芯片第二連接器電聯(lián)接至外部連接器的導電互連結(jié)構(gòu)。
[0004]根據(jù)一個實施例，半導體封裝進一步包括第三半導體芯片，第三半導體芯片設(shè)置在嵌入式基板的第二表面上并且聯(lián)接至第三芯片連接器的第一連接器，第三芯片連接器的第一連接器連接至第一芯片連接器的第二連接器，其中，第二半導體芯片和第三半導體芯片在彼此不垂直重疊的情況下并排定位。
[0005]根據(jù)一個實施例，半導體封裝進一步包括保護層，保護層設(shè)置在嵌入式基板的第二表面上以大致覆蓋第二半導體芯片和第三半導體芯片。
[0006]根據(jù)一個實施例，保護層包含環(huán)氧模塑料(EMC)材料。
[0007]根據(jù)一個實施例，導電連接結(jié)構(gòu)包含:第一內(nèi)部連接器，其設(shè)置在嵌入式基板的第二表面上并連接至第二半導體芯片的第二芯片連接器的第二連接器;第一過孔部分，其穿透嵌入式基板并連接至第一內(nèi)部連接器;第二過孔部分，其穿透嵌入式基板的第一表面上的介電層并連接至第一過孔部分；以及第二內(nèi)部連接器，其設(shè)置在介電層上并將第二過孔部分連接至外部連接器。
[0008]根據(jù)一個實施例，導電連接結(jié)構(gòu)進一步包括:第一線跡圖案，其設(shè)置在嵌入式基板的第一表面上將第一過孔部分連接至第二過孔部分；以及第二線跡圖案，其設(shè)置在介電層上。
[0009]根據(jù)一個實施例，其中，第一芯片連接器的第一連接器和第二連接器的端部從介電層的與第一半導體芯片相對的表面突出；以及第一芯片連接器的第一連接器和第二連接器的突出的端部的高度大致等于第一內(nèi)部連接器的高度。
[0010]根據(jù)一個實施例，其中，第一芯片連接器的第一連接器和第二連接器各自具有垂直長度，第一芯片連接器的第一連接器的垂直長度大于連接窗口穿透的腔體的底部的厚度，以及第一芯片連接器的第二連接器的垂直長度大于連接窗口穿透的腔體的底部的厚度。
[0011]根據(jù)一個實施例，第一芯片連接器的第一連接器和第二連接器為凸塊。
[0012]根據(jù)一個實施例，其中，介電層延伸以覆蓋嵌入式基板的第一表面；以及介電層填充連接窗口以暴露嵌入式基板的第二表面。
[0013]根據(jù)一個實施例，半導體封裝進一步包括粘結(jié)層，粘結(jié)層將第一半導體芯片固定至腔體的底部。
[0014]根據(jù)一個實施例，連接窗口為穿透腔體的底部的中央部分的單溝槽或單孔。
[0015]根據(jù)一個實施例，連接窗口包含分別穿透腔體的底部的兩個邊緣的一對溝槽。
[0016]根據(jù)一個實施例，其中，第一半導體芯片的第一芯片連接器的第一連接器穿透一對溝槽中的一個溝槽，以及第一半導體芯片的第一芯片連接器的第二連接器穿透一對溝槽中的另一個溝槽。
[0017]根據(jù)一個實施例，第一芯片連接器的垂直高度大于第二芯片連接器的垂直高度。
[0018]根據(jù)一個實施例，半導體封裝可包括嵌入式基板，嵌入式基板包括在嵌入式基板的第一表面處開口的腔體并包括穿透腔體的底部打開嵌入式基板的第二表面的連接窗口， 嵌入式基板的第二表面與第一表面相對。半導體封裝可包括設(shè)置在腔體中并聯(lián)接至第一芯片連接器的第一半導體芯片，第一半導體芯片的第一芯片連接器插入連接窗口。半導體封裝可包括填充腔體和連接窗口以暴露第一芯片連接器的端部并覆蓋第一半導體芯片的介電層。半導體封裝可包括設(shè)置在嵌入式基板的第二表面上且聯(lián)接至第二芯片連接器的第二半導體芯片，第二半導體芯片的第二芯片連接器連接至至少一個第一芯片連接器。
[0019]根據(jù)一個實施例，半導體封裝進一步包括設(shè)置在嵌入式基板的第二表面上的第三半導體芯片，其中，第二半導體芯片和第三半導體芯片在彼此不垂直重疊的情況下并排定位。
[0020]根據(jù)一個實施例，其中，第三半導體芯片聯(lián)接至第三芯片連接器，以及至少一個第三芯片連接器連接至第一半導體芯片的第一芯片連接器的另一個。[0021 ]根據(jù)一個實施例，第一芯片連接器各自具有大于連接窗口穿透的腔體的底部的厚度的垂直長度。
[0022]根據(jù)一個實施例，半導體封裝可包括嵌入式基板，嵌入式基板包括其中的腔體和腔體的底部中的連接窗口。半導體封裝可包括設(shè)置在腔體中并聯(lián)接至芯片連接器的半導體芯片，半導體芯片的芯片連接器插入連接窗口。半導體封裝可包括填充腔體和連接窗口并被配置以暴露芯片連接器的端部且大致覆蓋半導體芯片的介電層。
[0023]根據(jù)一個實施例，可提供包括封裝的存儲卡。封裝可包括嵌入式基板，嵌入式基板包括在嵌入式基板的第一表面處開口的腔體并包括穿透腔體的底部打開嵌入式基板的第二表面的連接窗口，嵌入式基板的第二表面與第一表面相對。封裝可包括設(shè)置在腔體中并聯(lián)接至包括第一連接器和第二連接器的第一芯片連接器的第一半導體芯片，第一半導體芯片的第一芯片連接器的第一連接器和第二連接器插入連接窗口。封裝可包括介電層，介電層填充腔體和連接窗口以暴露第一芯片連接器的第一連接器和第二連接器的端部并覆蓋第一半導體芯片。封裝可包括設(shè)置在介電層上的外部連接器。封裝可包括設(shè)置在嵌入式基板的第二表面上且聯(lián)接至第二芯片連接器的第一連接器的第二半導體芯片，第二半導體芯片的第二芯片連接器的第一連接器連接至第一芯片連接器的第一連接器。封裝可包括將第二芯片連接器的第二連接器電連接至外部連接器的導電連接結(jié)構(gòu)。
[0024]根據(jù)一個實施例，可提供包括封裝的存儲卡。封裝可包括嵌入式基板，嵌入式基板包括在嵌入式基板的第一表面處開口的腔體并包括穿透腔體的底部打開嵌入式基板的第二表面的連接窗口，嵌入式基板的第二表面與第一表面相對。封裝可包括設(shè)置在腔體中并聯(lián)接至第一芯片連接器的第一半導體芯片，第一半導體芯片的第一芯片連接器插入連接窗口。封裝可包括填充腔體和連接窗口以暴露第一芯片連接器的端部并覆蓋第一半導體芯片的介電層。封裝可包括設(shè)置在嵌入式基板的第二表面上且聯(lián)接至第二芯片連接器的第二半導體芯片，第二半導體芯片的第二芯片連接器連接至至少一個第一芯片連接器。
[0025]根據(jù)一個實施例，可提供包括封裝的存儲卡。封裝可包括嵌入式基板，嵌入式基板包括其中的腔體和腔體的底部中的連接窗口。封裝可包括設(shè)置在腔體中并聯(lián)接至芯片連接器的半導體芯片，半導體芯片的芯片連接器插入連接窗口。封裝可包括填充腔體和連接窗口并被配置以暴露芯片連接器的端部及大致覆蓋半導體芯片的介電層。
[0026]根據(jù)一個實施例，可提供包括封裝的電子系統(tǒng)。封裝可包括嵌入式基板，嵌入式基板包括在嵌入式基板的第一表面處開口的腔體并包括穿透腔體的底部打開嵌入式基板的第二表面的連接窗口，嵌入式基板的第二表面與第一表面相對。封裝可包括設(shè)置在腔體中并聯(lián)接至包括第一連接器和第二連接器的第一芯片連接器的第一半導體芯片，第一半導體芯片的第一芯片連接器的第一連接器和第二連接器插入連接窗口。封裝可包括介電層，介電層填充腔體和連接窗口以暴露第一芯片連接器的第一連接器和第二連接器的端部并覆蓋第一半導體芯片。封裝可包括設(shè)置在介電層上的外部連接器。封裝可包括設(shè)置在嵌入式基板的第二表面上且聯(lián)接至第二芯片連接器的第一連接器的第二半導體芯片，第二半導體芯片的第二芯片連接器的第一連接器連接至第一芯片連接器的第一連接器。封裝可包括將第二芯片連接器的第二連接器電連接至外部連接器的導電連接結(jié)構(gòu)。
[0027]根據(jù)一個實施例，可提供包括封裝的電子系統(tǒng)。封裝可包括嵌入式基板，嵌入式基板包括在嵌入式基板的第一表面處開口的腔體并包括穿透腔體的底部打開嵌入式基板的第二表面的連接窗口，嵌入式基板的第二表面與第一表面相對。封裝可包括設(shè)置在腔體中并聯(lián)接至第一芯片連接器的第一半導體芯片，第一半導體芯片的第一芯片連接器插入連接窗口。封裝可包括填充腔體和連接窗口以暴露第一芯片連接器的端部并覆蓋第一半導體芯片的介電層。封裝可包括設(shè)置在嵌入式基板的第二表面上且聯(lián)接至第二芯片連接器的第二半導體芯片，第二半導體芯片的第二芯片連接器連接至至少一個第一芯片連接器。
[0028]根據(jù)一個實施例，可提供包括封裝的電子系統(tǒng)。封裝可包括嵌入式基板，嵌入式基板包括其中的腔體和腔體的底部中的連接窗口。封裝可包括設(shè)置在腔體中并聯(lián)接至芯片連接器的半導體芯片，半導體芯片的芯片連接器插入連接窗口。封裝可包括填充腔體和連接窗口并被配置為暴露芯片連接器的端部以大致覆蓋半導體芯片的介電層?！靖綀D說明】
[0029]圖1是示出根據(jù)一個實施例的半導體封裝的示例的代表的剖視圖。
[0030]圖2和3分別是根據(jù)一個實施例的包括在半導體封裝中的嵌入式基板的示例的代表的剖視圖和平面圖。
[0031]圖4是示出根據(jù)一個實施例的半導體封裝的示例的代表的剖視圖。[〇〇32]圖5是示出根據(jù)一個實施例的半導體封裝的示例的代表的剖視圖。[〇〇33]圖6是示出根據(jù)一個實施例的半導體封裝的示例的代表的剖視圖。
[0034]圖7是根據(jù)一個實施例的包括在半導體封裝中的嵌入式基板的示例的代表的平面圖。[〇〇35]圖8是示出根據(jù)一個實施例的半導體封裝的示例的代表的剖視圖。[〇〇36]圖9是示出根據(jù)一個實施例的半導體封裝的示例的代表的剖視圖。
[0037]圖10是示出根據(jù)一個實施例的應(yīng)用包括封裝的存儲卡的電子系統(tǒng)的示例的代表的框圖。
[0038]圖11是示出根據(jù)一個實施例的包括封裝的電子系統(tǒng)的示例的代表的框圖?！揪唧w實施方式】[〇〇39]應(yīng)理解的是，盡管術(shù)語第一、第二、第三等在本文中可用于描述各種元件，但這些元件不應(yīng)被這些術(shù)語限制。這些術(shù)語僅用于區(qū)別一個元件與另一個元件。因此，在不脫離本公開的教導的情況下，在一些實施例中的第一元件可在其他實施例中被叫做第二元件。
[0040]還應(yīng)理解的是，當一個元件被稱為位于另一個元件“上”、“上面”、“上方”、“下”、 “下面”或“下方”時，其可直接接觸其它元件或至少一個中間元件可存在于其間。因此，在本文中使用的諸如“上”、“上面”、“上方”、“下”、“下面”、“下方”等術(shù)語僅為描述特定實施例的目的而并不旨在限制本公開的范圍。[0041 ]應(yīng)進一步理解的是，當一個元件被稱為“連接”或“聯(lián)接”至另一個元件時，其可直接連接或聯(lián)接至其它元件或可存在中間元件。相反地，當一個元件被稱為“直接連接”或“直接聯(lián)接”至另一個元件時，不存在中間元件。用于描述元件或?qū)又g的關(guān)系的其它詞語應(yīng)該以同樣的方式解釋。在本文中使用的術(shù)語“半導體芯片”可通過使用例如管芯切割(die sawing)過程將具有多個集成電路的半導體基板分為多個片(pieces)來獲得。
[0042]半導體芯片可相當于存儲芯片或非存儲芯片。存儲芯片可包括集成在半導體基板上和/或在半導體基板中的動態(tài)隨機存取存儲(DRAM)電路、靜態(tài)隨機存取存儲(SRAM)電路、 閃速電路、磁性隨機存取存儲(MRAM)電路、電阻式隨機存取存儲(ReRAM)電路、鐵電隨機存取存儲(FeRAM)電路或相變隨機存取存儲(PcRAM)電路。非存儲芯片可包括集成在半導體基板上和/或在半導體基板中的邏輯電路或模擬電路。在一些情況下，在本文中使用的術(shù)語 “半導體基板”可被解釋為在其中形成集成電路的半導體芯片或半導體管芯。
[0043]各種實施例可涉及半導體封裝、包括其的存儲卡以及包括其的電子系統(tǒng)。
[0044]圖1是示出根據(jù)一個實施例的半導體封裝10的示例的代表的剖視圖。圖2和圖3分別是根據(jù)一個實施例的包括在半導體封裝中的嵌入式基板的示例的代表的剖視圖和平面圖。
[0045]參照圖1，半導體封裝10可包括設(shè)置在腔體110中的第一半導體芯片200,腔體110 設(shè)置在嵌入式基板1〇〇的主體中。嵌入式基板1〇〇可以是包括介電材料的基板或?qū)忧铱梢允蔷哂斜舜嗣鎸Φ牡谝槐砻?01和第二表面103的板型構(gòu)件。
[0046]如圖1和圖2所示，腔體110可被配置為在嵌入式基板100的第一表面101處開口且朝向第二表面103下凹。腔體110的寬度可大于第一半導體芯片200的寬度使得至少一個第一半導體芯片200可被設(shè)置在腔體110中。腔體110可被設(shè)置為具有大于第一半導體芯片200 的厚度的深度。然而，在一些實施例中，腔體110的深度可小于第一半導體芯片200的厚度。 在這種不例中，第一半導體芯片200的一部分可從嵌入式基板100的第一表面101突出。例如，第一半導體芯片200的與第二表面103相對的第三表面201可被置于一個水平(level)， 其高于嵌入式基板100的第一表面101。在實施例中，腔體110可被設(shè)置使得第一半導體芯片 200的第三表面201可大致與嵌入式基板100的第一表面101共面。
[0047]連接窗口 130可被設(shè)置為穿透嵌入式基板100的對應(yīng)腔體110的底部111的一部分。 連接窗口 130可提供插入第一半導體芯片200的第一芯片連接器210(218和219)的一個空間。第一芯片連接器210可被設(shè)置在第一半導體芯片200的朝向腔體110的底部111的第四表面203上以將第一半導體芯片200電連接至其它元件。第一芯片連接器210可被設(shè)置在第一半導體芯片200的第四表面203的中央部分上。如圖2和圖3所示，插入第一芯片連接器210 (218和219)的連接窗口 130可穿過腔體110的底部111的中央部分以具有通孔形狀。連接窗口 130可具有四邊形形狀如，例如但不限于，平面圖中的矩形形狀。[〇〇48]粘結(jié)絕緣層400可被設(shè)置在第一半導體芯片200的第四表面203和腔體110的底部 111之間。粘結(jié)絕緣層400可被設(shè)置為將第一半導體芯片200固定至腔體110的底部111。
[0049]第一芯片連接器210可以是凸塊，例如連接至第一半導體芯片200的芯片焊盤(未示出)的柱狀凸塊。第一芯片連接器210可具有大于腔體110的底部111的厚度D的垂直長度 L。由于第一芯片連接器210的長度L大于腔體110的底部111的厚度D，當?shù)谝话雽w芯片200 設(shè)置在腔體110中時，第一芯片連接器210的與第一半導體芯片200相對的端部211可突出連接窗口 130—定高度。
[0050]半導體封裝10可進一步包括填充嵌入式基板100的腔體110的介電層300。介電層 300可延伸以覆蓋第一半導體芯片200的第三表面201和嵌入式基板100的第一表面101。介電層300可通過將層壓積層膜(laminted build up film)或?qū)訅航殡娖?sheet)堆疊在嵌入式基板100上來設(shè)置。可選地，介電層300可通過涂覆介電材料或介電樹脂材料填充腔體 110來設(shè)置。介電層300可以是絕緣層以覆蓋并保護第一半導體芯片200。[〇〇51]介電層300可包括大致填充腔體110并覆蓋第一半導體芯片200的第一介電部分 310。介電層300可包括填充連接窗口 130的第二介電部分330。第二介電部分330可填充連接窗口 130中的空間以包圍并絕緣插入連接窗口 130的第一芯片連接器210。第二介電部分330 可填充連接窗口 130以不在嵌入式基板100的第二表面103上延伸。另外，第一介電部分310 可具有與嵌入式基板100相對的第五表面301。第二介電部分330可具有與第一半導體芯片 200相對的第六表面303。在這種示例中，第一芯片連接器210的端部211可從第二介電部分330的第六表面303突出一定高度。[〇〇52]半導體封裝10可進一步包括安裝在嵌入式基板100的第二表面103上的第二半導體芯片800。第二半導體芯片800可包括第二芯片連接器810以將第二半導體芯片800電連接至其他元件。第二半導體芯片800可具有與第一半導體芯片200大致相同的功能或形狀。然而，在一些實施例中，第二半導體芯片800可以是具有不同于第一半導體芯片200的功能或不同于第一半導體芯片200的形狀的半導體芯片。第二芯片連接器810可以是芯片焊盤或凸塊。第二芯片連接器810的垂直長度或高度可小于第一芯片連接器210的垂直長度L。[〇〇53]參照圖1，第二半導體芯片800可安裝在嵌入式基板100的第二表面103上使得第二芯片連接器810的至少一個第一連接器812電連接至第一芯片連接器210的至少一個第一連接器218。第二芯片連接器810的第一連接器812可直接與第一芯片連接器210的第一連接器 218結(jié)合。[〇〇54]由于第一芯片連接器210的第一連接器218的端部211從第二介電部分330的第六表面303突出，第二芯片連接器810的第一連接器812可直接與第一芯片連接器210的第一連接器218的突出的端部211結(jié)合。導電粘結(jié)層450例如第一導電粘結(jié)層451可被引入以結(jié)合第二芯片連接器810的第一連接器812與第一芯片連接器210的第一連接器218。第一導電粘結(jié)層451可包括焊錫材料。第一導電粘結(jié)層451可設(shè)置在第二芯片連接器810的第一連接器812 上以具有凸塊形狀，且第一芯片連接器210的第一連接器218的突出的端部211可被滲透或嵌入到第一導電粘結(jié)層451中。如圖1所示，第一芯片連接器210的第一連接器218的突出的端部211被滲透到第一導電粘結(jié)層451中并被第一導電粘結(jié)層451包圍。因此，可改善第一連接器218和第一導電粘結(jié)層451之間的相干性。[〇〇55]外部連接器700可設(shè)置在介電層300的第五表面301上以將半導體封裝10電連接至外部裝置，如，例如但不限于，外部模塊板。外部連接器700可以是諸如焊錫球的連接構(gòu)件。 由于外部連接器700被設(shè)置在介電層300的與嵌入式基板100相對的第五表面301上，設(shè)置第二半導體芯片800的空間可以被設(shè)置在嵌入式基板100的與外部連接器700相對的第二表面 103上。因為第二半導體芯片800被安裝在嵌入式基板100的第二表面103上，半導體封裝10 可被實現(xiàn)為具有包括嵌入在嵌入式基板100和介電層300之間的第一半導體芯片200以及安裝在嵌入式基板100上的第二半導體芯片800的混合嵌入式封裝形式。因此，半導體封裝 10的厚度可被減小，或在半導體封裝10的有限厚度中設(shè)置在半導體封裝10中的半導體芯片的數(shù)量可被增加。[〇〇56]參照圖1，半導體封裝10可進一步包括設(shè)置在嵌入式基板100和介電層300中以將外部連接器700電連接至第二半導體芯片800的導電連接結(jié)構(gòu)500。嵌入在嵌入式基板100中并由介電層300覆蓋的第一半導體芯片200可通過第二半導體芯片800和導電連接結(jié)構(gòu)500 被電連接至外部連接器700。導電連接結(jié)構(gòu)500可被配置為包括位于不同水平的多個互連線跡圖案(trace pattern)以及設(shè)置在多個互連線跡圖案，像例如但不限于印刷電路板(PCB) 的電路互連結(jié)構(gòu)之間的至少一個過孔部分。導電連接結(jié)構(gòu)500可包括諸如各種金屬材料的各種導電材料中的至少一種。例如，導電連接結(jié)構(gòu)500可包括銅材料或包含銅的合金。[〇〇57]導電連接結(jié)構(gòu)500可包括設(shè)置在嵌入式基板100的第二表面103上的第一內(nèi)部連接器518并被電連接至第二半導體芯片800的第二芯片連接器810的第二連接器815。第一內(nèi)部連接器518可對應(yīng)設(shè)置在嵌入式基板100的第二表面103上的接地焊盤(landing pad)并當?shù)诙雽w芯片800被安裝在嵌入式基板100的第二表面103上時可與第二芯片連接器810 的第二連接器815對齊且連接至第二連接器815。第二導電粘結(jié)層455可被設(shè)置為結(jié)合第二芯片連接器810的第二連接器815與第一內(nèi)部連接器518。第二導電粘結(jié)層455可包括焊錫材料。第二半導體芯片800可被安裝在嵌入式基板100上使得第二芯片連接器810的第二連接器815分別與第一內(nèi)部連接器518對齊并與其結(jié)合，且第二芯片連接器810的第一連接器812 分別與第一芯片連接器210的第一連接器218對齊并與其結(jié)合。第一芯片連接器210的第一連接器218的長度L可被確定使得第一芯片連接器210的第一連接器218的突出的端部211的高度大致等于第一內(nèi)部連接器518的高度，以為了第二半導體芯片800的水平平衡。[〇〇58]導電連接結(jié)構(gòu)500可包括大致穿透嵌入式基板100的第一過孔部分538。第一過孔部分538可被連接至第一內(nèi)部連接器518以作為內(nèi)部連接器。第一過孔部分538可包括諸如金屬材料的導電材料。例如，第一過孔部分538可包括銅材料或包含銅的合金。第一過孔部分538可從嵌入式基板100的第二表面103延伸至第一表面101以穿透嵌入式基板100。例如， 第一過孔部分538可對應(yīng)于穿過嵌入式基板100的鄰近腔體110的主體的貫通電極。[〇〇59]導電連接結(jié)構(gòu)500可包括大致穿透嵌入式基板100的第一表面101上的介電層300的第二過孔部分578。第二過孔部分578可電連接至第一過孔部分538。第二過孔部分578可與第一過孔部分538垂直對齊并連接至第一過孔部分538。在這種示例中，第一過孔部分538 和第二過孔部分578可構(gòu)成單個統(tǒng)一過孔結(jié)構(gòu)。當?shù)诙^孔部分578與第一過孔部分538不垂直對齊并與第一過孔部分538側(cè)向隔開時，第二過孔部分578可通過第一線跡圖案558電連接至第一過孔部分538。第一線跡圖案558可設(shè)置在嵌入式基板100的第一表面101上。第二過孔部分578可通過作為接地焊盤的第二內(nèi)部連接器597電連接至外部連接器700中的一個，外部連接器700被附接至第二內(nèi)部連接器597。例如，第二內(nèi)部連接器597可被設(shè)置在第二過孔部分578和外部連接器700之間。
[0060]第二內(nèi)部連接器597可被設(shè)置在介電層300的第五表面301上，且多個第二線跡圖案590也可被設(shè)置在介電層300的第五表面301上。覆蓋第二線跡圖案590并暴露第二內(nèi)部連接器597的掩膜層600可設(shè)置在介電層300上。掩膜層600可以是介電層。例如，掩膜層600可包括阻焊材料。介電層300的第五表面301可提供設(shè)置外部連接器700和第二線跡圖案590的區(qū)域。
[0061]參照圖1，半導體封裝10可進一步包括安裝在嵌入式基板100的第二表面103上的鄰近第二半導體芯片800的第三半導體芯片900。例如，第二半導體芯片800和第三半導體芯片900可在不彼此垂直重疊的情況下并排定位。第三半導體芯片900可具有與第一半導體芯片200和第二半導體芯片800中的任何一個大致相同的功能或形狀。然而，在一些實施例中，第三半導體芯片900可以是具有不同于第一半導體芯片200和第二半導體芯片800功能的功能或具有不同于第一半導體芯片200和第二半導體芯片800形狀的形狀的半導體芯片。 第三半導體芯片900可被安裝在嵌入式基板100的第二表面103上使得第三半導體芯片900 的第三芯片連接器910的第一連接器912的至少一個電連接至第一芯片連接器210的第二連接器219的至少一個。第三芯片連接器910的第一連接器912可直接與第一芯片連接器210的第二連接器219結(jié)合并電連接至第二連接器219。[〇〇62]由于第一芯片連接器210的第二連接器219的端部211從第二介電部分330的第六表面303突出，第三芯片連接器910的第一連接器912可直接與第一芯片連接器210的第二連接器219的突出的端部211結(jié)合。導電粘結(jié)層450,例如第三導電粘結(jié)層453可被引入以結(jié)合第三芯片連接器910的第一連接器912與第一芯片連接器210的第二連接器219。第三導電粘結(jié)層453可包括焊錫材料。第三導電粘結(jié)層453可被設(shè)置在第三芯片連接器910的第一連接器912上以具有凸塊形狀，且第一芯片連接器210的第二連接器219的突出的端部211可被滲透或嵌入到第三導電粘結(jié)層453中。[〇〇63]外部連接器709可被設(shè)置在介電層300的第五表面301上以將半導體封裝10電連接至外部裝置，如，例如但不限于，外部模塊板。導電連接結(jié)構(gòu)500可被設(shè)置為將外部連接器 709電連接至第三半導體芯片900。嵌入在嵌入式基板100中且由介電層300覆蓋的第一半導體芯片200可通過第三半導體芯片900和導電連接結(jié)構(gòu)500被電連接至外部連接器709。導電連接結(jié)構(gòu)500可包括設(shè)置在嵌入式基板100的第二表面103上的第三內(nèi)部連接器519并被電連接至第三半導體芯片900的第三芯片連接器910的第二連接器915。第三內(nèi)部連接器519可對應(yīng)于設(shè)置在嵌入式基板100的第二表面103上的接地焊盤，并可當?shù)谌雽w芯片900被安裝在嵌入式基板100的第二表面103上時與第三芯片連接器910的第二連接器915對齊并連接至第二連接器915。第四導電粘結(jié)層457可被設(shè)置以結(jié)合第三芯片連接器910的第二連接器915與第三內(nèi)部連接器519。第四導電粘結(jié)層457可包括焊錫材料。第三半導體芯片900 可被安裝在嵌入式基板100上使得第三芯片連接器910的第二連接器915分別與第三內(nèi)部連接器519對齊并與其結(jié)合，第三芯片連接器910的第一連接器912分別與第一芯片連接器210 的第二連接器219對齊并與其結(jié)合。第一芯片連接器210的第二連接器219的長度L可被確定使得第一芯片連接器210的第二連接器219的突出的端部211的高度大致等于第三內(nèi)部連接器519的高度，以為了第三半導體芯片900的水平平衡。[〇〇64]導電連接結(jié)構(gòu)500可包括大致穿透嵌入式基板100的第三過孔部分539。第三過孔部分539可被連接至第三內(nèi)部連接器519以作為內(nèi)部連接器。第三過孔部分539可包括諸如金屬材料的導電材料。例如，第三過孔部分539可包括銅材料或包含銅的合金。第三過孔部分539可從嵌入式基板100的第二表面103延伸至第一表面101以穿透嵌入式基板100。例如， 第三過孔部分539可對應(yīng)于穿過嵌入式基板100的鄰近腔體110的主體的貫通電極。[〇〇65]導電連接結(jié)構(gòu)500可包括大致穿透嵌入式基板100的第一表面101上的介電層300的第四過孔部分579。第四過孔部分579可被電連接至第三過孔部分539。第四過孔部分579 可與第三過孔部分539垂直對齊并連接至第三過孔部分539。在示例中，第三過孔部分539和第四過孔部分579可構(gòu)成單個統(tǒng)一過孔結(jié)構(gòu)。當?shù)谒倪^孔部分579與第三過孔部分539不垂直對齊并與第三過孔部分539側(cè)向隔開時，第四過孔部分579可被電連接至第三過孔部分 539。第三線跡圖案559可被設(shè)置在第一介電部分310的與嵌入式基板100相對的第五表面 301上。第四過孔部分579可通過作為接地焊盤的第四內(nèi)部連接器599被電連接至一個外部連接器709，外部連接器709可被附接至第四內(nèi)部連接器599。例如，第四內(nèi)部連接器599可被設(shè)置在第四過孔部分579和外部連接器709之間。
[0066]半導體封裝10可進一步包括設(shè)置在嵌入式基板100的第二表面103上以覆蓋并保護第二半導體芯片800和第三半導體芯片900的保護層650。保護層650可包括包含環(huán)氧模塑料(EMC)材料的模制層。
[0067]圖4是示出根據(jù)一個實施例的半導體封裝20的示例的代表的剖視圖。關(guān)于圖4,與在圖1、圖2和圖3中使用的相同的參考數(shù)字表示相同的元件。因此，與參照圖1、圖2和圖3提出的相同的元件的描述將被省略或簡要提及以避免重復描述。
[0068]參照圖4,半導體封裝20可包括設(shè)置在腔體110中的第一半導體芯片200,腔體110 設(shè)置在嵌入式基板100的主體中。腔體110可被設(shè)置為在嵌入式基板100的第一表面101處開口并朝向第二表面103下凹。第一半導體芯片200的第三表面201可位于高于或低于嵌入式基板100的第一表面101的水平處。可選地，第一半導體芯片200的第三表面201可位于大致與嵌入式基板100的第一表面101共面的水平處。
[0069]連接窗口 130可被設(shè)置為穿透嵌入式基板100的對應(yīng)腔體110的底部111的一部分。 連接窗口 130可提供插入第一芯片連接器210(218和219)的空間。粘結(jié)絕緣層400可被設(shè)置在第一半導體芯片2〇〇的第四表面203和腔體110的底部111之間。
[0070]由于諸如凸塊的第一芯片連接器210的垂直長度L大于腔體110的底部111的厚度 D，所以當?shù)谝话雽w芯片200被設(shè)置在腔體110中時，第一芯片連接器210的與第一半導體芯片200相對的端部211可從填充連接窗口 130的介電層300的第六表面303突出預(yù)定高度 Hl〇[〇〇71]半導體封裝20可進一步包括設(shè)置在嵌入式基板100和介電層300中的導電連接結(jié)構(gòu)500。導電連接結(jié)構(gòu)500可被電連接至外部連接器700且可被設(shè)置為具有電路互連結(jié)構(gòu)。導電連接結(jié)構(gòu)500可包括設(shè)置在嵌入式基板100的第二表面103上的第一內(nèi)部連接器518和第三內(nèi)部連接器519。導電連接結(jié)構(gòu)500可包括穿透嵌入式基板100的第一過孔部分538和第三過孔部分539。第一內(nèi)部連接器518可被連接至第一過孔部分538,且第三內(nèi)部連接器519 可被連接至第三過孔部分539。導電連接結(jié)構(gòu)500可包括大致穿透嵌入式基板100的第一表面101上的介電層300的第二過孔部分578和第四過孔部分579。第二過孔部分578可被電連接至第一過孔部分538，且第四過孔部分579可被電連接至第三過孔部分539。導電連接結(jié)構(gòu) 500可進一步包括用于將第二過孔部分578電連接至第一過孔部分538的第一線跡圖案558。 第一線跡圖案558可被設(shè)置在嵌入式基板100的第一表面101上。第二過孔部分578和第四過孔部分579可分別通過作為接地焊盤的第二內(nèi)部連接器597和第四內(nèi)部連接器599電連接至外部連接器700和709。第二線跡圖案590可被設(shè)置在介電層300上。[〇〇72]第一半導體芯片200的第一芯片連接器210可被暴露在介電層300的第六表面303處以被連接至外部裝置，且第一內(nèi)部連接器518和第三內(nèi)部連接器519還可被暴露在嵌入式基板100的第二表面103處以被連接至外部裝置。這種半導體封裝20可被堆疊在具有與半導體封裝20相似的形狀的另一個半導體封裝上以構(gòu)成堆疊封裝。在一個實施例中，第一內(nèi)部連接器518和第三內(nèi)部連接器519可通過互連構(gòu)件例如重新分配互連線(未示出)電連接至第一半導體芯片200的第一芯片連接器210。因此，第一半導體芯片200可被電連接至外部連接器700和709。[〇〇73]圖5是示出根據(jù)一個實施例的半導體封裝30的示例的代表的剖視圖。關(guān)于圖5,與在圖1、圖2和圖3中使用的相同的參考數(shù)字表示相同的元件。因此，與參照圖1、圖2和圖3提出的相同的元件的描述將被省略或簡要提及以避免重復描述。[〇〇74]參照圖5,半導體封裝30可包括設(shè)置在腔體110中的第一半導體芯片200,腔體110 設(shè)置在嵌入式基板100的主體中。腔體110可被設(shè)置為在嵌入式基板100的第一表面101處開口并朝向第二表面103下凹。第一半導體芯片200的第三表面201可位于高于或低于嵌入式基板100的第一表面101的水平處。可選地，第一半導體芯片200的第三表面201可位于大致與嵌入式基板100的第一表面101共面的水平處。
[0075]連接窗口 130可被設(shè)置為穿透嵌入式基板100的對應(yīng)腔體110的底部111的一部分。 連接窗口 130可提供插入第一芯片連接器210的空間。粘結(jié)絕緣層400可被設(shè)置在第一半導體芯片200的第四表面203和腔體110的底部111之間。
[0076]由于諸如凸塊的第一芯片連接器210的垂直長度L大于腔體110的底部111的厚度 D，所以當?shù)谝话雽w芯片200被設(shè)置在腔體110中時，第一芯片連接器210的與第一半導體芯片200相對的端部211可從填充連接窗口 130的介電層300的第六表面303突出預(yù)定高度 Hl〇[〇〇77]半導體封裝30可被配置為具有第一半導體芯片200被嵌入由嵌入式基板100和介電層300組成的封裝主體中的形式。第一芯片連接器210可位于第一半導體芯片200的中央部分。由于第一芯片連接器210的端部211從介電層300的第六表面303突出，連接構(gòu)件可直接連接至第一芯片連接器210的端部211。因此，可能沒有必要移除第二介電部分330的一部分以暴露第一芯片連接器210。
[0078]圖6是示出根據(jù)一個實施例的半導體封裝40的示例的代表的剖視圖。圖7是示出包括在圖6所示的半導體封裝40中的嵌入式基板的示例的代表的平面圖。[〇〇79]參照圖6和圖7,半導體封裝40可包括設(shè)置在腔體4110中的第一半導體芯片4200，腔體4110設(shè)置在嵌入式基板4100的主體中。嵌入式基板4100可以是包括介電材料的基板或?qū)忧铱梢允蔷哂斜舜讼鄬Φ牡谝槐砻?101和第二表面4103的板型構(gòu)件。
[0080]如圖6和圖7所示，腔體4110可被配置為在嵌入式基板4100的第一表面4101處開口且朝向第二表面4103下凹。腔體4110的寬度可大于第一半導體芯片4200的寬度，且腔體 4110可具有凹槽形狀。第一半導體芯片4200的與第二表面4103相對的第三表面4201可位于高于或低于嵌入式基板4100的第一表面4101的水平?？蛇x地，第一半導體芯片4200的第三表面4201可大致上與嵌入式基板4100的第一表面4101共面。[〇〇811連接窗口 4130可被設(shè)置為穿透腔體4110的底部4111的一部分。連接窗口 4130可提供插入第一半導體芯片4200的第一芯片連接器4210(4218和4219)的空間。第一芯片連接器 4210可被設(shè)置在第一半導體芯片4200的朝向腔體4110的底部4111的第一半導體芯片4200 的第四表面4203上以將第一半導體芯片4200電連接至其它元件。第一芯片連接器4210可被設(shè)置在第一半導體芯片4200的第四表面4203的兩個邊緣上。如圖6和圖7所示，插入第一芯片連接器4210的連接窗口 4130可穿過腔體4110的底部4111的兩個邊緣以具有通孔形狀或溝槽形狀。因此，連接窗口 4130可包括穿過腔體4110的底部4111的一個邊緣的第一連接窗口 4131。連接窗口 4130可包括穿過腔體4110的底部4111的另一個邊緣的第二連接窗口 4133。第一連接窗口 4131和第二連接窗口 4133可具有相同的形狀。[〇〇82]粘結(jié)絕緣層4400可被設(shè)置在第一半導體芯片4200的第四表面4203和腔體4110的底部4111之間。粘結(jié)絕緣層4400可被設(shè)置為將第一半導體芯片4200固定至腔體4110的底部 4111〇[〇〇83]第一半導體芯片4200的第一芯片連接器4210可具有垂直長度L。垂直長度L大于腔體4110的底部4111的厚度D。[〇〇84]半導體封裝40可進一步包括填充嵌入式基板4100的腔體4110的介電層4300。介電層4300可延伸以覆蓋第一半導體芯片4200的第三表面2401和嵌入式基板4100的第一表面4101。介電層4300可包括大致填充腔體4110并覆蓋第一半導體芯片4200的第一介電部分 4310和填充連接窗口 4130的第二介電部分4330。[〇〇85]第二介電部分4330可填充連接窗口 4130中的空間以包圍并絕緣插入連接窗口 4130的第一芯片連接器4210。第二介電部分4330可填充連接窗口4130以不在嵌入式基板 4100的第二表面4103上延伸。第一介電部分4310可具有與嵌入式基板4100相對的第五表面 4301。第二介電部分4330可具有與第一半導體芯片4200相對的第六表面4303。在示例中，第一芯片4210的端部4211可從第二介電部分4330的第六表面4303突出一定高度。[〇〇86]半導體封裝40可進一步包括安裝在嵌入式基板4100的第二表面4103上的第二半導體芯片4800。第二半導體芯片4800可包括第二芯片連接器4810以將第二半導體芯片4800 電連接至其他元件。第二半導體芯片4800可安裝在嵌入式基板4100的第二表面4103上使得第二芯片連接器4810的至少一個第一連接器4812被電連接至第一芯片連接器4210的至少一個第一連接器4218。第二芯片連接器4810的第一連接器4812可直接與第一芯片連接器 4210的第一連接器4218結(jié)合。導電粘結(jié)層4450,例如第一導電粘結(jié)層4451可被引入以結(jié)合第二芯片連接器4810的第一連接器4812與第一芯片連接器4210的第一連接器4218。第一導電粘結(jié)層4451可包括焊錫材料。外部連接器700可被設(shè)置在介電層4300的第五表面4301上以將半導體封裝40電連接至外部裝置，如，例如但不限于，外部模塊板。[〇〇87]半導體封裝40可進一步包括設(shè)置在嵌入式基板4100和介電層4300中以將外部連接器4700電連接至第二半導體芯片4800的導電連接結(jié)構(gòu)4500。嵌入在嵌入式基板4100中并用介電層4300覆蓋的第一半導體芯片4200可通過第二半導體芯片4800和導電連接結(jié)構(gòu) 4500電連接至外部連接器4700。導電連接結(jié)構(gòu)4500可包括設(shè)置在嵌入式基板4100的第二表面4103上的第一內(nèi)部連接器4518且被電連接至第二半導體芯片4800的第二芯片連接器 4810的第二連接器4815。第二導電粘結(jié)層4455可被設(shè)置以結(jié)合第二芯片連接器4810的第二連接器4815與第一內(nèi)部連接器4518。第二導電粘結(jié)層4455可包括焊錫材料。第二半導體芯片4800可被安裝在嵌入式基板4100上使得第二芯片連接器4810的第二連接器4815分別與第一內(nèi)部連接器4518對齊并與第一內(nèi)部連接器4518結(jié)合，第二芯片連接器4810的第一連接器4812分別與第一芯片連接器4210的第一連接器4218對齊并與第一連接器4218結(jié)合。 [〇〇88]導電連接結(jié)構(gòu)4500可包括大致穿透嵌入式基板4100的第一過孔部分4538。第一過孔部分4538可被連接至第一內(nèi)部連接器4518以作為內(nèi)部連接器。第一過孔部分4538可包括大致穿透嵌入式基板4100的第一表面4101上的介電層4300的第二過孔部分4578。第二過孔部分4578可電連接至第一過孔部分4538。導電連接結(jié)構(gòu)4500可進一步包括將第二過孔部分 4578電連接至第一過孔部分4538的第一線跡圖案4558。作為接地焊盤的第二內(nèi)部連接器 4597可將第二過孔部分4578電連接至外部連接器4700。例如，外部連接器4700可被附接至第二內(nèi)部連接器4597，第二內(nèi)部連接器4597可被設(shè)置在第二過孔部分4578上。[〇〇89]第二內(nèi)部連接器4597可被設(shè)置在介電層4300的第五表面4301上，且多個第二線跡圖案4590也可設(shè)置在介電層4300的第五表面4301上。覆蓋第二線跡圖案4590并暴露第二內(nèi)部連接器4597的掩膜層4600可設(shè)置在介電層4300上。
[0090]半導體封裝40可進一步包括安裝在嵌入式基板4100的第二表面4103上的第三半導體芯片4900。第三半導體芯片4900可具有與第一半導體芯片4200和第二半導體芯片4800 中的任何一個大致相同的功能或形狀。可選地，第三半導體芯片4900可以是具有不同于第一半導體芯片4200和第二半導體芯片4800功能的功能或具有不同于第一半導體芯片4200 和第二半導體芯片4800形狀的形狀的半導體芯片。第三半導體芯片4900可被安裝在嵌入式基板4100的第二表面4103上使得第三半導體芯片4900的第三芯片連接器4910的至少一個第一連接器4912電連接至第一芯片連接器4210的至少一個第二連接器4219。第三芯片連接器4910的第一連接器4912可直接與第一芯片連接器4210的第二連接器4219結(jié)合并電連接至第二連接器4219。[〇〇91]由于第一芯片連接器4210的第二連接器4219的端部4211從第二介電部分4330的第六表面4303突出，所以第三芯片連接器4910的第一連接器4912可直接與第一芯片連接器 4210的第二連接器4219的突出的端部4211結(jié)合。導電粘結(jié)層4450例如第三導電粘結(jié)層4453 可被引入以結(jié)合第三芯片連接器4910的第一連接器4912與第一芯片連接器4210的第二連接器4219。第三導電粘結(jié)層4453可包括焊錫材料。[〇〇92]外部連接器4709可設(shè)置在介電層4300的第五表面4301上以將半導體封裝40電連接至外部裝置，如，例如但不限于，外部模塊板。導電連接結(jié)構(gòu)4500可被設(shè)置為將外部連接器4709電連接至第三半導體芯片4900。嵌入在嵌入式基板4100中并由介電層4300覆蓋的第一半導體芯片4200可通過第三半導體芯片4900和導電連接結(jié)構(gòu)4500電連接至外部連接器 4709。導電連接結(jié)構(gòu)4500可包括設(shè)置在嵌入式基板4100的第二表面4103上的第三內(nèi)部連接器4519并被電連接至第三半導體芯片4900的第三芯片連接器4910的第二連接器4915。當?shù)谌雽w芯片4900被安裝在嵌入式基板4100的第二表面4103上時，第三內(nèi)部連接器4519可與第三芯片連接器4910的第二連接器4915對齊并連接至第二連接器4915。第四導電粘結(jié)層 4457可被設(shè)置以結(jié)合第三芯片連接器4910的第二連接器4915與第三內(nèi)部連接器4519。第四導電粘結(jié)層4457可包括焊錫材料。第三半導體芯片4900可被安裝在嵌入式基板4100上使得第三芯片連接器4910的第二連接器4915分別與第三內(nèi)部連接器4519對齊并與其結(jié)合，第三芯片連接器4910的第一連接器4912分別與第一芯片連接器4210的第二連接器4219對齊并與其結(jié)合。[〇〇93]導電連接結(jié)構(gòu)4500可包括大致穿透嵌入式基板4100的第三過孔部分4539。第三過孔部分4539可連接至第三內(nèi)部連接器4519。導電連接結(jié)構(gòu)4500可進一步包括可設(shè)置在第一介電部分4310的第五表面4301上的第三線跡圖案4559。第四過孔部分4579可通過作為接地焊盤的第四內(nèi)部連接器4599電連接至一個外部連接器4709,外部連接器4709可被附接至第四內(nèi)部連接器4599。例如，第四內(nèi)部連接器4599可被設(shè)置在第四過孔部分4579和外部連接器4709之間。半導體封裝40可進一步包括設(shè)置在嵌入式基板4100的第二表面4103上以覆蓋并保護第二半導體芯片4800和第三半導體芯片4900的保護層4650。[〇〇94]圖8和圖9是示出根據(jù)一個實施例的半導體封裝的示例的代表的剖視圖。關(guān)于圖8 和圖9,與在圖1、圖2和圖3中使用的相同的參考數(shù)字表示相同的元件。因此，與參照圖1、圖2 和圖3提出的相同的元件的描述將被省略或簡要提及以避免重復描述。
[0095]參照圖8,根據(jù)一個實施例設(shè)置在半導體封裝的嵌入式基板100的腔體110中的第四半導體芯片205可具有厚度T1。參照圖9,根據(jù)一個實施例設(shè)置在半導體封裝的嵌入式基板100的腔體110中的第五半導體芯片207可具有厚度T3。厚度T3可大于厚度T1。在這種示例中，即使圖8所示的實施例的第四半導體芯片205比根據(jù)圖9所示的實施例的第五半導體芯片207薄，但圖8中芯片連接器210的端部211從介電層300的第六表面303突出的高度H2可大致等于圖9中的芯片連接器210的端部211從介電層300的第六表面303突出的高度H3,這是因為圖8和圖9中所示的嵌入式基板100的底部111具有相同的厚度且圖8和圖9中所示的芯片連接器210具有相同的長度。在一些實施例中，芯片連接器210的端部211的高度H2和H3可以是一致的且可以在約5微米至約10微米的范圍內(nèi)。因此，在第二半導體芯片(圖1的800)或第三半導體芯片(圖1的900)被安裝在嵌入式基板100的第二表面103上的情況下，芯片連接器210可甚至在不使用任何額外的凸塊的情況下被直接連接至第二半導體芯片(圖1的800) 或第三半導體芯片(圖1的900)。如圖8和圖9所示，第四半導體芯片205或第五半導體芯片 207可被嵌入在腔體110中，芯片連接器210的端部211的高度H2和H3可一致而不考慮第四半導體芯片205的厚度T1和第五半導體芯片207的厚度T3。因此，總之，可防止芯片連接器210 的非暴露。即，可防止圖8和圖9所示的半導體封裝的連接失敗。
[0096]圖10是示出根據(jù)一個實施例的包括包含至少一個半導體封裝的存儲卡1800的電子系統(tǒng)的示例的代表的框圖。存儲卡1800可包括諸如非易失性存儲裝置的存儲器1810和存儲控制器1820。存儲器1810和存儲控制器1820可存儲數(shù)據(jù)或讀取存儲的數(shù)據(jù)。存儲器1810 和/或存儲控制器1820可包括根據(jù)一個實施例的設(shè)置在嵌入式封裝中的一個或多個半導體芯片(即，參見圖1-圖9及相關(guān)文字)。
[0097]存儲器1810可包括應(yīng)用本公開的實施例的技術(shù)的非易失性存儲裝置。存儲控制器 1820可響應(yīng)于來自主機1830的讀取/寫入請求而控制存儲器1810使得存儲的數(shù)據(jù)被讀出或數(shù)據(jù)被存儲。
[0098]圖11是示出根據(jù)一個實施例的包括至少一個封裝的電子系統(tǒng)2710的示例的代表的框圖。電子系統(tǒng)2710可包括控制器2711、輸入/輸出裝置2712和存儲器2713?？刂破?711、 輸入/輸出裝置2712和存儲器2713可通過提供路徑的總線2715彼此連接，數(shù)據(jù)可通過路徑傳送。[〇〇99] 在實施例中，控制器2711可包括一個或多個微處理器、數(shù)字信號處理器、微控制器和/或能夠執(zhí)行與這些元件相同功能的邏輯裝置?？刂破?711或存儲器2713可包括根據(jù)本公開的實施例的半導體封裝中的一個或多個(即，參見圖1-圖10及相關(guān)文字)。輸入/輸出裝置2712可包括選自小鍵盤、鍵盤、顯示裝置、觸摸屏等的至少一個。存儲器2713為用于存儲數(shù)據(jù)的裝置。存儲器2713可存儲數(shù)據(jù)和/或待由控制器2711執(zhí)行的命令等。
[0100]存儲器2713可包括諸如DRAM的易失性存儲裝置和/或諸如閃速存儲器的非易失性存儲裝置。例如，閃速存儲器可被安裝至諸如移動端或臺式電腦的信息處理系統(tǒng)。閃速存儲器可構(gòu)成固態(tài)硬盤(SSD)。在該示例中，電子系統(tǒng)2710可穩(wěn)定地將大量數(shù)據(jù)存儲在閃速存儲器系統(tǒng)中。
[0101]電子系統(tǒng)2710可進一步包括被配置為傳輸數(shù)據(jù)至通信網(wǎng)絡(luò)并從通信網(wǎng)絡(luò)接收數(shù)據(jù)的接口 2714。接口 2714可以是有線或無線類型的。例如，接口 2714可包括天線或有線或無線收發(fā)器。
[0102]電子系統(tǒng)2710可被實現(xiàn)為移動系統(tǒng)、個人計算機、工業(yè)計算機或執(zhí)行各種功能的邏輯系統(tǒng)。例如，移動系統(tǒng)可以是下列中的任何一種:個人數(shù)字助理(PDA)、便攜式電腦、平板電腦、移動電話、智能電話、無線電話、手提式電腦、存儲卡、數(shù)字音樂系統(tǒng)以及信息傳輸/ 接收系統(tǒng)等。
[0103]如果電子系統(tǒng)2710為能夠執(zhí)行無線通信的設(shè)備，電子系統(tǒng)2710可用于通信系統(tǒng)，例如，CDMA(碼分多址)、GSM(全球移動通信系統(tǒng))、NADC(北美數(shù)字蜂窩)、E-TDMA(增強分時多址)、WCDMA(寬帶碼分多址移動通信系統(tǒng))、CDMA2000、LTE(長期演進)以及Wibro(無線寬帶上網(wǎng))。
[0104]為了說明的目的，已經(jīng)公開了本公開的實施例。本領(lǐng)域技術(shù)人員將理解的是，在不脫離本公開和權(quán)利要求的范圍和精神的情況下，各種變型、添加和替換是可能的。
【主權(quán)項】
1.一種半導體封裝，其特征在于，包括:嵌入式基板，其包含在所述嵌入式基板的第一表面處開口的腔體并包含穿透所述腔體 的底部打開所述嵌入式基板的第二表面的連接窗口，所述嵌入式基板的所述第二表面與所 述第一表面相對；第一半導體芯片，其設(shè)置在所述腔體中并聯(lián)接至包括第一連接器和第二連接器的第一 芯片連接器，所述第一半導體芯片的所述第一芯片連接器的所述第一連接器和所述第二連 接器插入所述連接窗口中；介電層，其填充所述腔體和所述連接窗口以暴露所述第一芯片連接器的所述第一連接 器和所述第二連接器的端部并覆蓋所述第一半導體芯片；外部連接器，其設(shè)置在所述介電層上；第二半導體芯片，其設(shè)置在所述嵌入式基板的所述第二表面上并聯(lián)接至第二芯片連接 器的第一連接器，所述第二半導體芯片的所述第二芯片連接器的所述第一連接器連接至所 述第一芯片連接器的所述第一連接器；以及導電連接結(jié)構(gòu)，其將所述第二芯片連接器的第二連接器電連接至所述外部連接器。2.根據(jù)權(quán)利要求1所述的半導體封裝，其特征在于，進一步包括第三半導體芯片，所述 第三半導體芯片設(shè)置在所述嵌入式基板的所述第二表面上并且聯(lián)接至第三芯片連接器的 第一連接器，所述第三芯片連接器的所述第一連接器連接至所述第一芯片連接器的所述第 二連接器，其中，所述第二半導體芯片和所述第三半導體芯片在彼此不垂直重疊的情況下并排定位。3.根據(jù)權(quán)利要求2所述的半導體封裝，其特征在于，進一步包括保護層，所述保護層設(shè) 置在所述嵌入式基板的所述第二表面上以大致覆蓋所述第二半導體芯片和所述第三半導 體芯片。4.根據(jù)權(quán)利要求3所述的半導體封裝，其特征在于，所述保護層包含環(huán)氧模塑料(EMC) 材料。5.根據(jù)權(quán)利要求1所述的半導體封裝，其特征在于，所述導電連接結(jié)構(gòu)包含:第一內(nèi)部連接器，其設(shè)置在所述嵌入式基板的所述第二表面上并連接至所述第二半導 體芯片的所述第二芯片連接器的所述第二連接器；第一過孔部分，其穿透所述嵌入式基板并連接至所述第一內(nèi)部連接器；第二過孔部分，其穿透所述嵌入式基板的所述第一表面上的所述介電層并連接至所述 第一過孔部分；以及第二內(nèi)部連接器，其設(shè)置在所述介電層上并將所述第二過孔部分連接至所述外部連接器。6.根據(jù)權(quán)利要求5所述的半導體封裝，其特征在于，所述導電連接結(jié)構(gòu)進一步包括: 第一線跡圖案，其設(shè)置在所述嵌入式基板的所述第一表面上將所述第一過孔部分連接至所述第二過孔部分；以及第二線跡圖案，其設(shè)置在所述介電層上。7.根據(jù)權(quán)利要求5所述的半導體封裝，其特征在于，其中，所述第一芯片連接器的所述第一連接器和所述第二連接器的端部從所述介電層的與所述第一半導體芯片相對的表面突出；以及其中，所述第一芯片連接器的所述第一連接器和所述第二連接器的突出的端部的高度 大致等于所述第一內(nèi)部連接器的高度。8.根據(jù)權(quán)利要求1所述的半導體封裝，其特征在于，其中，所述第一芯片連接器的所述第一連接器和所述第二連接器各自具有垂直長度，其中，所述第一芯片連接器的所述第一連接器的所述垂直長度大于所述連接窗口穿透 的所述腔體的所述底部的厚度，以及其中，所述第一芯片連接器的所述第二連接器的所述垂直長度大于所述連接窗口穿透 的所述腔體的所述底部的厚度。9.根據(jù)權(quán)利要求8所述的半導體封裝，其特征在于，所述第一芯片連接器的所述第一連 接器和所述第二連接器為凸塊。10.根據(jù)權(quán)利要求1所述的半導體封裝，其特征在于，其中，所述介電層延伸以覆蓋所述嵌入式基板的所述第一表面；其中，所述介電層填充所述連接窗口以暴露所述嵌入式基板的所述第二表面。11.根據(jù)權(quán)利要求1所述的半導體封裝，其特征在于，所述半導體封裝進一步包括粘結(jié) 層，所述粘結(jié)層將所述第一半導體芯片固定至所述腔體的底部。12.根據(jù)權(quán)利要求1所述的半導體封裝，其特征在于，所述連接窗口為穿透所述腔體的 底部的中央部分的單溝槽或單孔。13.根據(jù)權(quán)利要求1所述的半導體封裝，其特征在于，所述連接窗口包含分別穿透所述 腔體的底部的兩個邊緣的一對溝槽。14.根據(jù)權(quán)利要求13所述的半導體封裝，其特征在于，其中，所述第一半導體芯片的所述第一芯片連接器的所述第一連接器穿透一對溝槽中 的一個溝槽，其中，所述第一半導體芯片的所述第一芯片連接器的所述第二連接器穿透一對溝槽中 的另一個溝槽。15.根據(jù)權(quán)利要求1所述的半導體封裝，其特征在于，所述第一芯片連接器的垂直高度 大于所述第二芯片連接器的垂直高度。16.—種半導體封裝，其特征在于，包括:嵌入式基板，其包含在所述嵌入式基板的第一表面處開口的腔體并包含穿透所述腔體 的底部打開所述嵌入式基板的第二表面的連接窗口，所述嵌入式基板的所述第二表面與 所述第一表面相對；第一半導體芯片，其設(shè)置在所述腔體中并且聯(lián)接至第一芯片連接器，所述第一半導體 芯片的所述第一芯片連接器插入所述連接窗口中；介電層，其填充所述腔體和所述連接窗口以暴露所述第一芯片連接器的端部并覆蓋所 述第一半導體芯片；以及第二半導體芯片，其設(shè)置在所述嵌入式基板的所述第二表面上并且聯(lián)接至第二芯片連 接器，所述第二半導體芯片的所述第二芯片連接器連接至至少一個所述第一芯片連接器。17.根據(jù)權(quán)利要求16所述的半導體封裝，所述半導體封裝進一步包括設(shè)置在所述嵌入 式基板的第二表面上的第三半導體芯片，其中，所述第二半導體芯片和所述第三半導體芯片在彼此不垂直重疊的情況下并排定位。18.根據(jù)權(quán)利要求17所述的半導體封裝，其中，所述第三半導體芯片聯(lián)接至第三芯片連接器，以及其中，至少一個第三芯片連接器連接至所述第一半導體芯片的第一芯片連接器的另一 個。19.根據(jù)權(quán)利要求16所述的半導體封裝，所述第一芯片連接器各自具有大于連接窗口 穿透的腔體的底部的厚度的垂直長度。20.—種半導體封裝，其特征在于，包括:嵌入式基板，其包括其中的腔體和在所述腔體的底部中的連接窗口；半導體芯片，其設(shè)置在所述腔體中并聯(lián)接至芯片連接器，所述半導體芯片的芯片連接 器插入所述連接窗口；以及介電層，其填充所述腔體和所述連接窗口并被配置為暴露所述芯片連接器的端部以及 大致覆蓋所述半導體芯片。
【文檔編號】H01L23/488GK205621714SQ201521063705
【公開日】2016年10月5日
【申請日】2015年12月18日
【發(fā)明人】成基俊, 劉榮槿
【申請人】愛思開海力士有限公司