半導體封裝的制作方法
【專利摘要】本實用新型涉及一種引進金屬柱的半導體封裝，其包括：基板主體部；多個第一配線圖案，配置在基板主體部的第一面上；第一鍵合焊盤圖案，配置在第一配線圖形上；內部配線圖案，配置在基板主體部內部；第二鍵合焊盤圖案，配置于從第二鍵合區(qū)域露出的內部配線圖形上；第三鍵合焊盤圖案，配置在第一配線圖形上；第一半導體芯片和第二半導體芯片，在基板主體部上交錯排列層疊；第一金屬柱，將第一芯片焊盤部分別與第一鍵合焊盤進行連接；第二金屬柱，將第二芯片焊盤部分別與多個第二鍵合焊盤進行連接；第三金屬柱，一端部連接在第一芯片焊盤部，另一端部與第一半導體芯片的后面部接觸；以及第四金屬柱，將第二芯片焊盤部分別與第三鍵合焊盤進行連接。
【專利說明】
半導體封裝
技術領域
[0001]本實用新型的各實施例涉及一種封裝技術，更具體涉及一種引進金屬柱的半導體封裝?！颈尘凹夹g】
[0002]隨著電子產(chǎn)品的小型化、高性能化，且便攜式電子產(chǎn)品的增加，半導體元件的封裝空間越來越小，相反對電子產(chǎn)品的功能要求越來越多樣化。因此，對超小型大容量半導體存儲器的要求越來越增加。在封裝半導體元件的過程中需進行將基板和半導體芯片電連接的鍵合工藝。鍵合工藝是利用引線鍵合(Wire bonding)方式或者芯片倒裝鍵合(Flip chip bonding)方式進行。引線鍵合方式是利用導電金屬線來連接基板和半導體芯片的方式，芯片倒裝鍵合是利用金屬柱來連接基板和半導體芯片的方式。[〇〇〇3]隨著半導體元件的集成度的提高、利用半導體元件的電子設備高性能化，引線鍵合方式在應對半導體元件的性能提高方面存在局限性。因此，利用芯片倒裝鍵合方式將基板和半導體芯片電連接的方式逐漸增加?！緦嵱眯滦蛢热荨?br>[0004]本實用新型的一個實施例包括:封裝基板;第一配線圖案，其配置在所述封裝基板的第一面上;第一鍵合焊盤，其配置在第一配線圖案上，所述第一配線圖案配置在所述封裝基板的第一面上且從所述第一配線圖案中的第一鍵合區(qū)域露出圖案；內部配線圖案，其配置在所述封裝基板的內部;第二鍵合焊盤，其配置于所述內部配線圖案中的最外圍部分的第二鍵合區(qū)域露出的內部配線圖案上;第三鍵合焊盤，其配置在第一配線圖案上，所述第一配線圖案配置在所述封裝基板的第一面上且從所述第一配線圖案中的最外圍部分的第三鍵合區(qū)域露出圖案;第一半導體芯片和第二半導體芯片，在所述封裝基板上相互之間交錯排列而層疊;第一金屬柱，將所述第一半導體芯片的第一芯片焊盤部分別與所述第一鍵合焊盤進行連接;第二金屬柱，將所述第一半導體芯片的第二芯片焊盤部分別與所述第二鍵合焊盤進行連接;第三金屬柱，其一端部連接在所述第二半導體芯片的第一芯片焊盤部，另一端部與所述第一半導體芯片的后側部接觸；以及第四金屬柱，將所述第二半導體芯片的第二芯片焊盤部分別與所述第三鍵合焊盤進行連接。
[0005]本實用新型中，所述第一鍵合焊盤可在所述封裝基板的中央部分排成一列。[〇〇〇6]所述第二鍵合焊盤可向所述封裝基板的第一方向并沿著相對的邊在邊緣部分排列，所述第三鍵合焊盤向垂直于所述第一方向的第二方向并沿著相對的邊在邊緣部分排列。
[0007]所述第二鍵合焊盤分別從所述第一鍵合焊盤向兩側方向隔開規(guī)定間隔。
[0008]所述封裝基板還包括第二配線圖案，所述第二配線圖案與配置在所述封裝基板的第一面上的第一配線圖案中的至少一個連接，且配置在所述封裝基板的第二面上。
[0009]所述內部配線圖案可通過一個以上的過孔電極來與所述第一鍵合焊盤、第二鍵合焊盤或者第三鍵合焊盤連接。
[0010]所述封裝基板還包括露出所述第二鍵合焊盤并具有規(guī)定深度的溝槽。
[0011]所述溝槽具有使溝槽的底面配置在與各個所述內部配線圖案的下部面所配置的位置相同的位置上的深度。
[0012]所述第一半導體芯片和第二半導體芯片中，位于上部的所述第二半導體芯片露出位于下部的所述第一半導體芯片的邊緣部分。
[0013]所述第二半導體芯片包括邊緣部分向所述封裝基板的第一方向突出的垂懸部分。
[0014]所述半導體芯片包括芯片焊盤部，所述芯片焊盤部包括:第一芯片焊盤部，其配置在與所述封裝基板的第一鍵合區(qū)域相對的位置；以及第二芯片焊盤部，其配置在與所述封裝基板的第二鍵合區(qū)域相對的位置。
[0015]所述芯片焊盤部以I字型平面形狀配置。
[0016]所述第二金屬柱具有比所述第一金屬柱更厚的厚度。
[0017]所述第二半導體芯片包括芯片焊盤部，所述芯片焊盤部包括:第一芯片焊盤部，其配置在與所述封裝基板的第一鍵合區(qū)域相對應的位置；以及第二芯片焊盤部，其配置在與所述封裝基板的第三鍵合區(qū)域相對的位置。
[0018]所述第四金屬柱可具有比所述第三金屬柱更厚的厚度。
[0019]所述第一半導體芯片的第一金屬柱可與所述第二半導體芯片的第三金屬柱具有相同的厚度，且所述第一半導體芯片的第二金屬柱與所述第二半導體芯片的第四金屬柱具有相同的厚度。
[0020]所述第三鍵合焊盤還可包括從所述第三鍵合焊盤的上部面突出規(guī)定高度而與所述第四金屬柱接觸的外部連接端子。[0021 ]所述外部連接端子包括錫球。
[0022]根據(jù)本實用新型的實施例，可利用芯片倒裝鍵合方式將多個半導體芯片向垂直方向層疊。
[0023]而且，可通過芯片倒裝鍵合方式將半導體芯片向垂直方向層疊，從而防止半導體芯片被壓或傾斜。
[0024]本實用新型的一個實施例的半導體封裝中，所述半導體芯片包括芯片焊盤部，所述芯片焊盤部包括:第一芯片焊盤部，其配置在與所述封裝基板的第一鍵合區(qū)域相對的位置;以及第二芯片焊盤部，其配置在與所述封裝基板的第二鍵合區(qū)域相對的位置。
[0025]本實用新型的一個實施例的半導體封裝中，所述芯片焊盤部以I字型平面形狀配置。
[0026]本實用新型的一個實施例的半導體封裝中，所述第二金屬柱具有比所述第一金屬柱更厚的厚度。
[0027]本實用新型的一個實施例的半導體封裝中，所述第二半導體芯片包括芯片焊盤部，所述芯片焊盤部包括:第一芯片焊盤部，其配置在與所述封裝基板的第一鍵合區(qū)域相對應的位置；以及第二芯片焊盤部，其配置在與所述封裝基板的第三鍵合區(qū)域相對的位置。
[0028]本實用新型的一個實施例的半導體封裝中，所述芯片焊盤部以I字型平面形狀配置。
[0029]本實用新型的一個實施例的半導體封裝中，所述第四金屬柱具有比所述第三金屬柱更厚的厚度。
[0030]本實用新型的一個實施例的半導體封裝中，所述第一半導體芯片的第一金屬柱與所述第二半導體芯片的第三金屬柱具有相同的厚度，且所述第一半導體芯片的第二金屬柱與所述第二半導體芯片的第四金屬柱具有相同的厚度。
[0031]本實用新型的一個實施例的半導體封裝中，所述第三鍵合焊盤還包括從所述第三鍵合焊盤的上部面突出規(guī)定高度而與所述第四金屬柱接觸的外部連接端子。
[0032]本實用新型的一個實施例的半導體封裝中，所述外部連接端子包括錫球?！靖綀D說明】
[0033]通過附圖和附加的【具體實施方式】，本實用新型的多個實施例將變得更清楚，其中:
[0034]圖1是一個實施例的封裝基板的平面圖。
[0035]圖2是表示沿著圖1的1-1’線切割的剖視圖。
[0036]圖3是表示沿著圖1的11-11’線切割的剖視圖。[〇〇37]圖4是表示用于說明一個實施例的半導體封裝的立體圖。[〇〇38]圖5是表示從上部俯視圖4的半導體封裝的平面圖。
[0039]圖6是表示沿著圖4的1-1’線切割的剖視圖。[〇〇4〇]圖7是表示沿著圖4的11-11’線切割的剖視圖。
[0041]【附圖說明】標記[〇〇42]100:封裝基板102:基板主體部[〇〇43]120a:第一鈍化層120b:第二鈍化層[〇〇44]A:第一鍵合區(qū)域B:第二鍵合區(qū)域[〇〇45]C:第三鍵合區(qū)域130:第一半導體芯片[〇〇46]160:第二半導體芯片145:第一金屬柱[〇〇47]150:第二金屬柱170:第三金屬柱[〇〇48]172:第四金屬柱【具體實施方式】
[0049]雖然通過例示附圖來說明本實用新型的實施例，但這只是為了說明本實用新型所提出的內容，并不是通過詳細的實施例來限定本實用新型所提出的內容。
[0050]在說明書全文中，相同的附圖標記表示相同的組件。因此，即便相同的附圖標記或者類似的附圖標記未在相應的附圖中提起或者說明，也可參照其他附圖來進行說明。而且， 即使未標注附圖標記，也可參照其他附圖來進行說明。
[0051]圖1是一個實施例的封裝基板的俯視圖。圖2是表示沿著圖1的1-1’線切割的剖視圖。還有，圖3是表示沿著圖1的11-11’線切割的剖視圖。
[0052]參照圖1至圖3,根據(jù)本實用新型的一個實施例的基板100包括基板主體部102 (body)、第一鈍化層120a及第二鈍化層120b。封裝基板100包括第一鍵合區(qū)域A、第二鍵合區(qū)域B及第三鍵合區(qū)域C。第一鍵合區(qū)域A可在封裝基板100的中央部分排成一列。第二鍵合區(qū)域B和第三鍵合區(qū)域C分別沿著封裝基板100的四個邊配置在邊緣部分。第二鍵合區(qū)域B可向基板100的第一方向并沿著相對的邊在邊緣部分排成一列。第三鍵合區(qū)域C是可向垂直于第一方向的第二方向并沿著相對的邊在邊緣部分排成一列。第一鍵合區(qū)域A的最外圍部分可配置成與第二鍵合區(qū)域B隔開相當于第一間隔D1的大小。而且，第一鍵合區(qū)域A可配置成與第三鍵合區(qū)域C隔開相當于第二間隔D2的大小。[〇〇53]第一鍵合區(qū)域A、第二鍵合區(qū)域B及第三鍵合區(qū)域C可定義為其連接部件相互連接的區(qū)域，以實現(xiàn)分別封裝在基板100上的第一半導體芯片、第二半導體芯片及基板主體部 102內的電路配線之間的電連接。在本實用新型的實施例中，雖然對具有四邊形平面形狀的封裝基板100進行說明，但并不限定于此。其中一個例子中，封裝基板100可具有多邊形的形狀。第一鍵合區(qū)域A包括第一鍵合焊盤104所處的區(qū)域，第二鍵合區(qū)域B包括第二鍵合焊盤 112所處的區(qū)域。而且，第三鍵合區(qū)域C包括第三鍵合焊盤125所處的區(qū)域。第一鍵合焊盤104 與第三鍵合焊盤125隔開規(guī)定間隔，并且向封裝基板100的水平方向即第一方向并排設置。 [〇〇54] 基板主體部102可由包括第一面102a和與第一面102a相對的第二面102b的板型部件組成。基板主體部102可包括由聚合樹脂、環(huán)氧樹脂或者塑料組成的絕緣體材質的組合中的一個以上的物質。其中一個例子為，基板主體部102可以是層疊包括所述材料的薄膜層的結構。[〇〇55]在基板主體部102的第一面102a上可配置有第一鈍化層120a。其中一個例子為，第一鈍化層120a可包括阻焊劑(solder resist)。在基板主體部102的第二面102b上可配置有第二鈍化層120b。其中一個例子為，第二鈍化層120b可包括阻焊劑。第一鈍化層120a包括位于第一鍵合區(qū)域A內的多個第一開口部121、位于第二鍵合區(qū)域B內的多個第二開口部122 及位于第三鍵合區(qū)域C內的多個第三開口部123。各第一開口部121露出第一鍵合焊盤104， 各第二開口部122露出第二鍵合焊盤112。而且，各第三開口部123露出第三鍵合焊盤125。 [〇〇56]在第二鍵合區(qū)域B內從第一鈍化層120a的表面至第二鍵合焊盤104的上部面的深度H1大于在第一鍵合區(qū)域A內從第一鈍化層120a的表面至第一鍵合焊盤104的上部面的深度H2。因此，在位于第一鍵合區(qū)域A內的第一開口部121內露出第一鈍化層120a側面的一部分，而在位于第二鍵合區(qū)域B內的第二開口部122內露出第一鈍化層120a的側面和基板主體部102側面的一部分。因此，第一鍵合焊盤104的上部面位于比第二鍵合焊盤112的上部面更高的平面高度上。而且，在第三鍵合區(qū)域C內從第一鈍化層120a的表面至第三鍵合焊盤125 的上部面的深度H3與在第一鍵合區(qū)域A內從第一鈍化層120a的表面至第一鍵合焊盤104的上部面的深度H2相同。因此，第三鍵合焊盤125的上部面位于與第一鍵合焊盤104的上部面相同的平面高度上，且比第二鍵合焊盤112的上部面更高的平面高度上。[〇〇57]參照圖2,根據(jù)一個實施例的封裝基板100具有包括多個第一配線圖案103、第二配線圖案106&、10613、106(:、106(1及內部配線圖案110&、11013、110(3、110(1的多層基板結構。其中一個例子為，基板主體部102的第一面102a上配置有第一配線圖案103。第一配線圖案103可相互電隔離或者在其他區(qū)域相互電連接。第一配線圖案103可與配置在第一鍵合區(qū)域A內的第一鍵合焊盤104電連接。而且，第一配線圖案103可與配置在第三鍵合區(qū)域B內的第三鍵合焊盤125電連接。[〇〇58] 基板主體部102的第二面102b上配置有第二配線圖案106a、106b、106c、106d。第二配線圖案106a、106b、106c、106d可相互電隔離或者在其他區(qū)域相互連接。第一配線圖案103 中的至少一個與內部配線圖案ll〇a、110b、110c中的至少一個可通過基板主體部102內的第一過孔電極l〇8a來電連接。第一過孔電極108a的下部面與內部配線圖案110a、110c的上部面連接，且與第一配線圖案103的下部面接觸。內部配線圖案110a、110b、110c、llOd中的至少一個與第二配線圖案106a、106b、106c、106d中的至少一個通過第二過孔電極108b、第三過孔電極108c及/或第四過孔電極108d相互電連接。第二過孔電極108b、第三過孔電極 108c及/或第四過孔電極108d的下部面及上部面分別與第二配線圖案的上部面和內部配線圖案的下部面接觸。另外，第一過孔電極l〇8a、第二過孔電極108b、第三過孔電極108c及/或第四過孔電極108d的布置結構可根據(jù)封裝基板100的用途等組成為多種結構。
[0059]基板主體部102具有在第二鍵合區(qū)域B通過第二開口部122排列而形成的規(guī)定深度的溝槽T1。溝槽T1的深度與各內部配線圖案110a、110b、110c、110d的下部面所配置的位置實質相同。內層配線圖案中的一個內層配線圖案ll〇d的部分表面因第二開口部122和溝槽 T1而露出，且其露出表面上配置有第二鍵合焊盤112?；逯黧w部102的第二面102b和第二配線圖案106a、106b、106c、106d上配置有第二鈍化層120b。第二鈍化層120b具有將各第二配線圖案106a、106b、106c、106d的上部面的一部分露出的多個第三開口部107。雖在附圖中未示出，因第三開口部107露出的各第二配線圖案106a，106b，106c，106d的上部面上可配置有外部連接端子，例如，錫球。[〇〇6〇]圖4是表示用于說明一個實施例的倒裝芯片半導體封裝的立體圖。圖5是表示圖4 的平面形狀的平面圖。圖6是表示沿著圖4的1-1’線切割的剖視圖。而且，圖7是表示沿著圖4 的11-11’線切割的剖視圖。[〇〇61]參照圖4至圖7,半導體封裝200具有在封裝基板200上依次層疊第一半導體芯片 130和第二半導體芯片160的結構。封裝基板100包括具有第一面102a和第二面102b的基板主體部102。圖4至圖7的封裝基板100與在圖1至圖3中說明的封裝基板100的結構實質相同， 因此，對具有相同的附圖標記的組件采取省略或簡略說明的方式。
[0062]基板主體部102可包括由聚合樹脂、環(huán)氧樹脂或者塑料組成的絕緣體材質的組合中的一個以上的物質。其中一個例子為，基板主體部102可以是層疊包括所述材料的薄膜層的結構。在基板主體部102的第一面102a和第二面102b上分別配置有第一鈍化層120a和第二鈍化層120b。其中一個例子為，第一鈍化層120a和第二鈍化層120b可由阻焊劑(solder resist)構成。[〇〇63]如圖1所示，封裝基板100具有第一鍵合區(qū)域A、第二鍵合區(qū)域B及第三鍵合區(qū)域C。 第一鍵合區(qū)域A位于封裝基板100的中央部分，第二鍵合區(qū)域B和第三鍵合區(qū)域C可沿著封裝基板100的四個邊配置在邊緣部分。具體地，第二鍵合區(qū)域B可向基板100的第一方向并沿著相對的邊在邊緣部分排成一列。而且，第三鍵合區(qū)域C可向垂直于第一方向的第二方向并沿著相對的邊在邊緣部分排成一列。
[0064]封裝基板100的第一鍵合區(qū)域A露出第一鍵合焊盤104,第二鍵合區(qū)域B露出第二鍵合焊盤112。而且，第三鍵合區(qū)域C露出第三鍵合焊盤125。在此，第一鍵合焊盤104可配置在基板主體部102的第一面102a上所配置的第一配線圖案103的上部。第二鍵合焊盤112可配置在內部配線圖案上，所述內部配線圖案從配置于基板主體部102內部的內部配線圖案 110a、110b、110c、110d中最外圍部分的第二鍵合區(qū)域B露出。因此，第二鍵合焊盤112位于比第一鍵合焊盤104的上部面更低的平面高度上。而且，第三鍵合焊盤125可配置在第一配線圖案上，所述第一配線圖案從配置于基板主體部102第一面102a上的多個第一配線圖案103 中最外圍部分的第三鍵合區(qū)域露出。
[0065]封裝基板100的第一鈍化層120a上部依次配置有第一半導體芯片130和第二半導體芯片160。第一半導體芯片130和第二半導體芯片160相互之間交錯排列而層疊。如圖4和圖5所示，由于第一半導體芯片130和第二半導體芯片160交錯排列，位于上部的第二半導體芯片160會露出位于下部的第一半導體芯片130的邊緣部分205。而且，上部的第二半導體芯片160的邊緣部分210不會與第一半導體芯片130重疊，而形成向封裝基板100的第一方向突出的垂懸(overhang)部分。[0〇66]第一半導體芯片130內形成有如晶體管等有源元件(active device)，根據(jù)情況， 還可形成有如電容器、寄存器等無源元件。第一半導體芯片130可包括可以是形成有有源元件的活性層的第一前側部130a(fr〇nt-side)和與第一前側部130a相對的第一后側部130b (back-side)。第一半導體芯片130的第一前側部130a上配置有多個芯片焊盤部135、140。第一半導體芯片130的芯片焊盤部135、140包括第一芯片焊盤部135和第二芯片焊盤部140。
[0067]第一芯片焊盤部135與封裝基板100的第一鍵合區(qū)域A(參照圖1)對應地配置在第一半導體芯片130的中央部分，并且各列中的相鄰的多個第一芯片焊盤部135可相互隔開排列。多個第二芯片焊盤部140與封裝基板100的第二鍵合區(qū)域B(參照圖1)對應地配置在第一半導體芯片130的邊緣部分，并且各列中的相鄰的多個第二芯片焊盤部140可相互隔開排列。第二芯片焊盤部140可向封裝基板100的第一方向并沿著邊緣部分在相對的兩個邊上排成一列。第一芯片焊盤部135可向垂直于第一方向的第二方向排成一列。因此，配置于第一半導體芯片130的第一前側部130a上的芯片焊盤部135、140的平面形狀可形成‘I’字型。 [0〇68]配置于封裝基板100的第一鈍化層120a上部的第一半導體芯片130通過金屬柱 145、150與封裝基板100電連接。金屬柱145、150可具有柱形狀且包括銅。金屬柱145、150分別包括連接在第一芯片焊盤部135的第一金屬柱145和分別連接在多個第二芯片焊盤部140 的第二金屬柱150。具體地，第一金屬柱145的一端部分別連接在第一芯片焊盤部135的被露出的上部面，另一端部以第一外部連接端子155a為介質分別連接在第一鍵合焊盤104的被露出的上部面。其中一個例子為，第一外部連接端子155a包括錫球。第二金屬柱150的一端部分別連接在第二芯片焊盤部140的被露出的上部面，另一端部以第二外部連接端子155b 為介質分別連接在第二鍵合焊盤112的被露出的上部面。其中一個例子為，第二外部連接端子155b包括錫球。
[0069]第一金屬柱145形成為從第一芯片焊盤部135的露出的上部面的表面具有第一厚度BH1。與此相反，第二金屬柱150形成為從第二芯片焊盤部140的露出的上部面的表面具有第二厚度BH2。在此，第二金屬柱150的第二厚度BH2大于第一金屬柱145的第一厚度BH1。因此，第二金屬柱150可通過插入第二鍵合區(qū)域B的溝槽T1而分別與第二鍵合焊盤112連接。與第一鍵合焊盤104連接的第一金屬柱145可通過基板主體部102的過孔電極108a、108b、 108c、108d與第二配線圖案106a、106b、106c、106d中的至少一個相互電連接。與此相反，與第二鍵合焊盤112連接的第二金屬柱150不會相互電連接。第二金屬柱150配置在邊緣部分， 從而起到抑制第一半導體芯片130向封裝基板100方向傾斜的支架的作用。
[0070]第一半導體芯片130的上部配置有第二半導體芯片160。第二半導體芯片160與第一半導體芯片130相互交錯排列而配置。第二半導體芯片160可具有與第一半導體芯片130 相同的大小。第二半導體芯片160內形成有如晶體管等的有源元件，根據(jù)情況，還可形成有如電容器、寄存器等的無源元件。第二半導體芯片160可包括可以是形成有有源元件的活性層的第一前側部160a和與第一前側部160a相對的第二后側部160b。第二半導體芯片160的第一前側部160a上配置有多個芯片焊盤部165、167。第二半導體芯片160的芯片焊盤部165、 167包括第一芯片焊盤部165和第二芯片焊盤部167。[〇〇71]第一芯片焊盤部165向封裝基板100的第一方向在第二半導體芯片160的中央部分排成一列，并且相鄰的第一芯片焊盤部165可相互隔開排列。第二芯片焊盤部167與封裝基板100的第三鍵合區(qū)域C(參照圖1)對應地配置在第二半導體芯片160的邊緣部分，并且相鄰的第二芯片焊盤部167可相互隔開排列。第二芯片焊盤部167可向垂直于封裝基板100的第一方向的第二方向并沿著邊緣部分配置。第二芯片焊盤部167可在封裝基板100的相對的兩個邊上排成一列。因此，配置于第二半導體芯片160的第一前側部160a上的芯片焊盤部165、 167的平面形狀可形成‘ I’字型。
[0072]第二半導體芯片160通過金屬柱170、172與封裝基板100電連接。第二半導體芯片 160的金屬柱170、172可具有柱形狀且包括銅。金屬柱170、172包括第三金屬柱170和第四金屬柱172。第三金屬柱170的一端部分別連接在第一芯片焊盤部165的上部面，另一端部以第一外部連接端子175為介質與第一半導體芯片130的第二后側部160b接觸。第四金屬柱172 的一端部分別連接在第二芯片焊盤部167的上部面，另一端部連接于第二外部連接端子 177。[〇〇73]參照圖7,第三金屬柱170形成為從第一芯片焊盤部165的被露出的上部面的表面具有第一厚度BH3。第四金屬柱172形成為從第二芯片焊盤部167的被露出的上部面的表面具有第二厚度BH4。在此，第四金屬柱172的第二厚度BH4大于第三金屬柱170的第一厚度 BH3〇[〇〇74]與第四金屬柱172連接的第二外部連接端子177與封裝基板100的第三鍵合焊盤 125上的多個第三外部連接端子180接觸而電連接。例如，第三外部連接端子180可包括錫球。第三外部連接端子180從第三鍵合焊盤125的上部面突出規(guī)定高度SH。第二半導體芯片 160的第三金屬柱170具有與第一半導體芯片130的第一金屬柱145相同的厚度，第二半導體芯片160的第四金屬柱172具有與第一半導體芯片130的第二金屬柱150相同的厚度。因此， 第三外部連接端子180所突出的高度SH具有能夠與第四金屬柱172接觸的厚度。第四金屬柱 172通過第三外部連接端子180電連接在封裝基板100的第三鍵合焊盤125,并通過內部配線圖案和過孔電極連接在第二配線圖案l〇6d。因此，第二半導體芯片160可通過第四金屬柱 172電連接在封裝基板100。相反地，第三金屬柱170不會與第一半導體芯片130或者封裝基板100電連接。第三金屬柱170設置在相鄰的第四金屬柱172之間，從而起到防止第二半導體芯片160被壓的作用。
【主權項】
1.一種半導體封裝，其包括:封裝基板；第一配線圖案，其配置在所述封裝基板的第一面上；第一鍵合焊盤，其配置在第一配線圖案上，所述第一配線圖案配置在所述封裝基板的 第一面上且從所述第一配線圖案中的第一鍵合區(qū)域露出圖案；內部配線圖案，其配置在所述封裝基板的內部；第二鍵合焊盤，其配置于從所述內部配線圖案中最外圍部分的第二鍵合區(qū)域露出的內 部配線圖案上；第三鍵合焊盤，其配置在第一配線圖案上，所述第一配線圖案配置在所述封裝基板的 第一面上且從所述第一配線圖案中的最外圍部分的第三鍵合區(qū)域露出圖案；第一半導體芯片和第二半導體芯片，在所述封裝基板上相互之間交錯排列而層疊；第一金屬柱，將所述第一半導體芯片的第一芯片焊盤部分別與所述第一鍵合焊盤進行 連接；第二金屬柱，將所述第一半導體芯片的第二芯片焊盤部分別與所述多個第二鍵合焊盤 進行連接；第三金屬柱，其一端部連接在所述第二半導體芯片的第一芯片焊盤部，另一端部與所 述第一半導體芯片的后側部接觸；以及第四金屬柱，將所述第二半導體芯片的第二芯片焊盤部分別與所述第三鍵合焊盤進行 連接。2.根據(jù)權利要求1所述的半導體封裝，所述第一鍵合焊盤在所述封裝基板的中央部分 排成一列。3.根據(jù)權利要求1所述的半導體封裝，所述第二鍵合焊盤向所述封裝基板的第一方向 并沿著相對的邊在邊緣部分排列，所述第三鍵合焊盤向垂直于所述第一方向的第二方向 并沿著相對的邊在邊緣部分排列。4.根據(jù)權利要求1所述的半導體封裝，所述第二鍵合焊盤分別從所述第一鍵合焊盤向 兩側方向隔開規(guī)定間隔。5.根據(jù)權利要求1所述的半導體封裝，所述封裝基板還包括第二配線圖案，所述第二配 線圖案與配置在所述封裝基板的第一面上的第一配線圖案中的至少一個連接，且配置在所 述封裝基板的第二面上。6.根據(jù)權利要求1所述的半導體封裝，所述內部配線圖案通過一個以上的過孔電極來 與所述第一鍵合焊盤、第二鍵合焊盤或者第三鍵合焊盤連接。7.根據(jù)權利要求1所述的半導體封裝，所述封裝基板還包括露出所述第二鍵合焊盤且 具有規(guī)定深度的溝槽。8.根據(jù)權利要求7所述的半導體封裝，所述溝槽具有使溝槽的底面配置在與各個所述 內部配線圖案的下部面所配置的位置相同的位置上的深度。9.根據(jù)權利要求1所述的半導體封裝，所述第一半導體芯片和第二半導體芯片中，位于 上部的所述第二半導體芯片露出位于下部的所述第一半導體芯片的邊緣部分。10.根據(jù)權利要求1所述的半導體封裝，所述第二半導體芯片包括邊緣部分向所述封裝 基板的第一方向突出的垂懸部分。11.根據(jù)權利要求1所述的半導體封裝，所述第一半導體芯片包括芯片焊盤部，所述芯 片焊盤部包括:第一芯片焊盤部，其配置在與所述封裝基板的第一鍵合區(qū)域相對的位置；以及 第二芯片焊盤部，其配置在與所述封裝基板的第二鍵合區(qū)域相對的位置。12.根據(jù)權利要求11所述的半導體封裝，所述芯片焊盤部以I字型平面形狀配置。13.根據(jù)權利要求1所述的半導體封裝，所述第二金屬柱具有比所述第一金屬柱更厚的厚度。14.根據(jù)權利要求1所述的半導體封裝，所述第二半導體芯片包括芯片焊盤部，所述芯 片焊盤部包括:第一芯片焊盤部，其配置在與所述封裝基板的第一鍵合區(qū)域相對應的位置；以及 第二芯片焊盤部，其配置在與所述封裝基板的第三鍵合區(qū)域相對的位置。15.根據(jù)權利要求14所述的半導體封裝，所述芯片焊盤部以I字型平面形狀配置。16.根據(jù)權利要求1所述的半導體封裝，所述第四金屬柱具有比所述第三金屬柱更厚的厚度。17.根據(jù)權利要求1所述的半導體封裝，所述第一半導體芯片的第一金屬柱與所述第二 半導體芯片的第三金屬柱具有相同的厚度，且所述第一半導體芯片的第二金屬柱與所述第 二半導體芯片的第四金屬柱具有相同的厚度。18.根據(jù)權利要求1所述的半導體封裝，所述第三鍵合焊盤還包括從所述第三鍵合焊盤 的上部面突出規(guī)定高度而與所述第四金屬柱接觸的外部連接端子。19.根據(jù)權利要求18所述的半導體封裝，所述外部連接端子包括錫球。
【文檔編號】H01L23/49GK205621726SQ201521065280
【公開日】2016年10月5日
【申請日】2015年12月18日
【發(fā)明人】申熙珉, 文起, 文起一
【申請人】愛思開海力士有限公司