專利名稱：N相集成降壓轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及半導(dǎo)體集成電路(IC)設(shè)備，特別涉及降壓轉(zhuǎn)換器。
背景技術(shù)：
降壓轉(zhuǎn)換器被用來將較高電壓轉(zhuǎn)換為適合使用的較低電壓，例如適合微處理器使用。降壓轉(zhuǎn)換器通常使用時(shí)鐘來運(yùn)行，由此電感器在時(shí)鐘周期的第一部分(“充電階段”)被充電，而在時(shí)鐘周期的第二部分(“放電階段”)作為電源來運(yùn)行。最近，降壓轉(zhuǎn)換器已經(jīng)發(fā)展成為多相降壓調(diào)整器。傳統(tǒng)的多相降壓轉(zhuǎn)換器使得多個(gè)低電流可分別通過多個(gè)相位被傳送。電感器電流的總和作為一輸出被提供。此類傳統(tǒng)多相轉(zhuǎn)換器受到嚴(yán)重缺陷的影響，這是因?yàn)椴煌辔徊豢梢韵嗷クB加。此外，控制器無法區(qū)分產(chǎn)生的電感器電流，這導(dǎo)致不穩(wěn)定或無效控制。不相疊加的相位導(dǎo)致對高電流輸出更慢的響應(yīng)時(shí)間。因此，傳統(tǒng)的多相轉(zhuǎn)換器通常不能包括太多的相位。
傳統(tǒng)多相轉(zhuǎn)換器還受到限制因素的影響，這些限制因素與分立的執(zhí)行過程有關(guān)，包括響應(yīng)時(shí)間、效率和成本。由于分立電路元件間的距離較大，使得分立電路中的響應(yīng)時(shí)間通常要長些，這也導(dǎo)致一個(gè)較大的時(shí)間常數(shù)。由于較高的開關(guān)損耗，所以分立電路的效率低下。分立電路還比集成電路更加昂貴。
因此，需要一種改進(jìn)的、具有更優(yōu)越性能的降壓轉(zhuǎn)換器。

發(fā)明內(nèi)容
本發(fā)明提供一種解決方案，該解決方案處理分立降壓轉(zhuǎn)換器中所有的限制因素。根據(jù)本發(fā)明的一個(gè)實(shí)施例，提供了一種n相集成降壓轉(zhuǎn)換器，并且該降壓轉(zhuǎn)換器包括一控制器和多個(gè)電路，所述多個(gè)電路中的每一個(gè)都可操作地連接到控制器。該控制器和多個(gè)電路是集成的?？刂破鳟a(chǎn)生多個(gè)驅(qū)動(dòng)信號用以分別控制多個(gè)電路，所述多個(gè)驅(qū)動(dòng)信號中的每一個(gè)都有一個(gè)相關(guān)的相位。
根據(jù)本發(fā)明的一個(gè)方面，該多個(gè)電路分別產(chǎn)生多個(gè)電流信號和一個(gè)輸出電壓信號。
根據(jù)本發(fā)明的另一個(gè)方面，輸出電壓信號被反饋到控制器。該控制器包括一占空比控制電路，用以比較反饋輸出電壓信號與預(yù)先選定的參考電壓，并根據(jù)所述比較來調(diào)整驅(qū)動(dòng)信號的占空比值，以保持輸出電壓信號處于一需要的電平。
根據(jù)本發(fā)明的另一個(gè)方面，多個(gè)電流信號的總和被反饋到控制器。占空比控制電路比較該反饋電流信號的總和與先前的總和值，并且根據(jù)所述比較調(diào)整驅(qū)動(dòng)信號的占空比值，以保持輸出電壓信號處于一需要的電平。
通過應(yīng)用本發(fā)明的n相概念，每個(gè)相位(即，多個(gè)電路中的每一個(gè))所要傳送的電流量被降低。這直接降低了每個(gè)相位的傳導(dǎo)損耗。由于每個(gè)相位的電流變低，因而在多個(gè)電路的每一個(gè)中可以使用更小的MOSFET。所述更小的MOSFET更容易開關(guān)。因此，每個(gè)相位的開關(guān)損耗被降低。由于轉(zhuǎn)換過程中90％的損耗都在MOSFET中，因此降低這些損耗將使本發(fā)明取得比分立方案更高的效率。
根據(jù)本發(fā)明，通過集成控制器與動(dòng)力系(即，PMW驅(qū)動(dòng)器和MOSFET)，縮短了響應(yīng)時(shí)間。這一集成降低了寄生電感和電容，所述寄生電感和電容限制了轉(zhuǎn)換器迅速響應(yīng)的能力。該集成使所有的元件變得物理上更緊密，并且能夠更快速地被切換。更高的切換頻率就為更小和更少的無源元件作了準(zhǔn)備。集成還將轉(zhuǎn)換器的總成本降到最低。
增高轉(zhuǎn)換器的切換頻率不僅縮短了響應(yīng)時(shí)間，而且降低了降壓集成電路布局技術(shù)所要求的輸出電感器的尺寸。轉(zhuǎn)換器的頻率有可能增高到這樣一點(diǎn)，即在該點(diǎn)處不再需要分立輸出電感器，而封裝體本身的電感可以取代它們。
結(jié)合附圖，通過參考下面的說明和權(quán)利要求，本法明的其它目的和成就及對本發(fā)明的全面理解將變得顯而易見。


參照附圖并通過例子來進(jìn)一步詳細(xì)說明本發(fā)明，其中圖1示出依照本發(fā)明一實(shí)施例的n相降壓轉(zhuǎn)換器；
圖2示出依照本發(fā)明一實(shí)施例的n相降壓轉(zhuǎn)換器中控制器的框圖；圖3說明一個(gè)疊加PWM驅(qū)動(dòng)脈沖及相應(yīng)的輸出電流信號的例子；以及圖4示出依照本發(fā)明第二實(shí)施例的控制器的框圖。
全部附圖中，相同的參考數(shù)字說明相似或相應(yīng)的性質(zhì)或功能。
具體實(shí)施例方式
圖1示出了依照本發(fā)明一實(shí)施例的n相降壓轉(zhuǎn)換器10。圖1中，降壓轉(zhuǎn)換器10包括多個(gè)(例如n個(gè))電路12，這些電路都被連接到n相控制器20。每個(gè)電路12包括例如MOSFET 14的控制晶體管，例如MOSFET16的同步晶體管，以及電感器18，用以產(chǎn)生輸出電流IL，該電流表示n相降壓轉(zhuǎn)換器的一個(gè)相位。盡管MOSFET14和16被示為n型MOSFET，但它們也可以是p型MOSFET。
要操作每個(gè)電路12，控制器20接通控制晶體管14，用以將輸入Vin連接到電感器18來為該電感器充電。在電感器被充電之后，控制20關(guān)斷控制晶體管14用以斷開Vin與電感器18的連接，并接通晶體管16用以提供電流通路以及將電感器電流放電到負(fù)載。正如以下詳述，產(chǎn)生于n個(gè)電路12的電感器電流可以有n個(gè)之多的相位。電感器電流的總和作為輸出電流Iout被提供給負(fù)載。在轉(zhuǎn)換器10中，輸出電壓Vout和電流Iout被反饋到控制器20，用以調(diào)整PWM驅(qū)動(dòng)信號，如以下將進(jìn)一步討論的。
圖2示出了依照本發(fā)明一實(shí)施例的控制器20的框圖。控制器20包括采樣電路22和24、占空比控制電路26、系統(tǒng)時(shí)鐘28、計(jì)時(shí)器32以及脈寬調(diào)制(PWM)驅(qū)動(dòng)器36，所述時(shí)鐘28用以分別通過信號線21a和21b為采樣電路22和24提供時(shí)鐘信號。
輸出電壓Vout和輸出電流Iout被反饋到采樣電路22和24，所述采樣電路22和24執(zhí)行標(biāo)準(zhǔn)的保持-和-采樣功能。采樣電路22和24使用系統(tǒng)時(shí)鐘信號來采樣Vout和Iout，并將它們轉(zhuǎn)換成數(shù)字脈沖，即Vout和Iout的數(shù)字值。該數(shù)字值被提供給占空比控制電路26，該占空比控制電路26用以將占空比的數(shù)字值存儲在占空比寄存器中，并對其進(jìn)行調(diào)整。所述占空比被定義為Ton/Ttotal，其中Ton為脈沖的接通時(shí)間，Ttotal是脈沖總長度。
只要Vout和Vref之間存在實(shí)際差別，占空比控制電路26就會對占空比值作出調(diào)整，以使Vout等于Vref。占空比控制電路26根據(jù)與預(yù)先選定的參考電壓Vref進(jìn)行比較的Vout的測量來調(diào)整占空比值。例如，當(dāng)Vout小于Vref時(shí)，占空比被增大一個(gè)步長，用以將輸出電壓Vout增大到Vref的電平。所述步長大小由占空比的分辨率預(yù)先確定，該占空比分辨率等于控制器中占空比寄存器的大小。因而一個(gè)步長是該寄存器中的最小步長，例如，寄存器值中的+1或-1，或占空比絕對值中的+1(分辨率)或-1(分辨率)。另一方面，當(dāng)Vout大于Vref時(shí)，占空比被減小一個(gè)步長，用以將輸出電壓值減小到Vref的電平。
占空比控制電路26還對期望的輸出電壓變化起作用，以使Vout等于Vref，所述期望的輸出電壓變化是由于輸出電流Iout的突增或突減。占空比控制電路26通過比較Iout的數(shù)字值與控制電路26中所存儲的先前值Iout并相應(yīng)調(diào)整該占空比值來實(shí)現(xiàn)這一功能。例如，當(dāng)Iout比先前的Iout值小一預(yù)定值時(shí)，例如小了Ierror，則占空比被減小一個(gè)步長，以降低輸出電壓Vout的過調(diào)量并保持其接近Vref的電平。另一方面，當(dāng)Iout大于Iout的先前值，例如大了Ierror，則占空比值被增大一個(gè)步長，以便與Vref的電平相比減小輸出電壓Vout的壓降。
在本發(fā)明的另一實(shí)施例中，僅Vout需要被反饋，以使控制電路26根據(jù)Vout的數(shù)字值與參考電壓Vref的比較來調(diào)整輸出電壓Vout。
調(diào)整后的占空比被發(fā)送到計(jì)時(shí)器32，該計(jì)時(shí)器32產(chǎn)生PWM驅(qū)動(dòng)脈沖PWM-1驅(qū)動(dòng)、PWM-2驅(qū)動(dòng)...PWM-n驅(qū)動(dòng)，以分別控制n個(gè)電路12。計(jì)時(shí)器32計(jì)數(shù)時(shí)鐘脈沖，并提供PWM驅(qū)動(dòng)信號來實(shí)現(xiàn)與占空比值對應(yīng)的輸出脈沖。PWM驅(qū)動(dòng)脈沖的不同輸出脈沖可以是相疊加或不相疊加，這依賴于占空比和有效輸出(即，有效電路12)的個(gè)數(shù)。
如果與有效輸出個(gè)數(shù)相乘的占空比大于1，則PWM驅(qū)動(dòng)脈沖將有疊加的相位。相疊加的PWM脈沖允許在電路12處進(jìn)行高速開關(guān)，由此產(chǎn)生了高效率。
當(dāng)輸出電流Iout低于預(yù)定值時(shí)，控制器20禁止電路12的某些輸出，用以降低開關(guān)損耗。例如，當(dāng)輸出功率達(dá)到最大時(shí)，電路12的全部輸出都是有效的。當(dāng)輸出功率電平下降到50％以下，一半的所述輸出都可以被禁止。當(dāng)功率再被降到25％時(shí)，有效輸出的個(gè)數(shù)可減少到四分之一。應(yīng)該注意這個(gè)例子適用于四的倍數(shù)。類似原理適用于其它輸出個(gè)數(shù)。因此，本發(fā)明的控制器20可以適用于n相或低于n的任意相數(shù)，這取決于應(yīng)用情況。
作為一個(gè)實(shí)例，假設(shè)每個(gè)輸出(即，每個(gè)PWM驅(qū)動(dòng)脈沖)的占空比為25％，并且總計(jì)時(shí)間段為20個(gè)時(shí)鐘周期。這樣，每個(gè)PWM驅(qū)動(dòng)信號的接通時(shí)間為5(20*25％)個(gè)時(shí)鐘周期。還假設(shè)存在5個(gè)有效輸出。這種情況下，與有效輸出個(gè)數(shù)(5)相乘的占空比(25％)大于1。這樣，PWM驅(qū)動(dòng)脈沖將相互疊加。從而，在每第4個(gè)時(shí)鐘周期之后，新的相位(即，新PWM驅(qū)動(dòng)信號)啟動(dòng)如下相位1啟動(dòng)于時(shí)鐘周期0；相位2啟動(dòng)于時(shí)鐘周期4；相位3啟動(dòng)于時(shí)鐘周期8；相位4啟動(dòng)于時(shí)鐘周期12；以及相位5啟動(dòng)于時(shí)鐘周期16。因此，占空比為25％并且接通時(shí)間等于5個(gè)周期，如圖3所示，則PWM驅(qū)動(dòng)信號的疊加是一個(gè)時(shí)鐘周期。用于每個(gè)輸出的占空比可按如上所述被調(diào)整，即它可能增大為6個(gè)時(shí)鐘周期或降低為4個(gè)時(shí)鐘周期，這依賴于電壓和電流的測量結(jié)果。
來自計(jì)時(shí)器32的PWM驅(qū)動(dòng)脈沖被提供給PWM驅(qū)動(dòng)器36，當(dāng)相關(guān)的ENABLE信號被占空比控制電路26激活時(shí)，該P(yáng)WM驅(qū)動(dòng)器36控制每個(gè)電路12的MOSFET14和18。
圖4示出依照本發(fā)明第二實(shí)施例的控制器40的框圖?？刂破?0是圖2中控制器20的一個(gè)變型，并且執(zhí)行控制器20所能執(zhí)行的所有功能。在圖4中，除Vout和Iout外，還測量每個(gè)線圈電流IL。這些電流值通過采樣電路24被數(shù)字化。占空比控制電路26計(jì)算這些電流值的平均值，并且如果一個(gè)或多個(gè)電流值過高或過低例如高于預(yù)定閥值時(shí)，該占空比控制電路26修正用于一個(gè)或多個(gè)輸出(即，電路12)的占空比。這一實(shí)施例通過有效電路12的線圈來允許電流共用以實(shí)現(xiàn)相等的電流。實(shí)現(xiàn)相等的電流有可能提供最高的效率。此外，它限制了每個(gè)輸出的電流，這就防止了過電流和燒壞。
通過應(yīng)用本發(fā)明的n個(gè)相位的概念，降低了所要傳送的每個(gè)相位(即，每個(gè)電路12)的電流量。這直接降低了每個(gè)相位的傳導(dǎo)損耗。由于每個(gè)相位的電流比較低，因而可以在n個(gè)電路12的每一個(gè)中使用更小的MOSFET。MOSFET越小就越容易開關(guān)。因此，降低了每個(gè)相位的開關(guān)損耗。由于轉(zhuǎn)換過程中90％的損耗都是在MOSFET中，因此降低這些損耗將使本發(fā)明取得比分立方案更高的效率。
根據(jù)本發(fā)明，通過集成控制器與動(dòng)力系(即，PMW驅(qū)動(dòng)器和MOSFET)，縮短了響應(yīng)時(shí)間。這一集成降低了寄生電感和電容，所述寄生電感和電容會限制轉(zhuǎn)換器迅速響應(yīng)的能力。集成使所有的元件變得物理上更緊密，并且能夠更快速地被切換。更高的切換頻率就為更小和更少的無源元件作了準(zhǔn)備。集成還將轉(zhuǎn)換器的總成本最小化。
增高轉(zhuǎn)換器的切換頻率不僅縮短了響應(yīng)時(shí)間，而且降低了降壓集成電路布局技術(shù)所要求的輸出電感器的尺寸。轉(zhuǎn)換器的頻率有可能增高到這樣一點(diǎn)，在該點(diǎn)處不再需要分立輸出電感器，IC封裝體本身的的電感就可以代替它們。
雖然結(jié)合特殊實(shí)施例對本發(fā)明進(jìn)行了說明，根據(jù)前面所述，顯然對于本領(lǐng)域內(nèi)的技術(shù)人員來講，多種替換、改進(jìn)和變更是顯而易見的。因此，在附屬權(quán)利要求的精神和范圍內(nèi)，本發(fā)明包含所有此類替換、改進(jìn)和變更。
權(quán)利要求
1.一種集成降壓轉(zhuǎn)換器(10)，包括控制器(20)；以及多個(gè)電路(12)，每一個(gè)電路(12)都可操作地連接到控制器；其中所述控制器和所述多個(gè)電路被集成；其中所述控制器產(chǎn)生多個(gè)驅(qū)動(dòng)信號來分別控制所述多個(gè)電路，所述多個(gè)驅(qū)動(dòng)信號中的每一個(gè)都有一個(gè)相關(guān)相位。
2.根據(jù)權(quán)利要求1所述的轉(zhuǎn)換器，多個(gè)電路分別產(chǎn)生多個(gè)電流信號和一個(gè)輸出電壓信號。
3.根據(jù)權(quán)利要求2所述的轉(zhuǎn)換器，其中輸出電壓信號被反饋到控制器；其中控制器包括占空比控制電路(26)，該占空比控制電路比較反饋輸出電壓信號與預(yù)先選定的參考電壓，并且根據(jù)所述比較來調(diào)整驅(qū)動(dòng)信號的占空比值，以保持輸出電壓信號處于一預(yù)期電平。
4.根據(jù)權(quán)利要求3所述的轉(zhuǎn)換器，其中如果與有效的多個(gè)電路的數(shù)目相乘的占空比值大于1，則多個(gè)驅(qū)動(dòng)信號使它們的相關(guān)相位相互疊加。
5.根據(jù)權(quán)利要求2所述的轉(zhuǎn)換器，其中多個(gè)電流信號的總和被反饋到控制器；其中控制器包括一占空比控制電路，該占空比控制電路比較反饋電流信號的總和與先前的總和值，并根據(jù)所述比較來調(diào)整驅(qū)動(dòng)信號的占空比值。
6.根據(jù)權(quán)利要求2所述的轉(zhuǎn)換器，其中多個(gè)電流信號被反饋到控制器；其中控制器包括占空比控制電路，該占空比控制電路計(jì)算所述反饋電流信號的平均值、將該平均值與每個(gè)反饋電流信號進(jìn)行比較并根據(jù)所述比較調(diào)整相應(yīng)驅(qū)動(dòng)信號的占空比值。
7.根據(jù)權(quán)利要求3所述的轉(zhuǎn)換器，其中控制器還包括系統(tǒng)時(shí)鐘電路(28)，用于產(chǎn)生系統(tǒng)時(shí)鐘信號，以及計(jì)時(shí)電路(32)，用于對占空比控制電路和系統(tǒng)時(shí)鐘電路做出響應(yīng)，該計(jì)時(shí)電路依照占空比控制電路提供的占空比值來產(chǎn)生驅(qū)動(dòng)信號。
8.根據(jù)權(quán)利要求5所述的轉(zhuǎn)換器，其中當(dāng)多個(gè)電流信號的總和低于預(yù)定值時(shí)，所述控制器禁止選定數(shù)目的多個(gè)電路。
9.根據(jù)權(quán)利要求8所述的轉(zhuǎn)換器，其中控制器與多個(gè)電路的功率電平成比例地禁止選定數(shù)目的多個(gè)電路。
全文摘要
本發(fā)明提供一種n相集成降壓轉(zhuǎn)換器(10)。轉(zhuǎn)換器(10)包括一控制器(20)和多個(gè)電路(12)，所述多個(gè)電路中的每一個(gè)都可操作地連接到控制器(20)。控制器控制多個(gè)電路(12)分別輸出多個(gè)電流信號并產(chǎn)生一個(gè)輸出電壓信號，所述多個(gè)電流信號中的每一個(gè)都有相關(guān)的相位。通過應(yīng)用本發(fā)明n相的概念，所要傳送的每個(gè)相位(即，多個(gè)電路中的每一個(gè))的電流量被降低。這直接降低了每個(gè)相位的傳導(dǎo)損耗。由于每個(gè)相位的電流變低，因而在多個(gè)電路的每一個(gè)中可以使用更小的MOSFET。所述更小的MOSFET更容易切換。因此，降低了每個(gè)相位的開關(guān)損耗。降低這些損耗將使本發(fā)明獲得高效率。集成使所有的元件變得物理上更緊密，并且能夠更快速地切換。更高的切換頻率就為更小和更少的無源元件作了準(zhǔn)備。集成還將轉(zhuǎn)換器(10)的總成本降到最低。
文檔編號H02M3/158GK1633742SQ03804133
公開日2005年6月29日 申請日期2003年2月3日 優(yōu)先權(quán)日2002年2月19日
發(fā)明者J·奧爾森, F·J·斯魯斯 申請人:皇家飛利浦電子股份有限公司