專利名稱：直流電壓轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種直流電壓轉(zhuǎn)換器，且特別是有關(guān)于可產(chǎn)生放大三倍及負(fù)兩倍輸出電壓的一種直流電壓轉(zhuǎn)換器。
背景技術(shù)：
直流電壓轉(zhuǎn)換器(DC-DC Converter)是一種將輸入直流電壓值輸出轉(zhuǎn)換為另一直流電壓值的電路，此種電路因能將輸入直流電壓放大及將輸入直流電壓轉(zhuǎn)換為負(fù)值電壓輸出，具有低電壓輸入、低功率消耗的優(yōu)點，已被廣泛地應(yīng)用于各式電子產(chǎn)品中。
對于低溫多晶硅液晶顯示器來說，因其具有能將電路集成在玻璃基板上的技術(shù)，因此若將直流電壓轉(zhuǎn)換器集成在面板上，還能達到減少周邊面積、低電壓供電、單一直流電壓源輸入、低成本及可應(yīng)用于便攜式電子產(chǎn)品的優(yōu)點。
請參考圖1A，其表示傳統(tǒng)直流電壓轉(zhuǎn)換器的電路圖。直流電壓轉(zhuǎn)換器100使用電荷泵(Charge Pump)的原理，借助時鐘信號φ1、φ2、φ1及φ2對晶體管SW1、SW2、SW3及SW4的控制。先將輸入電壓VDD值轉(zhuǎn)換為電平為2VDD的輸出電壓Vo1，再借助時鐘信號φ2、φ2、φ2及φ2控制晶體管SW5、SW6、SW7及SW8，將輸出電壓Vo1轉(zhuǎn)換為電平為3VDD的輸出電壓Vo2，以及借助時鐘信號φ2、φ2、φ1及φ1控制晶體管SW9、SW10、SW11及SW12，將輸出電壓Vo1轉(zhuǎn)換為電平為-2VDD的輸出電壓Vo3。
如圖1B所示，于時間段T1，時鐘信號φ1的電平為VDD，時鐘信號φ2的電平為3VDD，且反相時鐘信號φ1的電平為-2VDDV。此時，晶體管SW1及SW4導(dǎo)通，且晶體管SW2及SW3不導(dǎo)通，使得電容C1的電壓為VDD。接著，于時間段T2，時鐘信號φ1的電平為-2VDD，時鐘信號φ2的電平為0V，且時鐘信號φ1的電平為VDD，時鐘信號φ2的電平為3VDD。此時，晶體管SW1及SW4不導(dǎo)通，且晶體管SW2及SW3導(dǎo)通，使得輸出電壓Vo1的電平轉(zhuǎn)為2VDD。此外，于時間段T2內(nèi)，晶體管SW5及SW7導(dǎo)通，且晶體管SW6及SW8不導(dǎo)通，使得電容C2的電壓為VDD。而晶體管SW10及SW11則導(dǎo)通，晶體管SW9及SW12不導(dǎo)通，使得電容C3的電壓為2VDD。
接著，于時間段T3，時鐘信號φ1的電平為VDD，時鐘信號φ2的電平為3VDD，且時鐘信號φ1的電平為-2VDD，時鐘信號φ2的電平為0V。此時，晶體管SW5及SW7不導(dǎo)通，且晶體管SW6及SW8導(dǎo)通，使得輸出電壓Vo2的電平轉(zhuǎn)為3VDD。晶體管SW10及SW11不導(dǎo)通，且晶體管SW9及SW12導(dǎo)通，使得輸出電壓Vo3的電平轉(zhuǎn)為-2VDD。
然而，上述直流電壓轉(zhuǎn)換器100必須另外使用電平移位器(LevelShifter)110及120，將時鐘信號CLK分別轉(zhuǎn)換為上述的時鐘信號φ1、φ1及φ2、φ2，如圖1C所示。如此，才能使直流電壓轉(zhuǎn)換器100輸出預(yù)期的兩倍、三倍及負(fù)兩倍的輸出電壓。但因提供至電平移位器110的正偏壓VDD及負(fù)偏壓-2VDD，以及提供至電平移位器120的正偏壓3VDD，仍是由直流電壓轉(zhuǎn)換器100提供，因此不但提高直流電壓轉(zhuǎn)換器100的負(fù)載，且將延長直流電壓轉(zhuǎn)換器100達到穩(wěn)定輸出電壓的時間。
請參考圖2，其表示6,509,894號美國專利所公開的直流電壓轉(zhuǎn)換器的電路圖。直流電壓轉(zhuǎn)換器210或220是利用低溫多晶硅液晶顯示器面板上的移位緩存器(未表示于圖中)的時鐘信號HCK，作為時鐘信號，并經(jīng)由反相器211及212或反相器221及222，分別輸出時鐘信號φ11及φ12或時鐘信號φ21及φ22。時鐘信號φ11及φ12或時鐘信號φ21及φ22用以使電容C11及C12或電容C21及C22充放電，以控制晶體管T11、T12及T13或晶體管T21、T22及T23，使得直流電壓轉(zhuǎn)換器210或220得以有放大兩倍及負(fù)一倍的直流輸出電壓。
然而，由于低溫多晶硅液晶顯示器面板上的移位緩存器(未表示于圖中)的時鐘信號HCK的高電平多為3.3V，為了使得輸出的正電壓2VDD為9到10V，以及輸出的負(fù)電壓-VDD為-6.5到-5V，直流輸入電壓值VDD以及反相器211、212、221及222的正偏壓值VDD必須為5V。因此，使用6,509,894號美國專利所公開的直流電壓轉(zhuǎn)換器的液晶顯示器必須額外使用一個5V的直流電壓源，而增加系統(tǒng)成本與功率消耗。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的就是在提供一種直流電壓轉(zhuǎn)換器，利用顯示器面板原有的直流電壓源及移位緩存器的時鐘信號，不需要額外的時鐘信號或是額外的直流電壓源信號，即可產(chǎn)生放大三倍及負(fù)二倍的輸出電壓值。本發(fā)明的具有可快速提供放大三倍及負(fù)二倍的輸出電壓值的優(yōu)點，并可減少系統(tǒng)成本及功率消耗。
根據(jù)本發(fā)明的目的，提出一種直流電壓轉(zhuǎn)換器，用以將一輸入電壓轉(zhuǎn)換為一第一輸出電壓，該直流電壓轉(zhuǎn)換器包括一第一電壓產(chǎn)生單元、一第一存儲單元及一第一選擇開關(guān)。第一電壓產(chǎn)生單元包括一第一開關(guān)組件及一第一電容。第一開關(guān)組件包括一第一輸入端及一第一輸出端。輸入電壓輸入至第一輸入端，第一開關(guān)組件受一第一信號的控制。第一電容的兩端分別為一a1端及一b1端，b1端耦接至第一開關(guān)組件的第一輸出端，a1端接收第一信號，b1端輸出一第一控制電壓。第一存儲單元包括一第二開關(guān)組件及一第二電容。第二開關(guān)組件包括一第二輸入端及一第二輸出端，輸入電壓輸入至第二輸入端，第二開關(guān)組件受第一控制電壓的控制。第二電容的兩端分別為一a2端及一b2端，b2端耦接至第二開關(guān)組件的第二輸出端，a2端接收一第二信號，b2端輸出一第一存儲電壓。第一選擇開關(guān)接收第一存儲電壓，第一選擇開關(guān)根據(jù)第一控制電壓的電平，選擇性地將第一存儲電壓作為第一輸出電壓輸出。其中，第一信號交替地為一第一電平與一第二電平，而第二信號交替地為第二電平與第一電平，第一電平小于第二電平，第一信號與第二信號于不同時間點轉(zhuǎn)為第二電平，第一控制電壓的值與第一存儲電壓的值對應(yīng)地隨著第一信號與第二信號的電平而改變。


為讓本發(fā)明的上述目的、特征、和優(yōu)點能更明顯易懂，下文特舉一較佳實施例，并配合附圖，詳細說明如下圖1A表示傳統(tǒng)直流電壓轉(zhuǎn)換器的電路圖；圖1B表示圖1A中時鐘信號CLK、φ1、φ2、φ1及φ2的信號時序圖；圖1C表示圖1A中直流電壓轉(zhuǎn)換器使用電平移位器的部份電路方塊圖；圖2表示6,509,894號美國專利所公開的直流電壓轉(zhuǎn)換器的電路圖；圖3A表示依照本發(fā)明第一實施例的產(chǎn)生放大三倍輸出電壓的直流電壓轉(zhuǎn)換器的電路圖；圖3B表示圖3A中直流電壓轉(zhuǎn)換器的詳細電路圖；
圖3C表示圖3B中時鐘信號CLK、CLK1及CLK2的信號時序圖；圖4A表示依照本發(fā)明第二實施例的產(chǎn)生負(fù)兩倍輸出電壓的直流電壓轉(zhuǎn)換器電路圖；圖4B表示圖4A的詳細電路圖；以及圖4C表示圖4B中時鐘信號CLK、CLK3、CLK4及CLK5的信號時序圖。
附圖標(biāo)號說明100、210、220、300、400直流電壓轉(zhuǎn)換器110、120電平移位器211、212、221、222、370、380、470、490反相器310第一電壓產(chǎn)生單元320第二電壓產(chǎn)生單元330第一存儲單元340第二存儲單元350第一選擇開關(guān)360第二選擇開關(guān)410第三電壓產(chǎn)生單元420第四電壓產(chǎn)生單元430第三存儲單元440第四存儲單元450第三選擇開關(guān)460第四選擇開關(guān)480緩沖器具體實施方式
本發(fā)明利用液晶顯示面板原有的直流電壓源及原有的移位緩存器的時鐘信號，不需外加電平移位器來提升時鐘信號的電平，且不需要額外的直流電壓源信號，便可輸出放大三倍及負(fù)二倍的直流電壓，達到低電壓輸入、節(jié)省面板面積及低功率消耗的目的。下文將以兩個實施例分別說明本發(fā)明的直流電壓轉(zhuǎn)換器如何輸出放大三倍及負(fù)兩倍的直流電壓。于以下二個實施例中，以時鐘信號CLK的高電平為VDD，低電平為0V的方波為例說明的。
實施例一請參考圖3A，其表示依照本發(fā)明第一實施例的產(chǎn)生放大三倍輸出電壓的直流電壓轉(zhuǎn)換器的電路圖。直流電壓轉(zhuǎn)換器300包括第一電壓產(chǎn)生單元310、第二電壓產(chǎn)生單元320、第一存儲單元330、第二存儲單元340、第一選擇開關(guān)350以及第二選擇開關(guān)360。直流電壓轉(zhuǎn)換器300利用顯示面板(未表示于圖中)的移位緩存器(未表示于圖中)的時鐘信號CLK及顯示器面板的輸入電壓VDD，來得到輸出電壓Vo1。
第一電壓產(chǎn)生單元310接收時鐘信號CLK，并輸出控制電壓Vc1。第一存儲單元330接收時鐘信號CLK1，并輸出存儲電壓Vs1。而第一選擇開關(guān)350在控制電壓Vc1的控制之下，將存儲電壓Vs1作為輸出電壓Vi輸出。其中，時鐘信號CLK1為時鐘信號CLK經(jīng)由反相器370而產(chǎn)生，且反相器370的正負(fù)偏壓分別為VDD及0V。
第二電壓產(chǎn)生單元320接收時鐘信號CLK，并輸出控制電壓Vc2。第二存儲單元340接收時鐘信號CLK2，并輸出存儲電壓Vs2。第三開關(guān)組件360由存儲電壓Vs2控制，將控制電壓Vc2作為輸出電壓Vo1輸出。其中，時鐘信號CLK2時鐘信號CLK經(jīng)由反相器380而產(chǎn)生，反相器380的正負(fù)偏壓分別為VDD及0V。
請參考圖3B，其表示圖3A中直流電壓轉(zhuǎn)換器300的詳細電路圖。第一電壓產(chǎn)生單元310包括電容C1以及P型金屬氧化物半導(dǎo)體(P-type MetalOxide Semiconductor，PMOS)晶體管T1。輸入電壓VDD輸入至晶體管T1的源極S1，時鐘信號CLK輸入晶體管T1的柵極G1。電容C1的a1端接收時鐘信號CLK，且電容C1的b1端耦接至晶體管T1的漏極D1，且電容C1的b1端輸出控制電壓Vc1。
第一存儲單元330包括電容C2及N型金屬氧化物半導(dǎo)體(N-type MetalOxide Semiconductor，NMOS)晶體管T2?？刂齐妷篤c1輸入至晶體管T2的柵極G2，輸入電壓VDD輸入晶體管T2的源極S2。電容C2的a2端接收時鐘信號CLK1，且電容C2的b2端耦接至晶體管T2的漏極D2，電容C2的b2端輸出存儲電壓Vs1。
此外，第一選擇開關(guān)350包括一PMOS晶體管T5。存儲電壓Vs1輸入至晶體管T5的源極S5，控制電壓Vc1輸入至晶體管T5的柵極G5，且晶體管T5的漏極D5輸出輸出電壓Vi。
第二電壓產(chǎn)生單元320包括電容C3以及PMOS晶體管T3。輸出電壓Vi輸入至晶體管T3的源極S3，時鐘信號CLK輸入至晶體管T3的柵極G3。電容C3的a3端接受時鐘信號CLK的控制，且電容C3的b3端連接晶體管T3的漏極D3，電容C3的b3端輸出控制電壓Vc2。
第二存儲單元340包括電容C4及NMOS晶體管T4?？刂齐妷篤c2輸入至晶體管T4的柵極G4，輸出電壓Vi輸入至晶體管T4的源極S4。而電容C4的a4端接收時鐘信號CLK2，電容C4的b4端連接晶體管T4的漏極D4，電容C4的b4端輸出存儲電壓Vs2。
第二選擇開關(guān)360包括PMOS晶體管T6。存儲電壓Vs2輸入晶體管T6的柵極G6，控制電壓Vc2輸入晶體管T6的源極S6，且選擇晶體管T6的漏極D6輸出輸出電壓Vo1。
請同時參考圖3B及圖3C，于第一時間段T1，時鐘信號CLK的電平為0V，且時鐘信號CLK1及CLK2的電平為VDD。此時，晶體管T1的柵極G1的電壓為0V，低于其源極S1的電壓VDD，使得晶體管T1為導(dǎo)通狀態(tài)。此時，控制電壓Vc1的電平等于輸入電壓VDD，使得電容C1具有VDD的電壓(等于b1端的電壓減去a1端的電壓)。同時，由于晶體管T2的柵極G2的電壓為控制電壓Vc1(＝VDD)，而其源極S2電壓為輸入電壓VDD，使得晶體管T2不導(dǎo)通。
接著，于第二時間段T2，時鐘信號CLK的電平轉(zhuǎn)為VDD，時鐘信號CLK1及CLK2的電平轉(zhuǎn)為0V。此時，由于電容C1的a1端電壓轉(zhuǎn)為VDD。由于電容C1的原來的電壓為VDD，根據(jù)電容兩端電壓連續(xù)的特性，其b1端電壓，即控制電壓Vc1，將會升高為2VDD。
另一方面，由于控制電壓Vc1輸入至晶體管T2的柵極G2，使得柵極D2的電壓轉(zhuǎn)為2VDD，其高于晶體管T2的源極S2的電壓VDD。此時，晶體管T2處于導(dǎo)通狀態(tài)，并使得存儲電壓Vs1等于輸入電壓VDD。此時，電容C2具有VDD的電壓(等于b2端電壓減去a2端的電壓)。
于第三時間段T3，時鐘信號CLK的電平轉(zhuǎn)為0V，且時鐘信號CLK1及CLK2的電平轉(zhuǎn)為VDD。此時，同上所述，晶體管T1為導(dǎo)通狀態(tài)，控制電壓Vc1等于輸入電壓VDD。晶體管T2為不導(dǎo)通狀態(tài)。由于電容C2的電壓維持于VDD，使得存儲電壓Vs1的值升高為2VDD。由于晶體管T5的柵極G5的電壓(＝Vc1＝VDD)低于其源極S5的電壓(＝Vs1＝2VDD)，晶體管T5為導(dǎo)通狀態(tài)，使得輸出電壓Vi等于存儲電壓Vs1(＝2VDD)。
此時，晶體管T3導(dǎo)通，使得電容C3具有2VDD的電壓(等于b3端電壓減去a3端的電壓)，且控制電壓Vc2的電平為2VDD。晶體管T4的柵極G4的電壓為控制電壓Vc2(＝2VDD)，且其源極S4的電壓為輸出電壓Vi(＝2VDD)，故晶體管T4不導(dǎo)通。
接著，于第四時間段T4，時鐘信號CLK的電平轉(zhuǎn)為VDD，且時鐘信號CLK1及CLK2的電平轉(zhuǎn)為0V。此時，晶體管T3的柵極G3電壓為VDD，小于其源極S3電壓(即輸出電壓Vi(＝2VDD))，因此晶體管T3導(dǎo)通。然而，由于電容C3的電壓維持于2VDD，使得控制電壓Vc2轉(zhuǎn)為3VDD。而且輸出電壓Vi亦由原來的2VDD逐漸提高。同時，晶體管T4的柵極G4電壓(即控制電壓Vc2(＝3VDD))，大于此時源極S4電壓(即輸出電壓Vi(到2VDD))，因此晶體管T4導(dǎo)通，使得存儲電壓Vs2隨著輸出電壓Vi逐漸由2VDD上升，使得電容C4具有2VDD以上的電壓。晶體管T6的柵極G6電壓(即存儲電壓Vs2)雖逐漸上升，然仍低于其源極S6電壓(即控制電壓Vc2(＝3VDD))，因此晶體管T6將會導(dǎo)通，使晶體管T6的漏極D6輸出輸出電壓Vo1(＝Vc2＝3VDD)。
接下來，直流電壓轉(zhuǎn)換器300將重復(fù)上述第三時間段T3及第四時間段T4的狀態(tài)，使得晶體管T6于導(dǎo)通時輸出3VDD的輸出電壓Vo1。晶體管T6的漏極D6還可與一穩(wěn)壓電容Cx電連接，使選擇晶體管T6的漏極D6的電壓維持于3VDD的電壓。
另外，于本實施例中，電容C1及C2的a1端與a2端分別接收時鐘信號CLK及CLK1。然而，只要時鐘信號CLK及CLK1不是同時轉(zhuǎn)為高電平的信號，例如是非重迭的兩個時鐘信號，皆不脫離本發(fā)明的范圍。同樣地，只要輸入至電容C3及C4的a3端與a4端的信號CLK及信號CLK2不是同時轉(zhuǎn)為高電平的信號，例如是非重迭的兩個時鐘信號，皆在本發(fā)明的范圍之內(nèi)。
實施例二請參考圖4A，其表示依照本發(fā)明的一第二實施例的產(chǎn)生負(fù)兩倍輸出電壓的直流電壓轉(zhuǎn)換器電路圖。直流電壓轉(zhuǎn)換器400包括第三電壓產(chǎn)生單元410、第四電壓產(chǎn)生單元420、第三存儲單元430、第四存儲單元440、第三選擇開關(guān)450以及第四選擇開關(guān)460。直流電壓轉(zhuǎn)換器400利用顯示器面板(未表示于圖中)的移位緩存器(未表示于圖中)的時鐘信號CLK及顯示器面板的輸入電壓VDD，來得到直流電壓Vo2。
第三電壓產(chǎn)生單元410接收時鐘信號CLK，并輸出控制電壓Vc3。第三存儲單元430接收時鐘信號CLK3，并輸出存儲電壓Vs3。而第三選擇開關(guān)450在控制電壓Vc3的控制之下，將存儲電壓Vs3輸出為輸出電壓Vj，其中時鐘信號CLK3為時鐘信號CLK經(jīng)由反相器470而產(chǎn)生，且反相器470的正負(fù)偏壓為VDD及0V。再者，第四電壓產(chǎn)生單元420接收時鐘信號CLK4，輸出控制電壓Vc4。時鐘信號CLK4為時鐘信號CLK經(jīng)由緩沖器(Buffer)480而產(chǎn)生。
第四存儲單元440接收時鐘信號CLK5與輸出電壓Vj，并輸出存儲電壓Vs4。第四開關(guān)組件460由控制電壓Vc4所控制，選擇性地將存儲電壓Vs4作為輸出電壓Vo2輸出。其中，時鐘信號CLK5為時鐘信號CLK經(jīng)由反相器490而產(chǎn)生，且緩沖器480及反相器490的正負(fù)偏壓的值分別為Vj及0V。
請參考圖4B，其表示圖4A中直流電壓轉(zhuǎn)換器400的詳細電路圖。第三電壓產(chǎn)生單元410包括電容C5以及PMOS晶體管T7。第三存儲單元430包括電容C7及NMOS晶體管T9。第三選擇開關(guān)450包括PMOS晶體管T11，其柵極G11接受控制電壓Vc3的控制，其源極S11接收存儲電壓Vs3，且其漏極D11輸出輸出電壓Vj。
第四電壓產(chǎn)生單元420包括電容C6以及NMOS晶體管T8。晶體管T8的源極S8接地，時鐘信號CLK4輸入至晶體管T8的柵極G8。電容C6的a6端接收時鐘信號CLK4，且電容C6的b6端連接晶體管T8的漏極D8，電容C6的b6端輸出控制電壓Vc4。
第四存儲單元440包括電容C8、C9及PMOS晶體管T10?？刂齐妷篤c4輸入至晶體管T10的柵極G10，晶體管T10的源極S10接地。電容C8的a8端接收時鐘信號CLK5，且電容C8的b8端耦接至晶體管T10的漏極D10，晶體管T10的漏極D10輸出存儲電壓Vs4。電容C9的a9端接地，且其b9端耦接至晶體管T11的漏極D11。
第四選擇開關(guān)460包括NMOS晶體管T12。存儲電壓Vs4輸入至選擇晶體管T12的源極S12，控制電壓Vc4輸入至選擇晶體管T12的柵極G12，且選擇晶體管T12的漏極D12輸出輸出電壓Vo2。
請同時參考圖4B及圖4C，于第一時間段T1，時鐘信號CLK的電平為0V，且時鐘信號CLK3的電平為VDD。此時，晶體管T7導(dǎo)通，使得控制電壓Vc3的電平為VDD，且電容C5具有VDD的電壓。
接著，于第二時間段T2，時鐘信號CLK的電平為VDD，且時鐘信號CLK3的電平為0V。此時，晶體管T7不導(dǎo)通，且控制電壓Vc3轉(zhuǎn)為2VDD。另外，晶體管T9導(dǎo)通，使得存儲電壓Vs3為VDD，電容C7兩端的電壓為VDD。
于第三時間段T3，時鐘信號CLK的電平為0V，且時鐘信號CLK3的電平為VDD。此時，同上所述，晶體管T7為導(dǎo)通狀態(tài)，使得控制電壓Vc3的電平為VDD。而晶體管T9則為不導(dǎo)通。由于電容C7的電壓維持于VDD，使得存儲電壓Vs3升高為2VDD。由于選擇晶體管T11為導(dǎo)通狀態(tài)，使得輸出電壓Vj為2VDD，且電容C9的電壓維持于2VDD。
接著，于第四時間段T4，時鐘信號CLK的電平轉(zhuǎn)為VDD。電容C9使得輸出電壓Vj保持為2VDD。時鐘信號CLK4的電平轉(zhuǎn)為2VDD，且信號CLK5的電平轉(zhuǎn)為0V。此時，晶體管T8的柵極G8電壓為2VDD，大于其源極S8電壓的0V，因此晶體管T8導(dǎo)通，使得控制電壓Vc4為0V，且電容C6具有-2VDD的電壓(等于b6端的電壓減去a6端的電壓)。另外，晶體管T10的柵極電壓為控制電壓Vc4(0V)，且其源極電壓亦為0V。因此，晶體管T10不導(dǎo)通。
于第五時間段T5，時鐘信號CLK的電平轉(zhuǎn)為0V，信號CLK4的電平轉(zhuǎn)為0V，且信號CLK5的電平轉(zhuǎn)為2VDD。此時，晶體管T8不導(dǎo)通。由于電容C6具有電壓-2VDD，使得電容C6的b6端電壓(即控制電壓Vc4)轉(zhuǎn)為-2VDD。由于晶體管T10的柵極電壓為控制電壓Vc4(＝-2VDD)，低于其源極電壓0V，因此，晶體管T10導(dǎo)通，存儲電壓Vs4轉(zhuǎn)為0V。在此同時，因CLK5的電平為2VDD，使得電容C8得以儲存-2VDD的電壓(等于b8端的電壓減去a8端的電壓)。然，由于晶體管T12的柵極電壓為控制電壓Vc4(＝-2VDD)，低于其源極電壓(即存儲電壓Vs4)的0V。因此，晶體管T12仍不導(dǎo)通。
于第六時間段T6，時鐘信號CLK的電平轉(zhuǎn)為VDD，信號CLK4的電平轉(zhuǎn)為2VDD，且信號CLK5的電平轉(zhuǎn)為0V。此時，晶體管T8導(dǎo)通，使得控制電壓Vc4轉(zhuǎn)為0V。晶體管T10則不導(dǎo)通。由于信號CLK5的電平為0V，且電容C8的電壓為-2VDD，使得存儲電壓Vs4轉(zhuǎn)為-2VDD。同時，晶體管T12的柵極G12的電壓為控制電壓Vc4(＝0V)大于其源極S12的電壓(即存儲電壓Vs4＝-2VDD)，因此選擇晶體管T12導(dǎo)通，使得輸出電壓Vo2的電平轉(zhuǎn)為存儲電壓Vs4(＝-2VDD)。接下來直流電壓轉(zhuǎn)換器400將重復(fù)上述第五時間段T5及第六時間段T6的狀態(tài)，使得晶體管T12于導(dǎo)通時輸出-2VDD的直流電壓。而于不導(dǎo)通時，則利用與晶體管T12的漏極D12電連接的穩(wěn)壓電容Cy，使輸出電壓Vo2的電平維持于-2VDD。
上述的時鐘信號CLK3及CLK5由信號CLK分別經(jīng)由反相器470及490而產(chǎn)生，且時鐘信號CLK4由信號CLK經(jīng)由緩沖器480而產(chǎn)生。然，本發(fā)明亦可使用其它時鐘信號，只要時鐘信號CLK3與時鐘信號CLK，時鐘信號CLK4與時鐘信號CLK5為非同相時鐘信號，例如是非重迭的兩相時鐘信號，而且信號CLK4及CLK5的低電平為信號CLK的低電平(例如0V)，且信號CLK4及CLK5的高電平為信號CLK高電平(例如VDD)的兩倍，即可產(chǎn)生負(fù)兩倍的輸出電壓Vo2。
本發(fā)明的直流電壓轉(zhuǎn)換器300或400雖分別用以輸出放大三倍或負(fù)兩倍直流電壓，然若僅使用第一電壓產(chǎn)生單元310、第一存儲單元330及第一選擇開關(guān)350或第三電壓產(chǎn)生單元410、第三存儲單元430及第三選擇開關(guān)450，亦可將輸入電壓VDD轉(zhuǎn)換為兩倍的電壓VDD的輸出電壓Vi或Vj。
本發(fā)明于上述兩個實施例中雖以MOS晶體管T1到T12為例作說明，然任何其它形式的開關(guān)組件，例如是薄膜晶體管(Thin Film Transistor，TFT)或傳輸門電路(Transmission Gate)，只要能接受上述時鐘信號或控制電壓的控制，于各個時鐘期間產(chǎn)生導(dǎo)通或不導(dǎo)通狀態(tài)，皆不脫離本發(fā)明的范圍。
而且，本發(fā)明直流電壓轉(zhuǎn)換器300或400的時鐘信號CLK及CLK1的電平亦不限制于0V及VDD，也可以是其它電平。當(dāng)時鐘信號CLK及CLK1交替地為一第一電平與一第二電平時，電壓Vi與Vj等于輸入電壓VDD加上第二電平與第一電平的差值，輸出電壓Vo2的值等于輸入電壓VDD加上第二電平與第一電平的差值的負(fù)值。其中，第一電平小于第二電平。時鐘信號CLK2及CLK3的電平亦不限制于0V及VDD。當(dāng)時鐘信號CLK2及CLK3交替地為一第三電平與一第四電平時，輸出電壓Vo1等于輸入電壓VDD、第二電平與第一電平的差值、及第四電平與第三電平的差值的和。
本發(fā)明的直流電壓轉(zhuǎn)換器300或400借助讓晶體管T6的漏極D6與T12的漏極D12分別耦接至穩(wěn)壓電容Cx與Cy，使得信號CLK不論為高電平或低電平，皆可使晶體管T6或T12輸出穩(wěn)定的輸出電壓Vo1及Vo2。然，直流電壓轉(zhuǎn)換器可以使用雙向結(jié)構(gòu)的設(shè)計，借助使用兩個直流電壓轉(zhuǎn)換器300或400，并使兩個直流電壓轉(zhuǎn)換器的輸出節(jié)點電連接，且兩個直流轉(zhuǎn)換器所接收的時鐘信號CLK互為反相，則可使兩個直流轉(zhuǎn)換器交替地輸出所要的電壓。
根據(jù)上述兩實施例，本發(fā)明直流電壓轉(zhuǎn)換器的優(yōu)點在于，利用顯示器面板原有的輸入電壓VDD及移位緩存器的時鐘信號CLK，不需額外的電平移位器來提高時鐘信號的電平，且不需要額外的不同電平的輸入電壓，便可輸出放大三倍及負(fù)二倍的直流電壓，達到低電壓輸入、節(jié)省面板面積及低功率消耗的目的。
綜上所述，雖然本發(fā)明已以一較佳實施例公開如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下，可進行各種更動與修改，因此本發(fā)明的保護范圍當(dāng)視所提出的權(quán)利要求限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種直流電壓轉(zhuǎn)換器，用以將一輸入電壓轉(zhuǎn)換為一第一輸出電壓，該直流電壓轉(zhuǎn)換器包括一第一電壓產(chǎn)生單元，包括一第一開關(guān)組件，包括一第一輸入端及一第一輸出端，該輸入電壓輸入至該第一輸入端，該第一開關(guān)組件受一第一信號的控制；及一第一電容，其兩端分別為一a1端及一b1端，該b1端耦接至該第一開關(guān)組件的該第一輸出端，該a1端接收該第一信號，該b1端輸出一第一控制電壓；一第一存儲單元，包括一第二開關(guān)組件，包括一第二輸入端及一第二輸出端，該輸入電壓輸入至該第二輸入端，該第二開關(guān)組件受該第一控制電壓的控制；及一第二電容，其兩端分別為一a2端及一b2端，該b2端耦接至該第二開關(guān)組件的該第二輸出端，該a2端接收一第二信號，該b2端輸出一第一存儲電壓；以及一第一選擇開關(guān)，接收該第一存儲電壓，該第一選擇開關(guān)根據(jù)該第一控制電壓的電平，選擇性地將該第一存儲電壓作為該第一輸出電壓輸出；其中，該第一信號交替地為一第一電平與一第二電平，而該第二信號交替地為該第二電平與該第一電平，該第一電平小于該第二電平，該第一信號與該第二信號于不同時間點轉(zhuǎn)為該第二電平，該第一控制電壓的值與該第一存儲電壓的值對應(yīng)地隨著該第一信號與第二信號的電平改變。
2.如權(quán)利要求1所述的直流電壓轉(zhuǎn)換器，其中該第一開關(guān)組件、該第二開關(guān)組件及該第一選擇開關(guān)為一晶體管。
3.如權(quán)利要求2所述的直流電壓轉(zhuǎn)換器，其中該第一開關(guān)組件為P型金屬氧化物半導(dǎo)體晶體管，該第二開關(guān)組件為N型金屬氧化物半導(dǎo)體晶體管，該第一選擇開關(guān)為PMOS晶體管。
4.如權(quán)利要求3所述的直流電壓轉(zhuǎn)換器，其中當(dāng)該第一信號為該第一電平時，該第一控制電壓的值等于該輸入電壓，當(dāng)該第一信號為該第二電平時，該第一控制電壓的值等于該輸入電壓加上該第二電平與該第一電平的差值；當(dāng)該第二信號為該第一電平時，該第一存儲電壓的值等于該輸入電壓，當(dāng)該第二信號為該第二電平時，該第一存儲電壓的值等于該輸入電壓加上該第二電平與該第一電平的差值；當(dāng)該第一控制電壓等于該輸入電壓加上該第二電平與該第一電平的差值時，該第二開關(guān)組件導(dǎo)通；當(dāng)該第一控制電壓等于該輸入電壓時，該第一選擇開關(guān)導(dǎo)通并將該第一存儲電壓作為該第一輸出電壓輸出，該第一輸出電壓等于該輸入電壓加上該第二電平與該第一電平的差值。
5.如權(quán)利要求1所述的直流電壓轉(zhuǎn)換器，其中，該第二電平與該第一電平的差值等于該輸入電壓的值。
6.如權(quán)利要求1所述的直流電壓轉(zhuǎn)換器，其中該第一開關(guān)組件、該第二開關(guān)組件及該第一選擇開關(guān)為一傳輸門電路。
7.如權(quán)利要求1所述的直流電壓轉(zhuǎn)換器，該直流電壓轉(zhuǎn)換器還用以輸出一第二輸出電壓，其中該直流電壓轉(zhuǎn)換器還包括一第二電壓產(chǎn)生單元，包括一第三開關(guān)組件，包括一第三輸入端及一第三輸出端，該第一輸出電壓輸入至該第三輸入端；及一第三電容，其兩端分別為一a3端及一b3端，該b3端耦接至該第三開關(guān)組件的該第三輸出端，該a3端接收一第三信號，該b3端輸出一第二控制電壓；一第二存儲單元，包括一第四開關(guān)組件，包括一第四輸入端及一第四輸出端，該第一輸出電壓輸入至該第四輸入端，該第四開關(guān)組件受該第二控制電壓的控制；及一第四電容，其兩端分別為一a4端及一b4端，該b4端耦接至該第四開關(guān)組件的該第四輸出端，該a4端接收一第四信號，該b4端輸出一第二存儲電壓；以及一第二選擇開關(guān)，接收該第二控制電壓，該第二選擇開關(guān)根據(jù)該第二儲存電壓的電平，選擇性地將該第二控制電壓作為該第二輸出電壓輸出；其中，該第三信號交替地為一第三電平與一第四電平，而該第四信號交替地為該第四電平與該第三電平，該第三電平小于該第四電平，該第三信號與該第四信號于不同時間點轉(zhuǎn)為該第四電平，該第二控制電壓的值與該第二存儲電壓的值對應(yīng)地隨著該第三信號與第四信號的電平而改變。
8.如權(quán)利要求7所述的直流電壓轉(zhuǎn)換器，其中當(dāng)該第三信號為該第三電平時，該第二控制電壓的值等于該輸入電壓加上該第二電平與該第一電平的差值，當(dāng)該第三信號為該第四電平時，該第二控制電壓的值等于該輸入電壓、該第二電平與該第一電平的差值、及該第四電平與該第三電平的差值的和；當(dāng)該第三信號為該第四電平時，該第二選擇開關(guān)導(dǎo)通并將該第二控制電壓作為該第二輸出電壓輸出。
9.如權(quán)利要求8所述的直流電壓轉(zhuǎn)換器，該第三電平等于該第一電平，該第四電平等于該第二電平，該第二電平與該第一電平的差值等于該輸入電壓的值。
10.如權(quán)利要求1所述的直流電壓轉(zhuǎn)換器，其中該直流電壓轉(zhuǎn)換器還用以輸出一第二輸出電壓，其中該直流電壓轉(zhuǎn)換器還包括一第二電壓產(chǎn)生單元，包括一第三開關(guān)組件，包括一第三輸入端及一第三輸出端，該第三輸入端接收該第一電平；及一第三電容，其兩端分別為一a6端及一b6端，且該b6端耦接至該第三開關(guān)組件的該第三輸出端，該a6端接收一第三信號，該b6端輸出一第二控制電壓；一第二存儲單元，包括一第四開關(guān)組件，包括一第四輸入端及一第四輸出端，該第四輸入端接收該第一電平，該第四開關(guān)組件受該第二控制電壓的控制；及一第四電容，其兩端分別為一a8端及一b8端，其中該a8端接收一第四信號，該b8端耦接至該第四開關(guān)組件的該第四輸出端，該b8端輸出一第二存儲電壓；以及一第二選擇開關(guān)，受該第二控制電壓的控制，該第二選擇開關(guān)根據(jù)該第二控制電壓的電平，選擇性地將該第二存儲電壓作為該第二輸出電壓輸出；其中，該第三信號交替地為一第三電平與一第四電平，而該第四信號交替地為該第四電平與該第三電平，該第三電平小于該第四電平，該第三信號與該第四信號于不同的時間點轉(zhuǎn)為該第四電平，該第二控制電壓的值與該第二存儲電壓的值對應(yīng)地隨著該第三信號與第四信號的電平而改變。
全文摘要
一種直流電壓轉(zhuǎn)換器，用以將一輸入電壓轉(zhuǎn)換為一第一輸出電壓。輸入電壓輸入至一第一與第二開關(guān)組件。第一開關(guān)組件受一第一信號的控制。第一電容的一端接收該第一信號，另一端與第一開關(guān)組件電連接并輸出一第一控制電壓。第二開關(guān)組件受第一控制電壓的控制。第二電容的一端接收一第二信號，另一端與該第二開關(guān)組件電連接并輸出一第一存儲電壓。第一選擇開關(guān)根據(jù)第一控制電壓的電平，選擇性地將第一存儲電壓作為第一輸出電壓輸出。第一信號與第二信號于不同的時間點交替地轉(zhuǎn)為第一與第二電平。
文檔編號H02M3/04GK1564441SQ200410036839
公開日2005年1月12日 申請日期2004年4月21日 優(yōu)先權(quán)日2004年4月21日
發(fā)明者張憶婷 申請人:友達光電股份有限公司