專利名稱：可控制上電時間與順序的直流/直流電源調(diào)整電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種直流/直流電源調(diào)整電路，尤其涉及一種上電時間與順序都可以控制的直流/直流電源調(diào)整電路。
背景技術(shù)：
目前，隨著電子、通訊等系統(tǒng)的復(fù)雜度不斷提高，使系統(tǒng)中各個單板的電源分配設(shè)計復(fù)雜度也不斷提高。電源管理、控制也成了系統(tǒng)設(shè)計以及單板設(shè)計中重點對象之一。為提高系統(tǒng)，特別是單板的可靠性，其電源部分的可靠和簡潔就成了首先要考慮的問題。
電源是單板工作的基礎(chǔ)。沒有可靠而有效的電源，一切都無從談起?，F(xiàn)在的單板，由于系統(tǒng)的復(fù)雜度越來越高，其硬件結(jié)構(gòu)也隨之愈加復(fù)雜，器件數(shù)量不斷增多，器件分布密度不斷提高，單板板層數(shù)量也不斷增加。這樣就使單板器件供電的電平等級和路數(shù)都不斷增加，控制也更加復(fù)雜。
特別會遇到這樣的問題一個單板中，有一些芯片使用電壓相同的供電電源，但是應(yīng)用或者芯片本身要求它們需要有不同的上電順序，而且它們分布在單板上相對較遠的地方；另外，系統(tǒng)提供給單板的電源路數(shù)有限，導(dǎo)致電平等級不能完全滿足單板中器件的要求，常常需要進行從高電平到低電平的電平轉(zhuǎn)換。這就出現(xiàn)兩個問題電平轉(zhuǎn)換問題和增加電源路數(shù)并控制上電時序的問題。
針對這些問題，一般可以分解成兩個電路模塊來共同解決多路電平轉(zhuǎn)換模塊電路和上電時序控制模塊。
目前，比較常用的一些實現(xiàn)辦法
1、如圖1所示，先讓輸入的一路電源分成多路進行電平轉(zhuǎn)換，然后多路轉(zhuǎn)換電源輸入電源管理芯片進行上電時序控制。但是這個方法是多路電源集中輸出，對于多路電源在PCB(Printed Circuit Board，印刷電路板)板上的電源分割造成困難，特別是針對那些器件布局比較離散的情況。而且電源管理芯片成本一般也比較高。
2、如圖2所示，在多路電平轉(zhuǎn)換之前，設(shè)計一些控制機構(gòu)，可能會包括一些電子開關(guān)、時序控制電路，控制各路電源轉(zhuǎn)換輸入電源的上電順序，實現(xiàn)各路電平轉(zhuǎn)換電源輸出的上電時序。但是，這樣一來，電源的高可靠性就對這些控制機構(gòu)提出了更高的要求，這種更高可靠性就意味著更高的成本。
因此，如何設(shè)計出一種不僅可以精確控制和調(diào)整上電的時間與順序，而且性能可靠、思路簡潔而成本又較低的直流電源轉(zhuǎn)換電路，遂成為業(yè)界亟待解決的問題。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題在于提供一種可控制上電時間與順序的直流/直流電源調(diào)整電路，以較低的成本與簡潔可靠的設(shè)計，在直流電源的電平轉(zhuǎn)換過程中，實現(xiàn)對不同上電時間與順序的準確控制。
為解決上述技術(shù)問題，本發(fā)明提供一種可控制上電時間的直流/直流電源調(diào)整電路，包括上電時間控制電路與電平轉(zhuǎn)換電路，所述上電時間控制電路包括電阻電容串聯(lián)延時電路，電阻端接電源信號，電容端接地，從所述電阻端引出電源信號，從所述電容非接地端引出上電時間控制信號；所述電平轉(zhuǎn)換電路具有電源輸入端與輸出使能端，所述電源輸入端與所述電源信號相連，所述輸出使能端與所述上電時間控制信號相連，當所述使能端達到有效電平時，所述電平轉(zhuǎn)換電路將轉(zhuǎn)換后的電壓輸出。
本發(fā)明進而提供一種可控制上電時序的一分多直流/直流電源調(diào)整電路，包括多個上電時間控制電路與多個電平轉(zhuǎn)換電路，其中每一個所述上電時間控制電路都包括一電阻電容串聯(lián)延時電路，電阻端接電源信號，電容端接地，從所述電阻端引出一分路電源信號，從所述電容非接地端引出一上電時間控制信號；每一個所述電平轉(zhuǎn)換電路都具有電源輸入端與輸出使能端，所述電源輸入端與對應(yīng)的所述分路電源信號相連，所述輸出使能端與對應(yīng)的所述上電時間控制信號相連，當所述使能端達到有效電平時，所述電平轉(zhuǎn)換電路將該路轉(zhuǎn)換后的電壓輸出；其中，每一路所述電阻電容串聯(lián)延時電路中的電阻值與電容值，根據(jù)各路所需延時上電時間的不同，而選取不同的數(shù)值。
應(yīng)用本發(fā)明提供的可控制上電時間與順序的直流/直流電源調(diào)整電路，可以在直流電源的電平轉(zhuǎn)換過程中，實現(xiàn)對不同上電時間與順序的準確控制，而且電路設(shè)計簡明，結(jié)構(gòu)對稱，實現(xiàn)方便，性能可靠，成本較低。


圖1為現(xiàn)有的多路電平轉(zhuǎn)換時序控制原理示意圖；圖2為另一現(xiàn)有的多路電平轉(zhuǎn)換時序控制原理示意圖；圖3為本發(fā)明的多路電平轉(zhuǎn)換時序控制原理示意圖；圖4為本發(fā)明所提的前級上電時間控制電路實施例示意圖；圖5為本發(fā)明所提的后級多路電平轉(zhuǎn)換電路實施例示意圖；圖6為本發(fā)明的可控制上電時序的一分多直流/直流電源調(diào)整電路實際應(yīng)用實施例示意圖。
具體實施例方式
本發(fā)明由前后兩級電路模塊來實現(xiàn)，即前級的上電時間控制電路，用以產(chǎn)生分路電源信號與上電時間控制信號，以及后級的電平轉(zhuǎn)換電路，用以在所述上電時間控制信號的控制下，將分路電源信號轉(zhuǎn)換為所需要的電壓輸出。
本發(fā)明的原理主要利用了電容的端電壓的非時間跳變特性，也就是說電容端電壓不隨外部電源的突然變化而發(fā)生跳變，利用這一原理即可產(chǎn)生本發(fā)明所需要的上電時間控制信號，從而實現(xiàn)關(guān)鍵的時序調(diào)整與控制。
如圖3所示，本發(fā)明所提的上電時間控制電路是由電阻電容延時網(wǎng)絡(luò)組成的，一路直流(DC)輸入電源經(jīng)過電源一分多，通過上電時間控制電路產(chǎn)生多個具有不同延時參數(shù)的上電時間控制信號，與多個分路電源信號，所述分路電源信號接入后級電路的電壓輸入端，所述上電時間控制信號接入后級電路的輸出使能端，控制后級電路電壓輸出的時間，也就是說，輸入電壓在轉(zhuǎn)換后并不能馬上輸出，要等到使能端電平有效時才能輸出，而使能端的有效電平的到來時間則是由前級的電阻電容延時電路決定的，只要通過各路電阻電容的參數(shù)選擇而控制延時時間出現(xiàn)時間差，這樣整個電路輸出就實現(xiàn)了不同上電時序的一分多直流/直流(DC/DC)電源調(diào)整。
對于一分多電路，其上電順序調(diào)節(jié)通過電阻電容網(wǎng)絡(luò)，使多路電源上電過程彼此之間存在時間差，達到上電時序調(diào)節(jié)的目的；電阻電容網(wǎng)路每路有兩個信號輸出，一個是控制信號，另一個就是分出的每路電源信號。電阻電容網(wǎng)絡(luò)的多路輸出又經(jīng)過多路電源調(diào)整電路，實現(xiàn)從高電平到低電平的電平轉(zhuǎn)換和不同上電時序，最后輸出的多路電源可以給彼此之間有不同上電時序要求的各個芯片分別供電。這樣的電路結(jié)構(gòu)簡單、對稱，沒有多余復(fù)雜的控制單元，使電路可靠性較高。在具體布局、布線時也非常方便靈活，而且在具體PCB設(shè)計的電源分割時也很方便。只需要把本發(fā)明中的每一路電路分別放在各個芯片附近，各路電源離的比較遠(各個芯片比較離散)，這樣各路電源在電源層的分割也變的很容易。而且各路電源在各芯片附近放置，可以對各芯片更可靠供電。
前級電路優(yōu)選的實施方案如圖4所示，一路輸入分別連接到三個電阻電容網(wǎng)絡(luò)，每個電阻電容網(wǎng)絡(luò)有一個RC串聯(lián)電路，RC串聯(lián)電路的電容端接地，RC串聯(lián)電路中的電阻端接電源信號，為了增強這部分電路的性能，另外還可以有兩個不同的電容與RC串聯(lián)電路一起并聯(lián)接地，這樣，第一個阻容網(wǎng)絡(luò)由R10/C10/C11/C12組成，第二個阻容網(wǎng)絡(luò)由R20/C20/C21/C22組成，第三個阻容網(wǎng)絡(luò)由R30/C30/C31/C32組成；從每個RC串聯(lián)電路的電容非接地端都引出一個信號，此信號就是控制后級電路實現(xiàn)不同上電時序的關(guān)鍵信號，另外每個阻容網(wǎng)絡(luò)都分別輸出從輸入電源信號分出的電源信號，這樣，第一路輸出信號為Outputl/Control1，第二路輸出信號為Output2/Control2，第三路輸出信號為Output3/Control3。對于每一路的RC串聯(lián)電路，它們一端都接地，另一端也都接輸入電源，可以說明本發(fā)明的電路設(shè)計簡單明了，結(jié)構(gòu)對稱，能實現(xiàn)較高可靠性。我們以第一路進行分析，當輸入電源突然上電時，由于電容的端電壓有非時間跳變特性，C10的端電壓不會從零馬上變到輸入電源的電平值，而是有一個漸變過程，最后使端電壓達到輸入電源的電平值，這個漸變的時間由時間參數(shù)τ決定，這里τ1＝R10×C10。這樣Control1要穩(wěn)定輸出需要經(jīng)過由τ1決定的漸變時間。同樣的道理，Control2和Control3要穩(wěn)定輸出也需要經(jīng)過由τ2、τ3決定的漸變時間。只要我們在參數(shù)設(shè)計時，各路的τ1、τ2、τ3設(shè)計的不同，Control1、Control 2、Control 3穩(wěn)定輸出的時間就不同，彼此之間就有時間差，利用這個時間差控制后級電路就會很容易實現(xiàn)多路的不同上電時序輸出。
優(yōu)選的，后級對多路電源的電平轉(zhuǎn)換、電源調(diào)整及輸出時序控制是通過可調(diào)低壓差電壓調(diào)整器(Low Dropout Regulator，LDO)及其外圍電路參數(shù)設(shè)計實現(xiàn)的。如圖5所示，以型號為LP3966ES-ADJ的調(diào)整器為例，其連接關(guān)系為前級每路輸出的兩個信號都分別引入到各路電壓調(diào)整器(LDO)的VIN、SD引腳；電壓調(diào)整器(LDO)的GND、GND2引腳都接地，電壓調(diào)整器(LDO)的VOUT、ADJ引腳之間都接RC并聯(lián)電路，ADJ和地之間還連接一個電阻，另外VOUT引腳都并聯(lián)一個電容，電容另一端接地；每個電壓調(diào)整器(LDO)的輸出都最后引出而形成多路電源輸出，這樣整個電路，第一路由D1/R40/C41/R41/C41組成，第二路由D2/R50/C51/R51/C51組成，第三路由D3/R60/C61/R61/C61組成。可調(diào)低壓差電壓調(diào)整器(LDO)LP3966ES-ADJ的輸出電平是可調(diào)的，其輸出電平可調(diào)整范圍從1.215V～5.1V。以第一路來說明輸出電平與LP3966ES-ADJ外圍電路參數(shù)的關(guān)系，Vout＝1.216(1+R40/R41)。其他各路電源輸出計算方法相同。各路電源輸出的不同上電時序是通過對多路電壓調(diào)整器(LDO)引入不同時序的輸出使能信號實現(xiàn)的，這些不同上電時序的信號正是前級多路阻容網(wǎng)路電路產(chǎn)生的，這些信號的產(chǎn)生十分簡單和可靠，這就必然使整個電路簡單而可靠。
本發(fā)明的整個應(yīng)用實例參見圖6，本實例中單板中的三個FPGA由于設(shè)計應(yīng)用的需要，其內(nèi)核工作電壓要求上電時序不同；另外，單板的供電電壓由于系統(tǒng)設(shè)計要求不能直接給各個FPGA提供1.8V核心工作電壓，通過本發(fā)明的應(yīng)用實例，就能可靠而簡單地實現(xiàn)了這些具體要求。對于本實例中各個FPGA工作電壓相同，所以LP3966ES-ADJ的輸出外圍參數(shù)都是一樣的。而對于工作電壓不同而又有上電時序要求的，只要按照上述計算方法調(diào)整參數(shù)就可以實現(xiàn)了。
在實際應(yīng)用過程中，可以根據(jù)具體情況來設(shè)計電阻電容參數(shù)，選擇具體的可調(diào)低壓差電壓調(diào)整器(LDO)，設(shè)計不同的多路電源的輸出電平，以滿足實際應(yīng)用需求，實現(xiàn)不同上電時序的一分多直流/直流(DC/DC)電源調(diào)整。
本發(fā)明的電阻電容網(wǎng)絡(luò)，由多路電阻、電容參數(shù)組成，各路電阻、電容的參數(shù)根據(jù)上電順序不同來決定。在結(jié)構(gòu)和具體電路布局、布線上，各路電阻、電容都可一致，因為它們的設(shè)計都是相同的，不同的是電阻和電容的參數(shù)不同。這種各路參數(shù)的不同正是決定上電順序不同的關(guān)鍵點。其工作原理就是利用阻容電路的時間常數(shù)不同，其電容端電壓穩(wěn)定時間不同，用這些不同的穩(wěn)定時間電壓信號去控制后級電路就可以實現(xiàn)不同的上電順序。這樣的電路設(shè)計思路清晰、結(jié)構(gòu)對稱，而且電路簡單，可靠性較高，僅用很少的電阻電容就產(chǎn)生了多路電源的上電上電時序控制信號。
本發(fā)明中的多路直流/直流(DC/DC)電源調(diào)整及輸出時序控制電路僅通過多片可調(diào)低壓差電壓調(diào)整器(LDO)就完成電源調(diào)整和實現(xiàn)多路電源輸出不同上電時序，沒有其它復(fù)雜的控制機構(gòu)，核心元件僅為可調(diào)低壓差電壓調(diào)整器，現(xiàn)在很多低壓差電壓調(diào)整器都有較大的輸出范圍和較低的電壓輸出，這樣可以滿足對那些小工作電壓芯片的供電。很多可調(diào)低壓差電壓調(diào)整器都有輸出使能引腳(EN)，只有給該引腳輸入有效電平，該芯片才有電壓輸出，因此，我們把前級提供的具有不同穩(wěn)定時間的多路電壓信號引到后級電路各個電壓調(diào)整器的使能引腳，則實現(xiàn)了多路電源輸出具有不同上電順序?？烧{(diào)低壓差電壓調(diào)整器另外有一個重要的特點是，改變外圍電路參數(shù)，可以實現(xiàn)輸出電壓可調(diào)功能，給單板電源設(shè)計應(yīng)用帶來極大的方便。
所以本發(fā)明不但可以應(yīng)用于一分多不同上電時序、相同輸出電壓值電源調(diào)整的情況，也可以應(yīng)用于一分多不同上電時序、不同輸出電壓值電源調(diào)整的情況。對于一分多不同上電時序、相同輸出電壓值電源調(diào)整的情況，各路的可調(diào)低壓差電壓調(diào)整器(LDO)外圍參數(shù)設(shè)置相同就可以實現(xiàn)。對于一分多不同上電時序、不同輸出電壓值電源調(diào)整的情況，各路的可調(diào)低壓差電壓調(diào)整器外圍參數(shù)根據(jù)應(yīng)用要求設(shè)置成不同的參數(shù)就可以實現(xiàn)。對于輸出電壓值的范圍要根據(jù)使用的可調(diào)低壓差電壓調(diào)整器和輸入電源的電壓值共同決定。整個電路的電源輸入電壓值范圍是由電路中選擇的可調(diào)低壓差電壓調(diào)整器芯片決定的。由此可見，本發(fā)明電路設(shè)計簡單明了、結(jié)構(gòu)對稱，布局和布線的實施也很靈活；沒有復(fù)雜的控制機構(gòu)，可靠性較高，完全能夠有效解決低電壓大電流多路電源的上電順序問題；并且使用的元件很少，成本低，節(jié)省單板使用空間和單板成本。
本發(fā)明中所說的多路是指兩路以上的電源輸出，根據(jù)具體應(yīng)用可以設(shè)計成任意多路，本發(fā)明實施例僅以三路為例，但實際上并不限于三路。
同時，盡管本發(fā)明的主要用途以及優(yōu)選實施例都是用于多路電源調(diào)整，但實際上，對于單路電平轉(zhuǎn)換而言，本發(fā)明依然是有效的，利用本發(fā)明即可較為準確的控制一路電源的延遲上電的時間，實施方案只要從本發(fā)明所舉實施例中的多路中選取一路即可。也就是說，一路只是多路的特例，實現(xiàn)也較為容易，這里就不再單獨舉例了。
另外，從概念上說，所謂上電時間控制，已經(jīng)包含了斷電的時間控制，利用本發(fā)明的原理，以及相同的電路組成，在實現(xiàn)上電時序控制的同時，也實現(xiàn)了斷電的時序控制。
權(quán)利要求
1.一種可控制上電時間的直流/直流電源調(diào)整電路，包括上電時間控制電路與電平轉(zhuǎn)換電路，其特征在于所述上電時間控制電路包括電阻電容串聯(lián)延時電路，電阻端接電源信號，電容端接地，從所述電阻端引出電源信號，從所述電容非接地端引出上電時間控制信號；所述電平轉(zhuǎn)換電路具有電源輸入端與輸出使能端，所述電源輸入端與所述電源信號相連，所述輸出使能端與所述上電時間控制信號相連，當所述使能端達到有效電平時，所述電平轉(zhuǎn)換電路將轉(zhuǎn)換后的電壓輸出。
2.如權(quán)利要求1所述的電源調(diào)整電路，其特征在于所述電阻電容串聯(lián)延時電路兩端還連接有第一并聯(lián)電容與第二并聯(lián)電容，共同連接于電源與地之間。
3.如權(quán)利要求1所述的電源調(diào)整電路，其特征在于所述電平轉(zhuǎn)換電路為低壓差電壓調(diào)整器。
4.如權(quán)利要求3所述的電源調(diào)整電路，其特征在于所述低壓差調(diào)整器包括電壓輸入端(VIN)、輸出使能端(SD)、電壓輸出端(VOUT)、調(diào)整端(ADJ)以及地端(GND、GND2)，所述VIN端與電源信號相連，所述SD端與上電時間控制信號相連，所述地端與地相連，所述VOUT端與ADJ端之間連接有一電阻電容并聯(lián)電路，ADJ端與地之間連接有一電阻，VOUT端與地之間連接有一電容，VOUT端引出輸出電源信號。
5.一種可控制上電時序的一分多直流/直流電源調(diào)整電路，包括多個上電時間控制電路與多個電平轉(zhuǎn)換電路，其特征在于每一個所述上電時間控制電路都包括一電阻電容串聯(lián)延時電路，電阻端接電源信號，電容端接地，從所述電阻端引出一分路電源信號，從所述電容非接地端引出一上電時間控制信號；每一個所述電平轉(zhuǎn)換電路都具有電源輸入端與輸出使能端，所述電源輸入端與對應(yīng)的所述分路電源信號相連，所述輸出使能端與對應(yīng)的所述上電時間控制信號相連，當所述使能端達到有效電平時，所述電平轉(zhuǎn)換電路將該路轉(zhuǎn)換后的電壓輸出；其中，每一路所述電阻電容串聯(lián)延時電路中的電阻值與電容值，根據(jù)各路所需延時上電時間的不同，而選取不同的數(shù)值。
6.如權(quán)利要求5所述的電源調(diào)整電路，其特征在于所述每一路電阻電容串聯(lián)延時電路兩端還連接有第一并聯(lián)電容與第二并聯(lián)電容，共同連接于電源與地之間。
7.如權(quán)利要求5所述的電源調(diào)整電路，其特征在于所述電平轉(zhuǎn)換電路為低壓差電壓調(diào)整器。
8.如權(quán)利要求7所述的電源調(diào)整電路，其特征在于所述低壓差調(diào)整器包括電壓輸入端(VIN)、輸出使能端(SD)、電壓輸出端(VOUT)、調(diào)整端(ADJ)以及地端(GND、GND2)，所述VIN端與電源信號相連，所述SD端與上電時間控制信號相連，所述地端與地相連，所述VOUT端與ADJ端之間連接有一電阻電容并聯(lián)電路，ADJ端與地之間連接有一電阻，VOUT端與地之間連接有一電容，VOUT端引出輸出電源信號。
9.如權(quán)利要求8所述的電源調(diào)整電路，其特征在于所述低壓差電壓調(diào)整器VOUT端與ADJ端的電阻、ADJ端與地之間的電阻，其電阻值每路對應(yīng)相等。
10.如權(quán)利要求8所述的電源調(diào)整電路，其特征在于所述低壓差電壓調(diào)整器VOUT端與ADJ端的電阻、ADJ端與地之間的電阻，其電阻值根據(jù)各路輸出電壓的不同而每路對應(yīng)不等。
全文摘要
一種可控制上電時間與順序的直流/直流電源調(diào)整電路，包括上電時間控制電路與電平轉(zhuǎn)換電路，上電時間控制電路包括一電阻電容串聯(lián)延時電路，電阻端接電源信號，電容端接地，從電阻端引出一分路電源信號，從電容非接地端引出一上電時間控制信號；電平轉(zhuǎn)換電路具有電源輸入端與輸出使能端，電源輸入端與對應(yīng)的分路電源信號相連，輸出使能端與對應(yīng)的上電時間控制信號相連，當使能端達到有效電平時，電平轉(zhuǎn)換電路將該路轉(zhuǎn)換后的電壓輸出；其中，延時電路的電阻值與電容值，根據(jù)所需延時上電時間的不同，而選取不同的數(shù)值，應(yīng)用本發(fā)明，可以在直流電源的電平轉(zhuǎn)換過程中，實現(xiàn)對不同上電時間與順序的準確控制，電路設(shè)計簡明、可靠、成本較低。
文檔編號H02M3/06GK1777005SQ20041009105
公開日2006年5月24日 申請日期2004年11月17日 優(yōu)先權(quán)日2004年11月17日
發(fā)明者劉浩, 王志剛, 方為, 陳弘 申請人:中興通訊股份有限公司