專利名稱：面積有效的電荷泵的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及電壓產(chǎn)生電路，且更特定而言涉及當(dāng)實(shí)施于例如集成電路的應(yīng)用中時(shí)面積有效的電荷泵電路。
背景技術(shù)：
電荷泵使用切換過程來提供比其DC輸入電壓高的DC輸出電壓。一般而言，電荷泵可具有耦合到輸入端與輸出端之間的開關(guān)的電容器。在一個(gè)時(shí)鐘相位期間(充電半周期)，電容器并聯(lián)地耦合到輸入端，以充電達(dá)到輸入電壓。在第二時(shí)鐘相位期間(轉(zhuǎn)移半周期)，充電的電容器與輸入電壓串聯(lián)地耦合以提供兩倍于輸入電壓的電平的輸出電壓。此過程說明于圖1a和1b中。在圖1a中，電容器5與輸入電壓VIN并聯(lián)地配置以說明充電半周期。在圖1b中，充電的電容器5與輸入電壓串聯(lián)地配置以說明轉(zhuǎn)移半周期。如圖1b中所見，充電的電容器5的正極端子將因此相對(duì)于接地為2*VIN。
上述一般電荷泵將只在轉(zhuǎn)移半周期期間轉(zhuǎn)移功率。U.S.專利第5,436,587號(hào)揭示一種具有后接復(fù)數(shù)個(gè)電壓倍加級(jí)的電壓相加級(jí)的電荷泵，其內(nèi)容以引用的方式并入本文中，其中每一級(jí)在每一個(gè)時(shí)鐘相位上轉(zhuǎn)移功率。每一級(jí)包含根據(jù)如上所述的充電半周期和轉(zhuǎn)移半周期進(jìn)行循環(huán)的兩個(gè)電容器。然而，所述兩個(gè)電容器以互補(bǔ)的方式而驅(qū)動(dòng)，使得當(dāng)一個(gè)在充電時(shí)另一個(gè)在轉(zhuǎn)移功率，且反之亦然。以此方式，每一級(jí)可在每一時(shí)鐘相位期間轉(zhuǎn)移功率。電壓相加級(jí)可表示為相加器，因?yàn)轫憫?yīng)于接收DC電源電壓(VCC)和振幅VCC的CLK信號(hào)，相加級(jí)提供等于VCC+VCC的DC輸出電壓。電壓倍加級(jí)串聯(lián)地配置，使得第N個(gè)電壓倍加級(jí)接收由第(N-1)個(gè)電壓倍加級(jí)產(chǎn)生的輸出電壓為其輸入電壓。電壓倍加級(jí)可表示為倍加器，因?yàn)槊恳浑妷罕都蛹?jí)接收輸入電壓并提供等于其輸入電壓兩倍的輸出電壓。盡管電壓倍加級(jí)提供比由電壓相加級(jí)所產(chǎn)生的更高的輸出電壓，但是與電壓相加級(jí)中的那些電容器相比，更大的電壓應(yīng)力出現(xiàn)在電壓倍加級(jí)中的電容器上。特定而言，第N個(gè)電壓倍加級(jí)中的電容器將必須經(jīng)受VCC*2(N-1)的電壓應(yīng)力，而電壓相加級(jí)中的電容器僅需經(jīng)受VCC的電壓應(yīng)力。因?yàn)殡妷罕都蛹?jí)中的電容器必須經(jīng)受更大的電壓應(yīng)力，所以這些電容器需要較厚的氧化物絕緣層以防止電介質(zhì)擊穿和短路。一般而言，如果在電容器的板之間要維持的最大電壓根據(jù)m的因素而增加，那么分離同樣必須根據(jù)此相同因素增加。
對(duì)于在電壓倍加級(jí)中所使用的電容器來說，所需的較厚的氧化物對(duì)這些級(jí)所需的芯片面積影響如下。盡管此論述假定用于所使用的電容器的平行板拓?fù)?，但是其同樣適用于其它電容器拓?fù)洹Ｆ叫邪咫娙萜鞯碾娙軨與由其分離D劃分的電容器的板的面積A成比例。在集成電路工藝中，一般提供經(jīng)最優(yōu)化以可靠地維持電源電壓VCC的特定氧化物厚度，且其通常被稱為柵極氧化物厚度。一般提供能夠可靠地維持主電荷泵的輸出電壓的另一氧化物厚度，且此氧化物可被稱為高電壓柵極氧化物。通常此氧化物厚度是柵極氧化物的厚度的3到8倍，且一般僅一種類型的晶體管具有此氧化物厚度(通常為nMOS)。令人遺憾地是，提供厚度可最優(yōu)化以用于任何特定倍數(shù)的VCC的額外的氧化物是非常困難和/或高成本的。為在D增加時(shí)達(dá)到相同的電容C，維持大于VCC所需的每一電容器的面積A必須也增加3到8倍，且此顯著地減少了可用于其它用途的芯片不動(dòng)產(chǎn)(chip real estate)的量。此倍數(shù)非常顯著，以致電容器面積可能完全遮蔽(eclipse)與所有控制晶體管相關(guān)聯(lián)的面積。
在2002年9月27日申請(qǐng)的標(biāo)題為“Charge Pump with Fibonacci NumberMultiplication”的U.S.申請(qǐng)案10/260,115中揭示了另一類型的電荷泵，其內(nèi)容以引用的方式并入本文中。在此類型的電荷泵中，給定級(jí)的電壓輸出為前兩級(jí)的輸出的總和。所揭示的實(shí)施的每一級(jí)包含一個(gè)電容器，但是與在先前引用的U.S.專利第5,436,587號(hào)中所展示的類似，電容器必須能夠在每一級(jí)處維持不斷增高的電壓，且因此經(jīng)受著與較大電容器面積的缺點(diǎn)相同的缺點(diǎn)。
因此，在所述技術(shù)領(lǐng)域中存在對(duì)面積有效的電荷泵的需要。

發(fā)明內(nèi)容
一種面積有效的電荷泵由連續(xù)升高電壓的級(jí)組成。對(duì)級(jí)進(jìn)行配置，使得級(jí)中的個(gè)別電容器不具有施加于其電介質(zhì)上的高電壓。因此，即使在級(jí)具有若干倍于所述電荷泵的輸入電壓的電壓輸出的情況下，所述電容器介質(zhì)(capacitor dielectric)也僅經(jīng)受近似于所述電荷泵的所述輸入電壓的電壓。此允許使用較薄的電容器介質(zhì)。電容器可因此制造得比為維持高電壓其應(yīng)具有的面積更小。
根據(jù)本發(fā)明的一個(gè)方面，一種電荷泵包含級(jí)聯(lián)配置的N個(gè)電壓相加級(jí)。所述第一電壓相加級(jí)接收DC電源電壓VCC，且可操作以響應(yīng)時(shí)鐘信號(hào)來提供第一電壓信號(hào)和其補(bǔ)碼信號(hào)(complement)，所述第一電壓信號(hào)在所述時(shí)鐘信號(hào)的第一相位期間大體等于2*VCC，且在所述時(shí)鐘信號(hào)的第二相位期間大體等于VCC，補(bǔ)碼電壓信號(hào)在所述時(shí)鐘信號(hào)的第一相位期間大體等于VCC，且在所述時(shí)鐘信號(hào)的第二相位期間大體等于2*VCC。第N個(gè)電壓相加級(jí)接收第(N-1)個(gè)電壓信號(hào)和其補(bǔ)碼信號(hào)，且可操作以響應(yīng)所述時(shí)鐘信號(hào)來提供第N個(gè)電壓信號(hào)和其補(bǔ)碼信號(hào)，所述第N個(gè)電壓信號(hào)在所述時(shí)鐘信號(hào)的所述第一相位期間大體等于(N+1)*VCC，且在所述時(shí)鐘信號(hào)的所述第二相位期間大體等于VCC，所述補(bǔ)碼信號(hào)電壓信號(hào)在所述時(shí)鐘信號(hào)的第一相位期間大體等于VCC，且在所述時(shí)鐘信號(hào)的第二相位期間大體等于(N+1)*VCC。
根據(jù)本發(fā)明的另一個(gè)方面，所述電荷泵進(jìn)一步包含復(fù)數(shù)個(gè)電壓倍加級(jí)。復(fù)數(shù)個(gè)電壓倍加級(jí)中的第一電壓倍加級(jí)接收所述第N個(gè)電壓信號(hào)和其補(bǔ)碼信號(hào)，并將第(N+1)個(gè)電壓信號(hào)和其補(bǔ)碼信號(hào)提供到復(fù)數(shù)個(gè)電壓倍加級(jí)中的第二電壓倍加級(jí)，等等。一般而言，復(fù)數(shù)個(gè)電壓倍加級(jí)中的第K個(gè)電壓倍加級(jí)將接收第(K+N-1)個(gè)電壓信號(hào)和其補(bǔ)碼信號(hào)，所述第K個(gè)電壓倍加級(jí)可操作以響應(yīng)所述時(shí)鐘信號(hào)來提供第(K+N)個(gè)電壓信號(hào)和其補(bǔ)碼信號(hào)，所述第(K+N)個(gè)電壓信號(hào)在所述時(shí)鐘信號(hào)的所述第一相位期間大體等于2K*((N+1)*VCC)，且在所述時(shí)鐘信號(hào)的所述第二相位期間大體等于2(K-1)*((N+1)*VCC)。所述第(K+N)個(gè)電壓信號(hào)的所述補(bǔ)碼信號(hào)在所述時(shí)鐘信號(hào)的所述第一相位期間大體等于2(K-1)*((N+1)*VCC)，且在所述時(shí)鐘信號(hào)的所述第二相位期間大體等于2K*((N+1)*VCC)。
根據(jù)本發(fā)明的又一個(gè)方面，一種產(chǎn)生電壓輸出信號(hào)的方法包括接收電源電壓VCC和時(shí)鐘信號(hào)。所述電源電壓使用兩個(gè)相加級(jí)來添加，以產(chǎn)生大體等于3*VCC的第一電壓信號(hào)。所述第一電壓信號(hào)可接著至少一次地加倍，以產(chǎn)生所述電壓輸出信號(hào)。一般而言，如果所述第一電壓信號(hào)加倍N次，那么所述電壓輸出信號(hào)將大體等于3*VCC*2N。
以下描述和圖式揭示本發(fā)明的其它方面和優(yōu)點(diǎn)。


通過分析以下圖式可更好地理解本發(fā)明的各種方面和特征，其中圖1a為一般電荷泵中的充電半周期的簡(jiǎn)化電路圖。
圖1b為一般電荷泵中的轉(zhuǎn)移半周期的簡(jiǎn)化電路圖。
圖2為圖5的電荷泵的第一電壓相加級(jí)的電路圖。
圖3為圖5的電荷泵的第二電壓相加級(jí)的電路圖。
圖4為圖5中的采用兩個(gè)以上相加級(jí)的電荷泵的第N個(gè)電壓相加級(jí)的電路圖。
圖5為根據(jù)本發(fā)明的一個(gè)實(shí)施例的使用相加級(jí)的電荷泵的方框圖。
圖6為根據(jù)本發(fā)明的第二實(shí)施例的使用相加級(jí)和倍加級(jí)兩者的電荷泵的方框圖。
圖7為圖6的電荷泵的第一電壓倍加級(jí)的電路圖。
圖8為圖6的電荷泵的第二電壓倍加級(jí)的電路圖。
圖9為圖6的電荷泵的輸出級(jí)的電路圖。
圖10為圖6的第二實(shí)施例，其中對(duì)于每一倍加級(jí)來說HCLK信號(hào)從下一級(jí)而不是從上一級(jí)形成。
圖11a-11d為圖5或圖6的電荷泵的初始化電路的電路圖。
具體實(shí)施例方式
在圖2中說明第一電壓相加級(jí)12的電路圖。兩個(gè)信號(hào)CLK和其補(bǔ)碼信號(hào)CLKBAR為此級(jí)的輸入。這些信號(hào)在大約50％的工作周期下在電壓電平VCC與接地之間交變，使得當(dāng)CLK為低時(shí)，CLKBAR為高，且當(dāng)CLK為高時(shí)，CLKBAR為低。在以下描述中，CLK的電壓電平將被定義成在奇數(shù)的半周期期間為低(接地)，且在偶數(shù)的半周期期間為高(VCC)。為便于闡釋，我們將假定所要的電荷泵輸出電壓相對(duì)于接地參考為正，且假定VCC為比接地更為正的電壓，但是通過適當(dāng)改變參考電平，所描述的技術(shù)同樣可適用于產(chǎn)生負(fù)電壓電荷泵。如將簡(jiǎn)略闡釋的，選擇用于識(shí)別每一電壓可變節(jié)點(diǎn)的名稱Vij(其中i和j為整數(shù))，不僅用來識(shí)別唯一的節(jié)點(diǎn)名稱，而且在CLK的兩個(gè)半周期中的每一個(gè)期間以VCC的單位來指示其近似的電壓電平。舉例來說，節(jié)點(diǎn)V21上的電壓電平將在CLK的奇數(shù)半周期期間大體等于2*VCC，且在CLK的偶數(shù)半周期期間大體等于1*VCC。類似地，節(jié)點(diǎn)V12上的電壓電平將在CLK的奇數(shù)半周期期間大體等于1*VCC，且在CLK的偶數(shù)半周期期間大體等于2*VCC。
參看圖2，pMOS 21的源極連接到輸入電壓信號(hào)(在此圖中展示為VCC)，且其漏極連接到nMOS 23的漏極以及電容器25的一側(cè)，從而形成節(jié)點(diǎn)V10。類似地，pMOS 22的源極連接到輸入電壓信號(hào)(同樣展示為VCC)，且其漏極連接到nMOS 24的漏極以及電容器26的一側(cè)，從而形成節(jié)點(diǎn)V01。nMOS 23和nMOS 24兩者的源極都連接到接地。電容器25和26的另一側(cè)分別連接到輸出節(jié)點(diǎn)V21和V12。nMOS 27的源極和nMOS 28的柵極也連接到V21，且nMOS 28的源極和nMOS 27的柵極連接到V12。nMOS 27和nMOS 28兩者的漏極都連接到VCC。
電容器25和26通常由MOS晶體管通過將源極和漏極連接在一起作為一個(gè)端子并使用柵極作為另一端子而形成。因?yàn)镸OS晶體管的電容可隨著所施加的柵極電壓而變化，所以這些晶體管優(yōu)選地在與一般用于晶體管操作的反轉(zhuǎn)區(qū)相對(duì)的積累區(qū)中操作，盡管在反轉(zhuǎn)區(qū)中的操作也是可能的。舉例來說，如果電容器25由pMOS晶體管形成，那么源極、漏極和局部襯底(local substrate)(通常為n-阱)連接到一起(指示為彎曲端子)并附著到節(jié)點(diǎn)V10，且柵極端子(指示為平板)附著到節(jié)點(diǎn)V21。如將簡(jiǎn)略演示的，V21在CLK的每一半周期期間比節(jié)點(diǎn)V10更為正，且因此從n-阱吸引或累積電子到表面。在這些條件下，電容盡可能地大且不隨著柵極電壓改變而變化。
nMOS 23和pMOS 21的柵極兩者都接收CLK信號(hào)，且nMOS 24和pMOS 22的柵極接收CLKBAR信號(hào)。在CLK信號(hào)的奇數(shù)半周期期間，當(dāng)CLK為低時(shí)，pMOS 21將接通且nMOS 23將關(guān)斷。因?yàn)閜MOS 21的源極耦合到輸入電壓信號(hào)(VCC)，所以pMOS21的漏極處的節(jié)點(diǎn)V10將在這些奇數(shù)半周期期間大體等于VCC。如將進(jìn)一步闡釋的，在CLK信號(hào)的偶數(shù)半周期期間，電容器25將充電，使得節(jié)點(diǎn)V21相對(duì)于節(jié)點(diǎn)V10具有VCC的電勢(shì)。因此，在CLK信號(hào)的奇數(shù)半周期期間，當(dāng)節(jié)點(diǎn)V10充電到VCC時(shí)，節(jié)點(diǎn)V21上的輸出電壓將具有大體等于2*VCC的電壓。注意，歸因于電荷共享、電容耦合和/或泄漏影響，在電容器25上存儲(chǔ)的電荷可能已輕微耗盡。因此，電容器25上的電壓在此時(shí)間期間可略小于VCC。如本文中所使用的，電壓信號(hào)“大體等于”所要的電平應(yīng)理解為包含任何所述損耗。
在CLK信號(hào)的奇數(shù)半周期期間，CLKBAR信號(hào)將為高，從而接通nMOS 24，將節(jié)點(diǎn)V01拉向接地。因?yàn)楣?jié)點(diǎn)V21此時(shí)具有2*VCC的電壓，所以nMOS 28將接通，從而使節(jié)點(diǎn)V12上的輸出電壓大體等于VCC，使得電容器26將相對(duì)于節(jié)點(diǎn)V01而充電到VCC。同時(shí)，nMOS 27的柵極在其耦合到節(jié)點(diǎn)V12后將充電到VCC。因?yàn)檫B接到節(jié)點(diǎn)V21的nMOS 27的源極此時(shí)充電到2*VCC，所以nMOS 27將關(guān)斷，從而防止節(jié)點(diǎn)V21上的電壓放電返回通過此晶體管?？偟膩碚f，在奇數(shù)半周期期間，接通的晶體管為pMOS21、nMOS 24和nMOS 28，且關(guān)斷的晶體管為nMOS 23、pMOS 22和nMOS 27。
在CLK信號(hào)的偶數(shù)半周期期間，nMOS 23接通，從而使節(jié)點(diǎn)V10朝向接地。類似地，pMOS 22接通，從而使節(jié)點(diǎn)V01充電到VCC。因?yàn)槿缟纤?，電容?6在CLK信號(hào)的奇數(shù)半周期期間充電到VCC，其中輸出節(jié)點(diǎn)V12比節(jié)點(diǎn)V01更為正，所以使節(jié)點(diǎn)V01充電到VCC將引起節(jié)點(diǎn)V12上的輸出電壓此時(shí)大體等于2*VCC。此電壓信號(hào)耦合到nMOS 27的柵極，從而將其接通，使得節(jié)點(diǎn)V21處的輸出電壓將大體等于VCC。以此方式，電容器25將相對(duì)于接地節(jié)點(diǎn)V10而充電到VCC，從而驗(yàn)證了前面的假定。又，因?yàn)閚MOS 28的柵極充電到VCC，而其源極充電到2*VCC，所以nMOS 28將關(guān)斷，從而防止節(jié)點(diǎn)V12上的輸出電壓放電返回通過此晶體管?？偟膩碚f，在偶數(shù)半周期期間，接通的晶體管為pMOS 22、nMOS 23和nMOS 27，且關(guān)斷的晶體管為nMOS 24、pMOS21和nMOS 28。
現(xiàn)轉(zhuǎn)看圖3，具有與第一電壓相加級(jí)12相同的結(jié)構(gòu)的第二電壓相加級(jí)14的操作是類似的，其中相應(yīng)的元件以相同的數(shù)字后接撇號(hào)“′”標(biāo)記。然而，第二電壓相加級(jí)14接收來自第一相加級(jí)12的輸入電壓信號(hào)V21和V12，而不是將VCC作為輸入電壓信號(hào)接收到pMOS 21′和22′的源極。注意，電源電壓VCC仍施加到nMOS 27′和28′。在CLK信號(hào)的奇數(shù)半周期期間，pMOS晶體管21′將接通，從而使節(jié)點(diǎn)V20達(dá)到2*VCC的電壓。假定電容器25′先前已相對(duì)于節(jié)點(diǎn)V20而充電到VCC，那么節(jié)點(diǎn)V31處的輸出電壓將在CLK信號(hào)的奇數(shù)半周期期間大體等于3*VCC。此輸出電壓耦合到nMOS 28′的柵極，從而將其接通，使得節(jié)點(diǎn)V13將大體充電到VCC。此電壓信號(hào)耦合到nMOS 27′的柵極，從而將其關(guān)斷，并防止節(jié)點(diǎn)V31上的輸出電壓放電返回通過此晶體管。同時(shí)，nMOS 24′將接通，從而將節(jié)點(diǎn)V02拉向接地，使得電容器26′相對(duì)于節(jié)點(diǎn)V02而充電到VCC。
在CLK信號(hào)的偶數(shù)半周期期間，nMOS 23′將接通，從而將節(jié)點(diǎn)V20拉向大地。同時(shí)，pMOS 22′將接通，從而將節(jié)點(diǎn)V02充電到2*VCC的電壓。因?yàn)殡娙萜?6′已相對(duì)于節(jié)點(diǎn)V02而充電到VCC，所以節(jié)點(diǎn)V13上的輸出電壓將大體等于3*VCC。又，用于V13的此輸出電壓電平將nMOS 27′接通，從而使節(jié)點(diǎn)V31上的輸出電壓大體等于VCC。因此電容器25′將相對(duì)于接地節(jié)點(diǎn)V20而充電到VCC。因?yàn)楣?jié)點(diǎn)V31此時(shí)大體等于VCC，所以nMOS 28′將關(guān)斷，從而防止節(jié)點(diǎn)V31上的輸出電壓放電返回通過此晶體管。
圖4展示含有兩個(gè)以上相加級(jí)的電荷泵的第N個(gè)相加級(jí)，并在多個(gè)相加級(jí)級(jí)聯(lián)時(shí)簡(jiǎn)單地概括上文關(guān)于圖2和3論述的原理。如在那些先前的圖式中，相應(yīng)的元件由相同的數(shù)字后接雙撇號(hào)“″”來指示?；パa(bǔ)型輸入電壓信號(hào)為VN1和V1N；如果N選擇為3，那么這些將與圖3的輸出V31和V13相同。當(dāng)提到電容器25″上的電壓時(shí)，請(qǐng)注意其在節(jié)點(diǎn)V(N+1)1與VN0之間，且電容器上的凈電壓始終為VCC，且對(duì)于電容器26″也類似。此為級(jí)聯(lián)相加器電荷泵的重要特征大面積電容器可經(jīng)制造具有與低電壓晶體管所用相同的柵極氧化物，且明顯小于為可靠地承受施加的N*VCC電壓所需的倍加器中使用的電容器。
此級(jí)的操作基本上與圖2 & 3的操作相同。在奇數(shù)半周期期間，當(dāng)CLK為低時(shí)，pMOS 21″接通并將節(jié)點(diǎn)VN0充電到N*VCC(輸入電壓VN1的值)。因?yàn)殡娙萜?5″先前已相對(duì)于節(jié)點(diǎn)VN0而充電到VCC，所以輸出節(jié)點(diǎn)V(N+1)1上升到(N+1)*VCC。在偶數(shù)半周期期間，當(dāng)CLK為高時(shí)，nMOS 23″將節(jié)點(diǎn)VN0放電到大地，從而使其移動(dòng)了N*VCC。此改變使節(jié)點(diǎn)V(N+1)1移動(dòng)到VCC，且nMOS 27″確保其保持不低于VCC，因?yàn)閚MOS 27″的柵極信號(hào)在(N+1)*VCC處比其漏極或源極任一處更為正?，F(xiàn)在可了解此電壓相加級(jí)的一般原理VCC(來自nMOS 27″)被施加到電容器的輸出側(cè)而其另一側(cè)接地，且隨后釋放接地并施加N*VCC(來自前級(jí))，致使輸出節(jié)點(diǎn)上升到(N+1)*VCC，從而有效地將VCC添加到前級(jí)的輸出。
圖5展示全部由相加級(jí)和輸出級(jí)組成的電荷泵5的方框圖。第一級(jí)12對(duì)應(yīng)于圖2；第二級(jí)14對(duì)應(yīng)于圖3；且第N級(jí)15對(duì)應(yīng)于圖4。實(shí)際上，輸出信號(hào)V(N+1)1和V1(N+1)將以產(chǎn)生值(N+1)*VCC的恒定輸出電壓VPP的方式而組合。一個(gè)實(shí)現(xiàn)方法以簡(jiǎn)化的形式展示為級(jí)19。在此電路中，兩個(gè)二極管D1和D2用于形成輸出電壓VPP。二極管D1的陽極連接到V(N+1)1，且二極管D2的陽極連接到V1(N+1)。兩個(gè)二極管的陰極連接到一起以形成輸出電壓VPP。實(shí)施這些二極管的一個(gè)方式為使用晶體管并如這里所示的將柵極和漏極連接到一起。優(yōu)選地此晶體管為具有接近0伏的閾值電壓的耗盡型nMOS裝置(以通道區(qū)中的雙線在圖中展示)。在此情形下，將存在二極管連接的晶體管上的可忽略的電壓降落，且輸出電壓將接近(N+1)*VCC。如果使用增強(qiáng)型模式晶體管，那么VPP將減少其閾值電壓的值。
此電荷泵可供應(yīng)到負(fù)載的輸出電流的量值主要由電容器的絕對(duì)值和時(shí)鐘頻率來判定。取決于應(yīng)用，輸出電流可為相對(duì)較連續(xù)的(例如當(dāng)驅(qū)動(dòng)電阻性負(fù)載時(shí))或瞬變電流(例如當(dāng)將較大量的電路電容作為例如字線充電時(shí))。在CLK的奇數(shù)半周期期間，當(dāng)節(jié)點(diǎn)V(N+1)1供應(yīng)輸出電壓(N+1)*VCC時(shí)，電荷從電容器25″傳輸?shù)截?fù)載(通過二極管D1)。因?yàn)橛呻娙萜鞴?yīng)的電流為C*ΔV/ΔT，其中ΔV為電容器上的電壓的改變且ΔT為供應(yīng)此電流經(jīng)過的時(shí)間周期，所以對(duì)于給定的時(shí)鐘半周期時(shí)間(ΔT)和輸出電壓允許的改變(ΔV)，電流的量值與C的值成正比。一般應(yīng)當(dāng)選擇電容的值和時(shí)鐘頻率使得ΔV保持小于1伏。如果時(shí)鐘頻率設(shè)置過高，那么電荷泵中的內(nèi)部功率損耗可變得不合需要。這些損耗包含使雜散電容和寄生電容(CV2f)充電和放電和用于對(duì)主要的電容器進(jìn)行充電的MOS開關(guān)中的電阻性損耗。有關(guān)此電荷泵的另一特征為輸出電流的來源主要來自通過nMOS 27″和nMOS 28″的VCC供應(yīng)，因?yàn)檫@些電晶體直接對(duì)輸出電容進(jìn)行充電，且因此供應(yīng)傳遞到負(fù)載的電荷。
因?yàn)闉榫S持VCC的最大電壓所需的電容器的較小面積大于抵消當(dāng)與先前引用的常規(guī)電壓倍加器相比時(shí)所需的額外級(jí)數(shù)，所以當(dāng)需要相對(duì)較低的輸出電壓和較高電流時(shí)，包括級(jí)聯(lián)相加級(jí)而沒有倍增級(jí)的電荷泵可為有利的。然而，典型的快閃EEPROM存儲(chǔ)器芯片可需要在不同功率電平下的多個(gè)電荷泵。因此可能存在許多級(jí)聯(lián)相加級(jí)可理想地與一個(gè)或一個(gè)以上電壓倍增級(jí)相組合的情形。舉例來說，如果電荷泵的所需的輸出電流相對(duì)較小，那么輸出電容器的大小可為這樣倍加級(jí)中所需的內(nèi)部電容器的增加的大小可為可接受的。
使用相加級(jí)和倍加級(jí)兩者的電荷泵的實(shí)例說明于圖6中。電荷泵6包含第一電壓相加級(jí)12(例如展示于圖2中的)、第二電壓相加級(jí)14、第一電壓倍加級(jí)16、第二電壓倍加級(jí)18和輸出級(jí)20。每一級(jí)接收時(shí)鐘信號(hào)CLK和其補(bǔ)碼時(shí)鐘信號(hào)CLKBAR。倍加級(jí)16的詳細(xì)的電路圖展示于圖7中。與前述相加級(jí)類似，其包含四個(gè)nMOS晶體管、兩個(gè)pMOS晶體管和兩個(gè)電容器，盡管其不同地連接。與相加器不同的是，此級(jí)沒有使用VCC作為功率的輸入源，而從互補(bǔ)型輸入信號(hào)V31和V13提取功率，在此實(shí)例中，所述互補(bǔ)型輸入信號(hào)V31和V13從先前使用圖3為實(shí)例所描述的第二相加級(jí)14獲得。輸入信號(hào)V31連接到pMOS 41的源極，所述pMOS 41的漏極連接到nMOS 43的漏極、電容器45的一側(cè)和pMOS 42的柵極，從而形成節(jié)點(diǎn)V30。nMOS 43的柵極連接到CLK，且其源極連接到接地。類似地，輸入信號(hào)V13連接到pMOS 42的源極，所述pMOS 42的漏極連接到nMOS 44的漏極、電容器46的一側(cè)和pMOS 41的柵極，從而形成節(jié)點(diǎn)V03。nMOS 44的柵極連接到CLKBAR，且其源極連接到接地。輸入信號(hào)V31還連接到nMOS48的漏極，所述nMOS 48的柵極連接到HCLKBAR，且以類似的方式，輸入信號(hào)V13連接到nMOS 47的漏極，所述nMOS 47的柵極連接到HCLK。HCLK為CLK的高電壓形式。在此實(shí)例中，其產(chǎn)生于級(jí)20中(圖9)且也可標(biāo)為V12；0。當(dāng)CLK為低時(shí)，HCLK為低；當(dāng)CLK為高時(shí)(VCC電平)，HCLK為高(M*VCC)，其中M*VCC至少與此級(jí)的最大輸入電壓一樣大。HCLKBAR具有與HCLK相同的電壓電平，但以CLKBAR互補(bǔ)于CLK的相同方式互補(bǔ)于HCLK，且在此實(shí)例中可標(biāo)為V0；12。最后，連接nMOS 47的源極和電容器45的另一側(cè)以形成輸出節(jié)點(diǎn)V63，且nMOS 48的源極和電容器46的另一側(cè)連接到一起以形成輸出節(jié)點(diǎn)V36。
現(xiàn)將描述此電路的操作。在CLK信號(hào)的奇數(shù)半周期期間，nMOS 44將接通，從而將節(jié)點(diǎn)V03拉向接地。又，節(jié)點(diǎn)V03的低電壓接通pMOS 41，使得輸入電壓信號(hào)V31耦合通過此晶體管并使節(jié)點(diǎn)V30充電到3*VCC的電壓。假定電容器45先前已相對(duì)于節(jié)點(diǎn)V30而充電到3*VCC，那么輸出節(jié)點(diǎn)V63此時(shí)將大體等于6*VCC。因?yàn)楦唠妷簳r(shí)鐘HCLK在CLK信號(hào)的奇數(shù)半周期期間為低，所以nMOS 47關(guān)斷，從而防止電壓信號(hào)V63放電返回通過nMOS 47到在節(jié)點(diǎn)V13中，所述節(jié)點(diǎn)V13在這些奇數(shù)半周期期間處于VCC下。同時(shí)，互補(bǔ)型高電壓時(shí)鐘HCLKBAR為高，從而接通nMOS 48，使得電壓信號(hào)V31將使電容器46相對(duì)于節(jié)點(diǎn)V03而充電到3*VCC的電壓。由于在節(jié)點(diǎn)V30處的高電壓3*VCC，pMOS 42關(guān)斷，從而防止在節(jié)點(diǎn)V03處的低電壓下拉電壓信號(hào)V13。
在CLK信號(hào)的偶數(shù)半周期期間，CLK為高，從而接通nMOS 43以將節(jié)點(diǎn)V30拉低。HCLK將同樣為高，從而接通nMOS 47，使得電壓信號(hào)V13將耦合到節(jié)點(diǎn)V63，使其大體等于3*VCC。又，在節(jié)點(diǎn)V63處的此電壓將使電容器45相對(duì)于接地節(jié)點(diǎn)V30而充電到3*VCC，如在CLK奇數(shù)半周期的前述論述中所假定的。因?yàn)楣?jié)點(diǎn)V30接地，所以pMOS42將接通，且輸入V13將使節(jié)點(diǎn)V03達(dá)到3*VCC的電壓。同時(shí)，CLKBAR信號(hào)將為低，從而關(guān)斷nMOS 44，以防止節(jié)點(diǎn)V03被拉到接地。又，因?yàn)殡娙萜?6已相對(duì)于節(jié)點(diǎn)V03而充電到3*VCC的電壓，所以節(jié)點(diǎn)V36將大體等于6*VCC。信號(hào)HCLKBAR為低，因此關(guān)斷nMOS 48并防止電壓信號(hào)V36放電通過此晶體管返回到V31。
現(xiàn)轉(zhuǎn)看圖8，具有與第一電壓倍加級(jí)16相同的結(jié)構(gòu)的第二電壓倍加級(jí)18的構(gòu)造和操作是類似的，其中相應(yīng)的元件以相同的數(shù)字后接撇號(hào)“′”為標(biāo)記。然而，第二電壓倍加級(jí)18接收電壓信號(hào)V63和V36并產(chǎn)生電壓信號(hào)V12；6和V6；12，而不是接收電壓信號(hào)V31和V13并產(chǎn)生電壓信號(hào)V63和V36。類似地，內(nèi)部節(jié)點(diǎn)V60和V06對(duì)應(yīng)于圖7的節(jié)點(diǎn)V30和V03。
在CLK信號(hào)的奇數(shù)半周期期間，CLKBAR為高，從而接通nMOS 44′，將節(jié)點(diǎn)V06拉向接地。又，節(jié)點(diǎn)V06處的低電壓接通pMOS 41′，從而將節(jié)點(diǎn)V60處的電壓拉向6*VCC。假定電容器45′已在前一個(gè)半周期中相對(duì)于節(jié)點(diǎn)V60而充電到6*VCC，那么節(jié)點(diǎn)V12；6處的電壓將大體等于12*VCC。因?yàn)镠CLK′此時(shí)同樣為低，所以nMOS 47′關(guān)斷，從而防止節(jié)點(diǎn)V12；6處的電壓放電返回通過此晶體管。信號(hào)HCLKBAR′將為高，從而接通nMOS 48′，使得節(jié)點(diǎn)V6；12將在此時(shí)具有大體等于6*VCC的電壓。另外，電容器46′將相對(duì)于節(jié)點(diǎn)V06而大體充電到6*VCC的電壓。
在CLK的偶數(shù)半周期期間，nMOS 44′和48′將關(guān)斷，且nMOS 43′和47′將接通。因此，節(jié)點(diǎn)V60處的電壓將被拉向接地，因此接通pMOS 42′。因此，節(jié)點(diǎn)V06處的電壓將上升到大體等于6*VCC。由于電容器46′的預(yù)充電，節(jié)點(diǎn)V6；12處的電壓將因此大體等于12*VCC。同時(shí)，節(jié)點(diǎn)V12；6處的電壓將大體等于6*VCC，因此也使電容器45′相對(duì)于節(jié)點(diǎn)V60而充電到大體等于6*VCC。
注意，因此可僅使用2個(gè)電壓倍加級(jí)16和18產(chǎn)生等于12*VCC的電壓電平，借此使電荷泵所需的芯片面積最小化。給定電壓信號(hào)V12；6和V6；12，應(yīng)了解，許多類型的電路可用于“整流”所述兩個(gè)信號(hào)來產(chǎn)生12*VCC伏DC信號(hào)VPP(圖9)?，F(xiàn)轉(zhuǎn)看圖9，其說明用于產(chǎn)生信號(hào)VPP的一輸出級(jí)20的實(shí)施例的電路圖。在CLK信號(hào)的奇數(shù)半周期期間，CLKBAR將為高，因此接通nMOS 84并將節(jié)點(diǎn)88拉向大地。又，此使HCLK信號(hào)為低。因?yàn)閜MOS 82的柵極將比其源極(6*VCC)和漏極(在接地處的節(jié)點(diǎn)88或HCLK)具有更高的電勢(shì)(12*VCC)，所以pMOS 82將關(guān)斷，從而防止電壓信號(hào)V6；12放電到大地。同時(shí)，pMOS 81的柵極將充電到6*VCC，而其源極在12*VCC處，從而接通pMOS81并將節(jié)點(diǎn)87(HCLKBAR)充電到12*VCC。因此，HCLKBAR信號(hào)此時(shí)將大體等于12*VCC。假定晶體管電容器85已相對(duì)于節(jié)點(diǎn)87而充電到6*VCC，那么節(jié)點(diǎn)89將為18*VCC的電壓。又，節(jié)點(diǎn)89處的此高電壓接通nMOS 91，從而允許信號(hào)VPP大體等于12*VCC。節(jié)點(diǎn)89處的高電壓還接通nMOS 94，從而允許晶體管電容器86相對(duì)于接地的節(jié)點(diǎn)88而再充電到6*VCC的電壓。因?yàn)閚MOS 92的柵極和漏極(V6；12)將處在相同的電勢(shì)下，所以此晶體管將被關(guān)斷，從而防止信號(hào)VPP放電返回通過此晶體管。在此情形下，指示為漏極的nMOS 92的端子V6；12實(shí)際上充當(dāng)源極，因?yàn)槠涮幱诒人甘镜脑礃O(VPP＝12*VCC)更低的電勢(shì)(6*VCC)下。節(jié)點(diǎn)90處的6*VCC電壓將通過接通的pMOS 86轉(zhuǎn)移到nMOS 93的柵極。因?yàn)槠鋿艠O電壓(6*VCC)低于其源極(12*VCC)或漏極(處于12*VCC下的節(jié)點(diǎn)89)，所以nMOS 93將關(guān)斷，使得節(jié)點(diǎn)89處的高電壓將不放電返回通過此晶體管。
在CLK信號(hào)的偶數(shù)半周期期間，nMOS 83將接通，從而將節(jié)點(diǎn)87(HCLKBAR)拉向大地。pMOS 82的柵極將為6*VCC，低于其源極(處于12*VCC下的V6；12)，使得此晶體管將接通，從而允許節(jié)點(diǎn)88處的HCLK信號(hào)上升到大體等于12*VCC伏。信號(hào)CLKBAR將為低，從而關(guān)斷nMOS 84并防止HCLK信號(hào)放電到大地。參照前面使用的命名法，HCLK也可被命名為V12；0，且HCLKBAR可被命名為V0；12。同時(shí)，pMOS81的柵極將處于12*VCC下，高于其源極(處于6*VCC下的V12；6)，從而關(guān)斷此晶體管。因?yàn)榫w管電容器86先前已相對(duì)于節(jié)點(diǎn)88而充電到6*VCC，所以節(jié)點(diǎn)90將具有18*VCC的電勢(shì)，從而接通nMOS 92以保持輸出信號(hào)VPP大體在12*VCC伏處。節(jié)點(diǎn)90處的高電壓還將接通nMOS 93，從而允許晶體管電容器85相對(duì)于節(jié)點(diǎn)87而再充電到6*VCC伏，且節(jié)點(diǎn)89將處于6*VCC處。因?yàn)閚MOS 91的柵極和漏極處于相同的電勢(shì)下，所以此晶體管將被關(guān)斷，從而防止信號(hào)VPP放電返回通過此晶體管。在其柵極處于6*VCC的電勢(shì)、和其源極處于12*VCC和其漏極處于18*VCC處的情況下，nMOS 94也將被關(guān)斷，從而防止節(jié)點(diǎn)90放電通過此晶體管返回到V6；12。
應(yīng)了解，可對(duì)圖9的電荷泵10進(jìn)行修改以包含具有與第一和第二電壓倍加級(jí)16和18相同的結(jié)構(gòu)的額外的電壓倍加級(jí)。因此，將存在復(fù)數(shù)個(gè)N電壓倍加級(jí)，以第一電壓倍加級(jí)16開始，接著是第二電壓倍加級(jí)18等等，直到復(fù)數(shù)個(gè)電壓倍加級(jí)中的第N個(gè)電壓倍加級(jí)。再次參看圖2，可見第一電壓相加級(jí)12分別以V21和V12的形式提供第一和第二電壓信號(hào)。第二電壓相加級(jí)14接收這些信號(hào)并分別以V31和V13的形式提供第三和第四電壓信號(hào)。第一電壓倍加級(jí)16接收V31和V13并分別以V63和V36的形式提供第五和第六電壓信號(hào)。第二電壓倍加級(jí)18接收V63和V36并分別以V12；6和V6；12提供第七和第八電壓信號(hào)。如果存在第三電壓倍加級(jí)，那么其將接收V12；6和V6；12并分別提供第九和第十電壓信號(hào)V24；12和V12；24。以此方式，復(fù)數(shù)個(gè)電壓倍加級(jí)中的第N個(gè)電壓倍加級(jí)將接收來自第(N-1)個(gè)電壓倍加級(jí)的電壓信號(hào)，并提供第(2*N+3)個(gè)和第(2*N+4)個(gè)電壓信號(hào)，其中第(2*N+3)個(gè)電壓信號(hào)將在CLK信號(hào)的奇數(shù)半周期期間大體等于2N*3*VCC伏，且將在CLK信號(hào)的偶數(shù)半周期期間大體等于2(N-1)*3*VCC伏。第(2*N+4)個(gè)電壓信號(hào)將互補(bǔ)于第(2*N+3)個(gè)電壓信號(hào)。又，輸出級(jí)20將接收來自復(fù)數(shù)個(gè)電壓倍加級(jí)中的第N個(gè)和最后一個(gè)電壓倍加級(jí)的電壓信號(hào)，并產(chǎn)生具有大體等于2N*3*VCC伏的振幅的VPP信號(hào)。
在圖6的電荷泵中，每一倍加級(jí)所需的HCLK和HCLKBAR信號(hào)從共同的輸出級(jí)得到。因此，對(duì)應(yīng)于圖6的級(jí)16的圖7中標(biāo)為HCLK和HCLKBAR和對(duì)應(yīng)于圖6的級(jí)18的圖8中標(biāo)為HCLK′和HCLKBAR′的信號(hào)展示為分別連接到來自輸出級(jí)20的HCLK和HCLKBAR輸出。圖10展示替代實(shí)施例，其中倍加級(jí)N的輸入信號(hào)HCLK和HCLKBAR從來自級(jí)N+1的額外的輸出信號(hào)得到，且僅最后一個(gè)倍加級(jí)接收來自輸出級(jí)的這些信號(hào)。在此圖中，所有的級(jí)均以與圖6中其對(duì)應(yīng)的級(jí)相同數(shù)字來標(biāo)記，另外添加撇號(hào)“′”。在圖9的前述論述中，注意，HCLK可替代地標(biāo)為V12；0，且HCLKBAR可標(biāo)為V0；12。參看圖7(第一倍加級(jí))，可觀察到，振幅6*VCC的HCLK和HCLKBAR信號(hào)足以將3*VCC的輸入電壓傳遞到輸出節(jié)點(diǎn)，且類似地，0伏的振幅足以阻止6*VCC信號(hào)放電返回到輸入。因此V60可替換V12；0信號(hào)(HCLK)，且HCLK和HCLKBAR信號(hào)來自隨后的級(jí)而不是來自輸出級(jí)是充分的。此實(shí)施例的優(yōu)點(diǎn)為較低的電壓信號(hào)用于柵極上，且在某些裝置技術(shù)中此可減小相關(guān)晶體管的大小或復(fù)雜性，以及潛在地提高可靠性。
可對(duì)第一電壓相加級(jí)12和輸出級(jí)20中的電容器預(yù)充電，使得電荷泵10可開始循環(huán)。舉例來說，圖11a和圖11b分別說明用于在電源接通時(shí)對(duì)第一電壓相加級(jí)12的電容器25和26預(yù)充電的電路。通過分別施加電壓VON通過二極管晶體管95和96到節(jié)點(diǎn)29和30，對(duì)電容器25和26中的每一個(gè)進(jìn)行低于nMOS晶體管31和32的閾值電壓的VON(其可等于VCC)的預(yù)充電，以初始化第一電壓相加級(jí)12。如果在電荷泵操作開始前CLK和CLKBAR兩者最初都保持恒定在VCC下，那么圖2的節(jié)點(diǎn)V10和V01兩者都將被強(qiáng)制接地，使得將全部VON電壓置于這些電容器上。當(dāng)泵開始并達(dá)到穩(wěn)定狀態(tài)時(shí)，二極管連接防止節(jié)點(diǎn)V21和V12放電返回到VON。類似地，圖10c和10d分別說明用于對(duì)圖9的晶體管電容器85和86預(yù)充電的電路。通過分別施加VON通過二極管晶體管97和98到節(jié)點(diǎn)89和90，對(duì)晶體管電容器85和86的每一個(gè)進(jìn)行VON的預(yù)充電。類似的電路可用于對(duì)電荷泵10的剩余級(jí)中的電容器預(yù)充電。然而，實(shí)際上圖11a-11d的四個(gè)預(yù)充電電路已證明能提供令人滿意的結(jié)果。
盡管已參考特定實(shí)施例描述了本發(fā)明，但是所述描述僅為本發(fā)明的應(yīng)用實(shí)例且不應(yīng)被視為對(duì)本發(fā)明的限制。因此，所揭示的實(shí)施例的特征的各種改動(dòng)和組合均在如由所附權(quán)利要求書所涵蓋的本發(fā)明的范疇內(nèi)。
權(quán)利要求
1.一種產(chǎn)生一電壓的方法，其包括提供一電源電壓VCC；提供一具有單一時(shí)鐘周期的時(shí)鐘信號(hào)；使VCC和VCC相加以產(chǎn)生大體等于2*VCC的一第一電壓信號(hào)；將VCC添加到所述第一電壓信號(hào)以產(chǎn)生大體等于3*VCC的一第二電壓信號(hào)；和響應(yīng)一時(shí)鐘周期而使所述第二電壓信號(hào)加倍，以產(chǎn)生大體等于6*VCC的一第三電壓信號(hào)。
2.根據(jù)權(quán)利要求1所述的方法，其進(jìn)一步包括響應(yīng)一時(shí)鐘周期而使所述第三電壓信號(hào)加倍，以產(chǎn)生大體等于12*VCC的第四電壓信號(hào)。
3.一種電荷泵，其包括一接收一輸入電壓VCC的第一電壓相加級(jí)，所述第一電壓相加級(jí)可操作以響應(yīng)具有一第一和一第二相位的一時(shí)鐘信號(hào)來提供一第一和一第二電壓信號(hào)，所述第一電壓信號(hào)在所述時(shí)鐘信號(hào)的所述第一相位期間大體等于2*VCC，且在所述時(shí)鐘信號(hào)的所述第二相位期間大體等于VCC，所述第二電壓信號(hào)互補(bǔ)于所述第一電壓信號(hào)；和一接收所述輸入電壓VCC和所述第一和第二電壓信號(hào)的第二電壓相加級(jí)，所述第二電壓相加級(jí)可操作以響應(yīng)所述時(shí)鐘信號(hào)來提供一第三和一第四電壓信號(hào)，所述第三電壓信號(hào)在所述時(shí)鐘信號(hào)的所述第一相位期間大體等于3*VCC，且在所述時(shí)鐘信號(hào)的所述第二相位期間大體等于VCC，所述第四電壓信號(hào)互補(bǔ)于所述第三電壓信號(hào)。
4.根據(jù)權(quán)利要求3所述的電荷泵，其進(jìn)一步包括一個(gè)或一個(gè)以上電壓相加級(jí)，對(duì)于整數(shù)n＞2而言的第n個(gè)電壓相加級(jí)接收所述輸入電壓VCC和第(2*n-3)個(gè)和第(2*n-2)個(gè)電壓信號(hào)，且可操作以響應(yīng)所述時(shí)鐘信號(hào)來提供一第(2*n-1)個(gè)和一第(2*n)個(gè)電壓信號(hào)，所述第(2*n-1)個(gè)電壓信號(hào)在所述時(shí)鐘信號(hào)的所述第一相位期間大體等于(n+1)*VCC，且在所述時(shí)鐘信號(hào)的所述第二相位期間大體等于VCC，所述第(2*n)個(gè)電壓信號(hào)互補(bǔ)于所述第(2*n-1)個(gè)電壓信號(hào)。
5.根據(jù)權(quán)利要求3所述的電荷泵，其進(jìn)一步包括復(fù)數(shù)個(gè)電壓倍加級(jí)，復(fù)數(shù)個(gè)電壓倍加級(jí)中的一第一電壓倍加級(jí)接收所述第三和第四電壓信號(hào)，并將一第五和第六電壓信號(hào)提供到所述復(fù)數(shù)個(gè)電壓倍加級(jí)中的一第二電壓倍加級(jí)，等等，其中對(duì)于一整數(shù)k大于0而言的一第k個(gè)電壓倍加級(jí)接收第(2*k+1)個(gè)和第(2*k+2)個(gè)電壓信號(hào)，所述第k個(gè)電壓倍加級(jí)可操作以響應(yīng)所述時(shí)鐘信號(hào)來提供第(2*k+3)個(gè)和第(2*k+4)個(gè)電壓信號(hào)，所述(2*k+3)個(gè)電壓信號(hào)在所述時(shí)鐘信號(hào)的所述第一相位期間大體等于3*2k*VCC，且在所述時(shí)鐘信號(hào)的所述第二相位期間大體等于3*2(k-1)*VCC，所述第(2*k+4)個(gè)電壓信號(hào)互補(bǔ)于所述第(2*k+3)個(gè)電壓信號(hào)。
6.根據(jù)權(quán)利要求3所述的電荷泵，其中所述第一電壓相加級(jí)包含一第一電容器，所述電荷泵響應(yīng)所述時(shí)鐘信號(hào)而被配置成在所述時(shí)鐘信號(hào)的所述第二相位期間對(duì)與所述輸入電壓VCC并聯(lián)的所述第一電容器進(jìn)行充電，并在所述時(shí)鐘信號(hào)的所述第一相位期間耦合與所述輸入電壓VCC串聯(lián)的所述已充電的第一電容器，使得所述第一電容器可提供所述第一電壓信號(hào)。
7.根據(jù)權(quán)利要求6所述的電荷泵，其中所述第一電壓相加級(jí)包含一第二電容器，所述電荷泵響應(yīng)所述時(shí)鐘信號(hào)而被配置成在所述時(shí)鐘信號(hào)的所述第一相位期間對(duì)與所述輸入電壓VCC并聯(lián)的所述第二電容器進(jìn)行充電，并在所述時(shí)鐘信號(hào)的所述第二相位期間耦合與所述輸入電壓VCC串聯(lián)的所述充電的第二電容器，使得所述第二電容器可提供所述第二電壓信號(hào)。
8.根據(jù)權(quán)利要求7所述的電荷泵，其中所述第二電壓相加級(jí)包含一第三電容器，所述電荷泵響應(yīng)所述時(shí)鐘信號(hào)而被配置成在所述時(shí)鐘信號(hào)的所述第二相位期間對(duì)與所述輸入電壓VCC并聯(lián)的所述第三電容器進(jìn)行充電，并在所述時(shí)鐘信號(hào)的所述第一相位期間耦合與所述第一電壓信號(hào)串聯(lián)的所述充電的第三電容器，使得所述第三電容器可提供所述第三電壓信號(hào)。
9.根據(jù)權(quán)利要求8所述的電荷泵，其中所述第二電壓相加級(jí)包含一第四電容器，所述電荷泵響應(yīng)所述時(shí)鐘信號(hào)而被配置成在所述時(shí)鐘信號(hào)的所述第一相位期間對(duì)與所述輸入電壓VCC并聯(lián)的所述第四電容器進(jìn)行充電，并在所述時(shí)鐘信號(hào)的所述第二相位期間耦合與所述第二電壓信號(hào)串聯(lián)的所述充電的第四電容器，使得所述第四電容器可提供所述第四電壓信號(hào)。
10.一種從一輸入電壓VCC產(chǎn)生一電壓信號(hào)的方法，其包括提供一時(shí)鐘信號(hào)；響應(yīng)所述時(shí)鐘信號(hào)而添加所述輸入電壓VCC，以產(chǎn)生在所述時(shí)鐘信號(hào)的一第一相位期間大體等于2*VCC且在所述時(shí)鐘信號(hào)的一第二相位期間大體等于VCC的一第一電壓信號(hào)；響應(yīng)所述時(shí)鐘信號(hào)而將所述輸入電壓VCC添加到所述第一電壓信號(hào)，以產(chǎn)生在所述時(shí)鐘信號(hào)的所述第一相位期間大體等于3*VCC且在所述時(shí)鐘信號(hào)的所述第二相位期間大體等于VCC的一第二電壓信號(hào)。
11.根據(jù)權(quán)利要求10所述的方法，其進(jìn)一步包括響應(yīng)所述時(shí)鐘信號(hào)而使所述第二電壓信號(hào)加倍，以產(chǎn)生在所述時(shí)鐘信號(hào)的所述第一相位期間大體等于6*VCC且在所述時(shí)鐘信號(hào)的所述第二相位期間大體等于3*VCC的一第三電壓信號(hào)。
12.根據(jù)權(quán)利要求11所述的方法，其進(jìn)一步包括響應(yīng)所述時(shí)鐘信號(hào)而使所述第三電壓信號(hào)加倍，以產(chǎn)生在所述時(shí)鐘信號(hào)的所述第一相位期間大體等于12*VCC且在所述時(shí)鐘信號(hào)的所述第二相位期間大體等于6*VCC的一第四電壓信號(hào)。
13.根據(jù)權(quán)利要求12所述的方法，其進(jìn)一步包括響應(yīng)所述時(shí)鐘信號(hào)而添加所述輸入電壓VCC，以產(chǎn)生在所述時(shí)鐘信號(hào)的所述第二相位期間大體等于2*VCC且在所述時(shí)鐘信號(hào)的所述第一相位期間大體等于VCC的一第五電壓信號(hào)；和響應(yīng)所述時(shí)鐘信號(hào)而將所述輸入電壓VCC添加到所述第五電壓信號(hào)，以產(chǎn)生在所述時(shí)鐘信號(hào)的所述第二相位期間大體等于3*VCC且在所述時(shí)鐘信號(hào)的所述第一相位期間大體等于VCC的一第六電壓信號(hào)。
14.根據(jù)權(quán)利要求13所述的方法，其進(jìn)一步包括響應(yīng)所述時(shí)鐘信號(hào)而使所述第六電壓信號(hào)加倍，以產(chǎn)生在所述時(shí)鐘信號(hào)的所述第二相位期間大體等于6*VCC且在所述時(shí)鐘信號(hào)的所述第一相位期間大體等于3*VCC的一第七電壓信號(hào)。
15.根據(jù)權(quán)利要求14所述的方法，其進(jìn)一步包括響應(yīng)所述時(shí)鐘信號(hào)而使所述第七電壓信號(hào)加倍，以產(chǎn)生在所述時(shí)鐘信號(hào)的所述第二相位期間大體等于12*VCC且在所述時(shí)鐘信號(hào)的所述第一相位期間大體等于6*VCC的一第八電壓信號(hào)。
16.一種電荷泵，其包括一第一電容器；一第一構(gòu)件，其用于將所述第一電容器連續(xù)地充電到一輸入電壓VCC，并使所述充電的電容器與所述輸入電壓VCC串聯(lián)，所述第一電容器因此提供大體在VCC與2*VCC之間交變的一第一電壓信號(hào)；一第二電容器；和一第二構(gòu)件，其用于使用所述第一電壓信號(hào)在其等于2*VCC時(shí)將所述第二電容器連續(xù)地充電到2*VCC，并使所述充電的第二電容器與所述輸入電壓VCC串聯(lián)，所述第二電容器因此提供大體在3*VCC與VCC之間交變的一第二電壓信號(hào)。
17.根據(jù)權(quán)利要求16所述的電荷泵，其中所述第一構(gòu)件響應(yīng)一時(shí)鐘信號(hào)，使得所述第一電壓信號(hào)在所述時(shí)鐘信號(hào)的一第一相位期間大體等于2*VCC，且在所述時(shí)鐘信號(hào)的一第二相位期間大體等于VCC。
18.根據(jù)權(quán)利要求17所述的電荷泵，其中所述第二構(gòu)件響應(yīng)所述時(shí)鐘信號(hào)，使得所述第二電壓信號(hào)在所述時(shí)鐘信號(hào)的所述第一相位期間大體等于3*VCC，且在所述時(shí)鐘信號(hào)的所述第二相位期間大體等于VCC。
20.一種電荷泵，其具有一第一電荷泵級(jí)和復(fù)數(shù)個(gè)隨后的電荷泵級(jí)，一個(gè)別的隨后的電荷泵級(jí)包括具有一電介質(zhì)層的至少一個(gè)電容器，所述電容器經(jīng)配置以使得所述電介質(zhì)層上的電壓不超過所述電荷泵的輸入電壓。
21.根據(jù)權(quán)利要求20所述的電荷泵，其中所述電介質(zhì)層具有一低于所述個(gè)別電荷泵級(jí)的所述電壓輸出的擊穿電壓。
22.一種電荷泵，其包括復(fù)數(shù)個(gè)電荷泵級(jí)，至少兩個(gè)級(jí)為單獨(dú)地產(chǎn)生一輸出電壓的添加級(jí)，而所述輸出電壓為一輸入電壓和一電源電壓的總和；和至少一個(gè)級(jí)，其為一產(chǎn)生兩倍于一輸入電壓的一輸出電壓的倍加級(jí)。
全文摘要
一種第一電荷泵包含一電壓相加級(jí)的集合。第一電壓相加級(jí)接收一輸入電壓VCC并響應(yīng)一時(shí)鐘信號(hào)來提供在2*VCC與VCC之間交變的一第一電壓信號(hào)。第N個(gè)電壓相加級(jí)接收一輸入電壓VCC和來自所述前級(jí)的一第一電壓信號(hào)，并提供在N*VCC與VCC之間交變的一第二電壓信號(hào)。包含在每一相加級(jí)內(nèi)的電容器需要承受VCC的一最大電壓。在一替代實(shí)施例中，所述第一電荷泵可與一個(gè)或一個(gè)以上電壓倍加級(jí)相組合以產(chǎn)生甚至更高的輸出電壓。
文檔編號(hào)H02M3/07GK1856834SQ200480027889
公開日2006年11月1日 申請(qǐng)日期2004年7月27日 優(yōu)先權(quán)日2003年8月7日
發(fā)明者若爾-安德里安·瑟尼 申請(qǐng)人:桑迪士克股份有限公司