專利名稱：一種用于射頻電子標(biāo)簽的浮柵結(jié)構(gòu)閾值可調(diào)的整流電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬集成電路設(shè)計技術(shù)領(lǐng)域。具體涉及一種用于射頻電子標(biāo)簽的浮柵結(jié)構(gòu)閾值可調(diào)的整流電路。
背景技術(shù)：
隨著微電子技術(shù)的飛速發(fā)展，CMOS工藝已能制造應(yīng)用于微波波段的芯片，射頻電路能集成到大規(guī)模數(shù)字電路的芯片上。以CMOS工藝制造的低成本無線系統(tǒng)將會開拓出更為寬廣的應(yīng)用領(lǐng)域。射頻標(biāo)簽就是一個前景非常好的應(yīng)用領(lǐng)域。
當(dāng)1973年條形碼被推出時，其發(fā)明者曾經(jīng)預(yù)言25年以后，將有一種新的技術(shù)來替代條形碼?，F(xiàn)在，射頻標(biāo)簽已經(jīng)走到人們面前。它不僅僅是條形碼的簡單替換品，更能綜合無線通訊、微電子、互聯(lián)網(wǎng)等最新信息技術(shù)，對所有社會產(chǎn)品進(jìn)行從生產(chǎn)、銷售、使用甚至回收處理進(jìn)行全過程監(jiān)控管理，極大地提高整個社會的運(yùn)轉(zhuǎn)效率。
射頻標(biāo)簽的工作頻段包括，1低頻標(biāo)簽工作頻率在30kHz-300kHz，典型的工作頻率有125kHz，133kHz。2高頻標(biāo)簽工作頻率在3MHz-30MHz，典型的工作頻率為13.56MHz。3超高頻標(biāo)簽工作頻率大于400MHz，典型工作頻率為915MHz、2.45GHz、5.8GHz。
一個完整的射頻標(biāo)簽芯片通常包括天線(1)，片外匹配網(wǎng)絡(luò)(2)，整流電路(3)、電源產(chǎn)生模塊(4)、接收發(fā)送電路(5)，數(shù)字基帶及存儲單元(6)，如圖1所示。在目前常用的無源射頻電子標(biāo)簽中，整個芯片沒有外部電源供給，整流電路對從天線端輸入的射頻信號進(jìn)行整流，得到直流電壓對芯片的其他模塊(檢波及時鐘電路、數(shù)字基帶及存儲單元)進(jìn)行供電。在傳統(tǒng)的CMOS工藝中，整流器件一般采用MOS(金屬氧化物半導(dǎo)體)器件等效的二極管。但一般MOS器件閾值較高，NMOS約0.7v，PMOS約0.9v，在低功耗的射頻電子標(biāo)簽系統(tǒng)中如果采用這種整流器件將會使得整流效率降低，從而使得標(biāo)簽最遠(yuǎn)工作距離縮短。

發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種用于射頻電子標(biāo)簽的浮柵結(jié)構(gòu)閾值可調(diào)的整流電路，以提高標(biāo)簽芯片中的整流電路效率。
本發(fā)明提出的整流電路結(jié)構(gòu)如圖2所示，包括兩個NMOS整流管MN1和MN2，兩個PMOS整流管MP1和MP2，四個浮柵電容Ctun1、Ctun2、Ctun3和Ctun4，四個隔直電容Cp1、Cp2、Cp3和Cp4，射頻信號輸入端VP+及VP-，整流管閾值調(diào)節(jié)輸入端為Vnmos和Vpmos，整流結(jié)構(gòu)的低直流點(diǎn)平輸入端為VL，高直流電平輸出端為VH。NMOS整流管MN1源端接VP-，漏端接VL，柵極通過Ctun1和Vnmos相聯(lián)，同時還通過Cp1和VP+相聯(lián)；MN2源端接VP+，漏端接VL，柵極通過Ctun2和Vnmos相聯(lián)，同時還通過Cp2和VP-相聯(lián)；PMOS整流管MP1源端接VP-，漏端接VH，柵極通過Ctun4和Vpmos相聯(lián)，同時還通過Cp4和VP+相聯(lián)；MP2源端接VP+，漏端接VH，柵極通過Ctun3和Vpmos相聯(lián)，同時還通過Cp3和VP-相聯(lián)。
本發(fā)明是通過如下措施來實現(xiàn)閾值可調(diào)的在本發(fā)明中，射頻信號由VP+及VP-輸入，通過在整流管偏置調(diào)節(jié)端Vnmos上加正高壓及在Vpmos上加負(fù)高壓可使得浮柵電容Ctun上產(chǎn)生隧穿效應(yīng)，從而使得NMOS整流管柵上積累正電荷，在PMOS整流管柵上積累負(fù)電荷，使得NMOS整流管及PMOS整流管等效閾值下降，當(dāng)射頻信號輸入正弦射頻信號時，通過隔直電容Cp使得NMOS整流管及PMOS整流管交替導(dǎo)通，從而在VL及VH之間產(chǎn)生可供后級電路工作的電動勢。
調(diào)整后等效的閾值電壓表達(dá)式為VT,eff=VT(1+Cpar+CtunCp)-QFGCP]]>其中，Cpar為寄生電容11，為圖3中所表示，QFG為隧穿到浮柵上的電壓，VT為整流管的閾值，可見，通過隧穿效應(yīng)，可有效調(diào)節(jié)整流管的等效閾值，從而提高整流電路效率。


圖1為射頻標(biāo)簽結(jié)構(gòu)示意圖。
圖2為浮柵結(jié)構(gòu)閾值可調(diào)整流電路結(jié)構(gòu)。
圖3為帶寄生浮柵管結(jié)構(gòu)。
圖4為多級串聯(lián)整流電路結(jié)構(gòu)。
圖中標(biāo)號1為天線，2為片外匹配網(wǎng)絡(luò)，3為整流電路，4為電源產(chǎn)生模塊，5為接收/發(fā)送模塊，6為數(shù)字基帶發(fā)生模塊，7為NMOS整流管MN1和MN2，8為PMOS整流管MP1和MP2，9為浮柵電容Ctun1、Ctun2、Ctun3和Ctun4，10為隔直電容Cp1、Cp2、Cp3和Cp4，11為寄生電容Cpar，12為射頻信號輸入端VRF，13、14、15分別3個整流級。
具體實施例方式
下面通過實施例進(jìn)一步描述本發(fā)明。
通過級聯(lián)本發(fā)明描述的整流電路結(jié)構(gòu)，可以提升整流輸出的直流電平，如圖4所示的實施例。級聯(lián)的方法是將第一級整流電路的直流輸入端VL接地，輸入端VH接第二級整流電路的輸入端VL，依此類推，串聯(lián)使用可以提升整流電路的輸出直流電平。每一級的整流電路的射頻輸入信號端VP+和VP-分別接在一起連接射頻輸入信號的正負(fù)端，Vpmos和Vnmos浮柵調(diào)節(jié)端也分別連接在一起接外部控制輸入。
圖4所示為一個三級的倍壓整流電路結(jié)構(gòu)，其中VRF12為射頻輸入信號，三個整流級13、14、15依次連接，其中每單個整流電路都與圖2中的單元電路結(jié)構(gòu)相同。工作之前在Vnmos端加入高壓，在Vpmos端加入高的低電平對整流電路中的整流管閾值進(jìn)行調(diào)整，閾值調(diào)整結(jié)束后，將兩者接地。當(dāng)射頻輸入信號輸入某一特定頻率的射頻信號時，便會在VDC端輸出可供后級工作的電源電壓。
權(quán)利要求
1.一種用于射頻電子標(biāo)簽的浮柵結(jié)構(gòu)閾值可調(diào)的整流電路，其特征在于包括兩個NMOS整流管MN1和MN2，兩個PMOS整流管MP1和MP2，四個浮柵電容Ctun1、Ctun2、Ctun3和Ctun4，四個隔直電容Cp1、Cp2、Cp3和Cp4，射頻信號輸入端VP+及VP-，整流管閾值調(diào)節(jié)輸入端為Vnmos和Vpmos，整流結(jié)構(gòu)的低直流點(diǎn)平輸入端為VL，高直流電平輸出端為VH。NMOS整流管MN1源端接VP-，漏端接VL，柵極通過Ctun1和Vnmos相聯(lián)，同時還通過Cp1和VP+相聯(lián)；MN2源端接VP+，漏端接VL，柵極通過Ctun2和Vnmos相聯(lián)，同時還通過Cp2和VP-相聯(lián)；PMOS整流管MP1源端接VP-，漏端接VH，柵極通過Ctun4和Vpmos相聯(lián)，同時還通過Cp4和VP+相聯(lián)；MP2源端接VP+，漏端接VH，柵極通過Ctun3和Vpmos相聯(lián)，同時還通過Cp3和VP-相聯(lián)。
全文摘要
本發(fā)明屬集成電路設(shè)計技術(shù)領(lǐng)域，具體為一種用于射頻電子標(biāo)簽的浮柵結(jié)構(gòu)閾值可調(diào)的整流電路。它由電容、標(biāo)準(zhǔn)CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)晶體管組成。通過對浮柵電壓進(jìn)行提升或降低從而達(dá)到電路中晶體管的閾值調(diào)整，提高射頻整流電路的整流效率。利用本發(fā)明可以動態(tài)調(diào)整射頻整流電路的整流效率，從而優(yōu)化射頻電子標(biāo)簽的通訊距離。
文檔編號H02M7/12GK1710795SQ20051002759
公開日2005年12月21日 申請日期2005年7月7日 優(yōu)先權(quán)日2005年7月7日
發(fā)明者李強(qiáng), 朱正 申請人:上海坤銳電子科技有限公司