專利名稱：一種新型輸入欠壓/過壓保護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種輸入欠壓/過壓保護(hù)電路，特別涉及一種應(yīng)用于輔助電源上的新型輸入欠壓/過壓保護(hù)電路。由于以前的欠壓/過壓保護(hù)主要是為防止輸入低壓輸出滿載情況下，輸入電流過大對(duì)輸入器件、PCB走線等造成損壞，或由于輸入電壓過高而引起對(duì)電源的損壞，主要是為保護(hù)主功率電路而設(shè)，一般對(duì)于輔助電源本身不要求有欠壓/過壓保護(hù)功能。但目前對(duì)電源產(chǎn)品所應(yīng)用的環(huán)境和兼容性要求越來越高，輸入電壓的范圍也越來越寬，加上輸入各種干擾(如快速跌落、瞬變、閃爍等)的存在，對(duì)輔助電源的要求也相應(yīng)提高，所以目前的輔助電源一般都開始要求加入自身的過欠壓保護(hù)電路。目前常用的保護(hù)電路是利用晶體管組成的檢測(cè)保護(hù)電路，其電路框架圖如

圖1所示。
這種電路的特點(diǎn)是電路非常簡(jiǎn)單，成本低。但由于在輔助電源工作前還沒有額外的電源，目前業(yè)界還沒有發(fā)現(xiàn)有合適的回差控制電路能應(yīng)用在此保護(hù)電路中，這使此電路的應(yīng)用受到極大的限制。因?yàn)榇吮Ｗo(hù)電路在正常輸入欠壓點(diǎn)附近出現(xiàn)欠壓保護(hù)時(shí)，由于輸入回路存在線壓，或在輸入帶電池時(shí)的欠壓保護(hù)，由于電池電壓存在反彈現(xiàn)象，必然會(huì)引起反復(fù)開關(guān)機(jī)現(xiàn)象，而當(dāng)輸入電壓較高出現(xiàn)過壓保護(hù)時(shí)，輸入存在不穩(wěn)定現(xiàn)象，如出現(xiàn)快速跌落、暫降、閃爍、低頻干擾或畸變等情況時(shí)，或在輸入電壓較高，輸入電壓出現(xiàn)一些過壓尖峰等情況，同樣會(huì)出現(xiàn)反復(fù)開關(guān)機(jī)現(xiàn)象。所有這些都同樣可能會(huì)造成后級(jí)其它邏輯控制混亂或器件損壞現(xiàn)象，基至造成重大損失。另外在輸入出現(xiàn)快速跌落、暫降、閃爍等不穩(wěn)定現(xiàn)象時(shí)也同樣存在上述問題。更有甚者，由于本電路抗干擾能力極差，在輸入電源存在較大干擾時(shí)，電路都會(huì)出現(xiàn)誤保護(hù)現(xiàn)象。
圖2是利用晶體管組成的檢測(cè)保護(hù)電路的電路結(jié)構(gòu)原理圖，其工作時(shí)序圖如圖3所示，原理是當(dāng)輸入電壓跌落時(shí)，如在t1時(shí)間輸入電壓開始下降，取樣電路的輸入取樣電壓同時(shí)開始下跌，在t2時(shí)刻輸入電壓跌至輸入欠壓保護(hù)點(diǎn)，對(duì)應(yīng)輸入取樣電壓跌到輸入欠壓關(guān)機(jī)點(diǎn)，PWM芯片輸出被關(guān)斷，輸出電壓開始下降；在t2～時(shí)間段內(nèi)，輸入電壓下跌一段時(shí)間后又開始回升，在t3時(shí)刻由于輸入電壓上升超過輸入欠壓保護(hù)點(diǎn)，取樣電壓對(duì)應(yīng)開始上升至輸入欠壓開機(jī)點(diǎn)(因無回差，欠壓關(guān)機(jī)點(diǎn)和欠壓開機(jī)點(diǎn)幾乎一樣)，PWM芯片重新有輸出，輸出電壓開始上升，如果輸出電壓下降在輸出電壓不安全范圍內(nèi)時(shí)，輸出開始上升，這種情況對(duì)給DSP或CPU供電的輸出電源就可能會(huì)引起程序混亂或閂鎖現(xiàn)象，甚至損壞DSP或CPU芯片；同時(shí)各路輸出電壓下降范圍和上升的起點(diǎn)和速度不受控制，各路輸出電壓可能會(huì)出現(xiàn)時(shí)序不對(duì)現(xiàn)象，特別是出現(xiàn)較頻繁的輸入電壓欠壓保護(hù)時(shí)，各路輸出時(shí)序可能更加混亂，造成后級(jí)電路的意外錯(cuò)誤甚至損壞。本發(fā)明的目的在于提供一種可靠、穩(wěn)定、易于控制的新型輸入欠壓/過壓保護(hù)電路，可以克服現(xiàn)有技術(shù)的缺陷。
本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是一種新型輸入欠壓/過壓保護(hù)電路，包括電壓取樣電路和邏輯控制電路，還包括回差控制電路，用于對(duì)所述取樣輸出進(jìn)行欠壓回差處理后輸出到所述邏輯控制電路。
作為本發(fā)明的一個(gè)改進(jìn)，還包括取樣輸出保持電路，用于對(duì)所述電壓取樣電路的取樣輸出、或?qū)壿嬁刂齐娐返妮敵?，或?qū)壿嬁刂齐娐分械男盘?hào)進(jìn)行保持遲滯處理后輸出。
所述邏輯控制電路包括第二電阻、第三電阻、第四電阻、第一開關(guān)管和第二開關(guān)管；所述第二電阻的一端與第三電阻的一端相連后與直流輸入源相連；所述第四電阻的一端與第一開關(guān)管的基極相連后作為邏輯控制電路的輸入端，與所述電壓取樣電路的輸出端相耦合，第四電阻的另一端接地；所述第一開關(guān)管的集電極分別與第二電阻的另一端、第二開關(guān)管的基極相連，其發(fā)射極接地；第二開關(guān)管的集電極與第三電阻的另一端相連，其發(fā)射極接地；當(dāng)?shù)诙_關(guān)管的集電極作為邏輯控制電路的輸出端時(shí)，電路為輸入欠壓保護(hù)電路，當(dāng)?shù)谝婚_關(guān)管的集電極作為邏輯控制電路的輸出端時(shí)，電路為輸入過壓保護(hù)電路。
所述回差控制電路包括第二穩(wěn)壓二極管和第三開關(guān)管；第二穩(wěn)壓二極管的陰極與第三開關(guān)管的集電極相連后與所述電壓取樣電路的輸出端相連，其陽極與第三開關(guān)管的發(fā)射極相連后與邏輯控制電路的輸入端相連；第三開關(guān)管的基極與邏輯控制電路中的第二開關(guān)管的集電極相連。
作為本發(fā)明的一個(gè)改進(jìn)，所述第三開關(guān)管為MOSFET、IGBT等電壓控制型開關(guān)管。
所述回差控制電路包括晶閘管，以及串聯(lián)連接的第三二極管和第四二極管；第三二極管的陽極與晶閘管的陰極相連后作為回差控制電路的輸入端；第四二極管的陰極與晶閘管的陽極相連后作為回差控制電路的輸出端；晶閘管的門極與邏輯控制電路中的第二開關(guān)管的集電極相連。
所述取樣輸出保持電路包括電容，其一端與所述電壓取樣電路的輸出端相連，另一端接地。
本發(fā)明還提供了一種新型輸入欠壓/過壓保護(hù)電路，包括電壓取樣電路和邏輯控制電路，還包括取樣輸出保持電路，用于對(duì)所述電壓取樣電路的取樣輸出、或?qū)壿嬁刂齐娐返妮敵?，或多邏輯控制電路中的信?hào)進(jìn)行保持遲滯處理后輸出。
所述取樣輸出保持電路包括555定時(shí)器、第八電阻、第五二極管和電容；555定時(shí)器的電壓控制端分別與第八電阻的一端、第五二極管的陽極、以及電容的一端相連，其輸出端分別與第八電阻的另一端、第五二極管的陰極相連，作為本新型輸入欠壓/過壓保護(hù)電路的輸出端；電容的另一端接地；當(dāng)555定時(shí)器的復(fù)位端與邏輯控制電路中第二開關(guān)管的集電極相連時(shí)，電路為輸入欠壓保護(hù)電路，當(dāng)555定時(shí)器的復(fù)位端與邏輯控制電路中第一開關(guān)管的集電極相連時(shí)，電路為輸入過壓保護(hù)電路。
本發(fā)明還提供了一種新型輸入欠壓/過壓保護(hù)電路，包括電壓取樣電路、第二電阻、第四電阻、第一開關(guān)管和第二開關(guān)管；電壓取樣電路的輸入端與直流輸入源相連；第四電阻的一端與第一開關(guān)管的基極相連后與電壓取樣電路的輸出端相連，其另一端接地；第一開關(guān)管的集電極與第二電阻的一端相連，其發(fā)射極接地；第二電阻的另一端與直流輸入源相連；第二開關(guān)管的發(fā)射極接地；特點(diǎn)是還包括第六電阻和電容組成的取樣輸出保持電路；第六電阻的一端與第一開關(guān)管的集電極相連，其另一端與第二開關(guān)管的基極和電容的一端相連，電容的另一端接地；當(dāng)?shù)诙_關(guān)管的集電極作為保護(hù)電路的輸出端時(shí)，電路為輸入欠壓保護(hù)電路，當(dāng)?shù)诹娮韬碗娙莸倪B接點(diǎn)作為保護(hù)電路的輸出端時(shí)，電路為輸入過壓保護(hù)電路。
本發(fā)明通過在現(xiàn)有技術(shù)的基礎(chǔ)上增加回差控制電路和取樣輸出保持電路，保證了輸入在快速跌落、瞬變、閃爍或存在較大低頻干擾、畸變時(shí)，輔助電源的各路輸出均能下降到安全的低電壓后再重新啟動(dòng)，防止了因輔助電源各路輸出混亂出現(xiàn)的邏輯錯(cuò)誤，引起電源損壞等現(xiàn)象。具體來說，增加回差控制電路后可以防止保護(hù)電路在正常輸入欠壓點(diǎn)附近出現(xiàn)欠壓保護(hù)時(shí)，由于輸入回路存在線壓，或在輸入帶電池時(shí)的欠壓保護(hù)，由于電池電壓存在反彈現(xiàn)象，或輸入電壓在欠壓點(diǎn)附近波動(dòng)等引起反復(fù)開關(guān)機(jī)現(xiàn)象，同樣可以防止當(dāng)輸入電壓較高出現(xiàn)過壓保護(hù)時(shí)，輸入存在不穩(wěn)定現(xiàn)象如出現(xiàn)快速跌落、暫降、閃爍、低頻干擾或畸變等情況時(shí)，或在輸入電壓較高時(shí)輸入電壓出現(xiàn)一些過壓尖峰等情況時(shí)，出現(xiàn)反復(fù)開關(guān)機(jī)現(xiàn)象。增加取樣輸出保持電路后可以防止輸入出現(xiàn)快速跌落、暫降、閃爍、干擾等不穩(wěn)定現(xiàn)象時(shí)出現(xiàn)反復(fù)開關(guān)機(jī)現(xiàn)象對(duì)于短時(shí)間的跌落等現(xiàn)象通過取樣延時(shí)和衰減，使輔助電源不進(jìn)行關(guān)機(jī)動(dòng)作，對(duì)于長(zhǎng)時(shí)間(如幾十毫秒以上的跌落)的跌落或干擾等現(xiàn)象，通過取樣延時(shí)環(huán)節(jié)來實(shí)現(xiàn)開機(jī)延時(shí)，即關(guān)機(jī)后再開機(jī)要通過一定的延時(shí)，輔助電源控制芯片才會(huì)有正常輸出，這樣就防止了輔助電源輸出未下降到安全區(qū)域就恢復(fù)引起程序混亂或邏輯出錯(cuò)等不良現(xiàn)象。圖1是現(xiàn)有技術(shù)中利用晶體管組成的檢測(cè)保護(hù)電路的電路框架圖。
圖2是現(xiàn)有技術(shù)中利用晶體管組成的檢測(cè)保護(hù)電路的電路結(jié)構(gòu)原理圖。
圖3是現(xiàn)有技術(shù)中利用晶體管組成的檢測(cè)保護(hù)電路的工作時(shí)序圖。
圖4是本發(fā)明一種新型輸入欠壓/過壓保護(hù)電路的電路結(jié)構(gòu)框架圖。
圖5是本發(fā)明另一種新型輸入欠壓/過壓保護(hù)電路的電路結(jié)構(gòu)框架圖。
圖6是本發(fā)明第三種新型輸入欠壓/過壓保護(hù)電路的電路結(jié)構(gòu)框架圖。
圖7是本發(fā)明一種實(shí)施例的電路結(jié)構(gòu)原理圖。
圖8是本發(fā)明一種新型輸入欠壓/過壓保護(hù)電路的一種工作時(shí)序圖。
圖9是本發(fā)明一種新型輸入欠壓/過壓保護(hù)電路的另一種工作時(shí)序圖。
圖10是本發(fā)明第二種實(shí)施例的電路結(jié)構(gòu)原理圖。
圖11是本發(fā)明第三種實(shí)施例的電路結(jié)構(gòu)原理圖。
圖12是本發(fā)明第四種實(shí)施例的電路結(jié)構(gòu)原理圖。
圖13是本發(fā)明第五種實(shí)施例的電路結(jié)構(gòu)原理圖。
圖14是本發(fā)明第六種實(shí)施例的電路結(jié)構(gòu)原理圖。
圖15是本發(fā)明第七種實(shí)施例的電路結(jié)構(gòu)原理圖。下面根據(jù)附圖和具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步闡述。
實(shí)施例一如圖4所示，本發(fā)明一種新型輸入欠壓/過壓保護(hù)電路，包括電壓取樣電路1、邏輯控制電路2、回差控制電路3和取樣輸出保持電路4。
如圖7所示，電壓取樣電路1是由第一電阻R1和第一穩(wěn)壓二極管D1組成的串聯(lián)支路。第一電阻R1的一端與直流輸入源DC相連，另一端與第一穩(wěn)壓二極管D1的陰極相連。第一穩(wěn)壓二極管D1的另一端作為電壓取樣電路1的輸出端。邏輯控制電路2包括第二電阻R2、第三電阻R3、第四電阻R4、第一開關(guān)管Q1和第二開關(guān)管Q2。第二電阻R2的一端與第三電阻R3的一端相連后與直流輸入源DC相連。第四電阻R4的一端與第一開關(guān)管Q1的基極相連后作為邏輯控制電路2的輸入端，與回差控制電路3的輸出端相連，第四電阻R4的另一端接地。第一開關(guān)管Q1的集電極分別與第二電阻R2的另一端、第二開關(guān)管Q2的基極相連，其發(fā)射極接地。第二開關(guān)管Q2的集電極與第三電阻R3的另一端相連，其發(fā)射極接地?；夭羁刂齐娐?包括第二穩(wěn)壓二極管D2和第三開關(guān)管Q3。第二穩(wěn)壓二極管D2的陰極與第三開關(guān)管Q3的集電極相連后與所述電壓取樣電路1的輸出端相連，其陽極與第三開關(guān)管Q3的發(fā)射極相連后與邏輯控制電路2的輸入端相連。第三開關(guān)管Q3的基極與邏輯控制電路2中的第二開關(guān)管Q2的集電極相連。取樣輸出保持電路4包括電容C1，其一端與電壓取樣電路1的輸出端相連，另一端接地。其中，作為本發(fā)明的較佳實(shí)施例，第三開關(guān)管Q3采用MOSFET、IGBT等電壓控制型開關(guān)管，一般來說，也可以使用三極管，當(dāng)Q3用三極管等電流控制型開關(guān)管時(shí)，注意其基極開通電流應(yīng)小于Q1的基極開通電流，以防止在Q3開通、D1斷開、Q1也應(yīng)不導(dǎo)通時(shí)，因?yàn)镼3的基極開通電流導(dǎo)致Q1誤導(dǎo)通。
上述電路中，當(dāng)?shù)诙_關(guān)管Q2的集電極作為邏輯控制電路2的輸出端時(shí)，電路為輸入欠壓保護(hù)電路，當(dāng)?shù)谝婚_關(guān)管Q1的集電極作為邏輯控制電路2的輸出端時(shí)，電路為輸入過壓保護(hù)電路。作為本發(fā)明的一個(gè)改進(jìn)，當(dāng)作為過壓保護(hù)時(shí)，為防止第二開關(guān)管Q2的開通電壓將邏輯控制電路2的輸出端拉低，應(yīng)在邏輯控制電路2的輸出端與Q2基極間串一電阻。
電路的主要工作原理是通過對(duì)取樣電壓的有效控制來解決現(xiàn)有技術(shù)中存在的種種不足之處。首先在電壓取樣電路1中疊加入一固定的回差補(bǔ)償環(huán)節(jié)(第二穩(wěn)壓二極管D2)和回差控制環(huán)節(jié)(第三開關(guān)管Q3)一旦輸入超過正常的欠壓保護(hù)開機(jī)點(diǎn)，輔助電源開始啟機(jī)進(jìn)行正常工作開機(jī)狀態(tài)，此時(shí)自動(dòng)將回差控制電路3部分進(jìn)行旁路或不工作，輔助電源正常工作一段時(shí)間后如輸入電壓下降，當(dāng)輸入電壓降至原來的欠壓保護(hù)開機(jī)點(diǎn)時(shí)，由原來補(bǔ)償?shù)幕夭羁刂齐娐?被旁路，輔助電源不進(jìn)行欠壓關(guān)機(jī)，而是要等輸入電壓繼續(xù)下降到欠壓保護(hù)開機(jī)點(diǎn)減去回差補(bǔ)償電路所能補(bǔ)償?shù)膲航岛?，才?huì)進(jìn)行欠壓保護(hù)關(guān)機(jī)動(dòng)作，這樣就自動(dòng)形成了一個(gè)欠壓回差。對(duì)于過壓保護(hù)，當(dāng)輸入電壓較低時(shí)，Q1集電極為高，輔助電源正常工作，當(dāng)輸入電壓增高至過壓點(diǎn)(約為VD1+VD2+VQ1BE之和)以上時(shí)，Q1導(dǎo)通，其集電極電壓為低，輔助電源關(guān)機(jī)，開關(guān)管Q2不導(dǎo)通，其集電極為高電平，Q3管導(dǎo)通，將D2穩(wěn)壓管旁路，輸入電壓要下降至過壓開機(jī)點(diǎn)(約為VD1+VQ1BE之和)以下時(shí)，Q1管斷開，其集電極為高，輔助電源開機(jī)，Q2管導(dǎo)通，Q3管關(guān)斷，輸入電壓要升高至過壓點(diǎn)(約為VD1+VD2+VQ1BE之和)以上才會(huì)重新過壓關(guān)機(jī)，這樣就形式了一個(gè)過壓回差。
同時(shí)對(duì)取樣電壓進(jìn)行保持遲滯處理，即輸入取樣電壓被取樣后先要進(jìn)行一定的延時(shí)滯后和過濾，這段延時(shí)滯后時(shí)間稱之為保持時(shí)間，保持時(shí)間有關(guān)機(jī)保持時(shí)間和開機(jī)保持時(shí)間兩部分組成。對(duì)于欠壓保護(hù)電路，關(guān)機(jī)保持時(shí)間主要是輸入電壓變化引起取樣動(dòng)作電壓相應(yīng)變化所滯后的時(shí)間，開機(jī)保持時(shí)間有兩部分組成，一部分是輸入電壓變化引起取樣動(dòng)作電壓相應(yīng)變化所滯后的時(shí)間，另一部分是欠壓回差引起的，即取樣電壓從欠壓關(guān)機(jī)動(dòng)作點(diǎn)上升到欠壓開機(jī)動(dòng)作點(diǎn)這一段回差所需要的時(shí)間。對(duì)于過壓保護(hù)電路，開機(jī)保持時(shí)間主要是輸入電壓變化引起取樣動(dòng)作電壓相應(yīng)變化所滯后的時(shí)間，關(guān)機(jī)保持時(shí)間有兩部分組成，一部分是輸入電壓變化引起取樣動(dòng)作電壓相應(yīng)變化所滯后的時(shí)間，另一部分是欠壓回差引起的，即取樣電壓從欠壓關(guān)機(jī)動(dòng)作點(diǎn)上升到欠壓開機(jī)動(dòng)作點(diǎn)這一段回差所需要的時(shí)間。保持時(shí)間可以根據(jù)需要進(jìn)行設(shè)定，在關(guān)機(jī)保持時(shí)間內(nèi)，如輸入電壓恢復(fù)正常，保護(hù)電路不動(dòng)作；如在關(guān)機(jī)保持時(shí)間內(nèi)，輸入電壓不能恢復(fù)正常，則輔助電源進(jìn)行關(guān)機(jī)動(dòng)作，如剛進(jìn)行關(guān)機(jī)輸入電壓又恢復(fù)正常，則開機(jī)保持時(shí)間必須保證各路輸出電壓跌落到安全電壓以下后再開機(jī)，因?yàn)楦髀份o助電源輸出電壓的最大跌落時(shí)間是確定的，當(dāng)我們所設(shè)定的最小開機(jī)保持時(shí)間遠(yuǎn)大于各路輸出最大輸出跌落時(shí)間時(shí)，就能保證輸入在快速跌落、瞬變、閃爍或存在較大低頻干擾、畸變時(shí)，各路輸出均能下降到安全的低電壓后再重新啟動(dòng)，防止了因輔助電源各路輸出混亂出現(xiàn)邏輯錯(cuò)誤，引起電源損壞現(xiàn)象。
下面我們欠壓保護(hù)中輸入跌落為例，從時(shí)序上來說明一下電路主要工作原理如圖8所示，當(dāng)輸入電壓跌落等時(shí)間較短時(shí)，如在t1時(shí)間輸入電壓開始下降，由于取樣輸出保持電路4的保持作用，取樣電壓要在t2時(shí)刻才開始出現(xiàn)較大的下降，在t3時(shí)刻由于輸入電壓開始上升，取樣電壓又開始上升。所以在t1和t2時(shí)間間隔內(nèi)，輸入電壓跌落到了欠壓保護(hù)點(diǎn)以下，但輸入取樣電壓由于保持環(huán)節(jié)作用，雖然有輕微下降但基本上還是處于保持狀態(tài)，到t2時(shí)刻雖然取樣電壓開始有較大下降，但由于t2到t3時(shí)間較短，取樣電壓并不能跌落到欠壓關(guān)機(jī)點(diǎn)；所以整個(gè)輸入跌落過程中輸出電壓并沒有出現(xiàn)變化。
如圖9所示，當(dāng)輸入電壓跌落等時(shí)間較長(zhǎng)時(shí)，如在t1時(shí)間輸入電壓開始下降，由于跌落時(shí)間較長(zhǎng)，取樣輸出保持電路4的保持作用無法長(zhǎng)時(shí)間保持，取樣電壓在t3時(shí)刻下降到了取樣電壓欠壓保護(hù)關(guān)機(jī)點(diǎn)，輔助電源開始出現(xiàn)欠壓保護(hù)，各路輸出電壓在t3時(shí)刻開始下降，在t4時(shí)刻輸出電壓跌到安全電壓以下，t3到t4這段時(shí)間稱之為輸出跌落時(shí)間(假如為τ1)。隨后取樣電壓又開始上升，在t5時(shí)刻輸入取樣電壓又上升到了取樣電壓欠壓保護(hù)關(guān)機(jī)點(diǎn)，但由于回差的存在，輔助電源并沒有開機(jī)，由于保持環(huán)節(jié)的作用，取樣電壓必須緩慢上升到t6時(shí)刻的取樣電壓欠壓保護(hù)開機(jī)點(diǎn)時(shí)，輔助電源開始開機(jī)，輸出電壓開始上升。t5到t6這段時(shí)間稱之為欠壓開機(jī)保持時(shí)間(假如為τ2)；在設(shè)計(jì)時(shí)我們?nèi)绻ＷCτ2＞τ1max，(τ1max為各路輸出中最大的輸出保持時(shí)間)，即使t3到t5這段時(shí)間接近無窮小，也能保證輸出電壓能下降到安全電壓以下，從而防止了輸入電壓跌落時(shí)輸出電壓不會(huì)出現(xiàn)混亂現(xiàn)象。
實(shí)施例二如圖10所示，本實(shí)施例與實(shí)施例一相比僅僅除去了取樣輸出保持電路4。其中，回差控制電路3的工作原理是(以欠壓保護(hù)為例)當(dāng)輸入電壓較低(輸入欠壓點(diǎn)以下)時(shí)，第一穩(wěn)壓二極管D1、第二穩(wěn)壓二極管D2不導(dǎo)通，第一開關(guān)管Q1截止，Q2導(dǎo)通，PWM控制管腳被拉低，PWM無輸出，處于欠壓保護(hù)狀態(tài)。Q2管集電極電壓為低電平，Q3管不導(dǎo)通，穩(wěn)壓管D2未被旁路。當(dāng)輸入電壓大于穩(wěn)壓管D1和D2的穩(wěn)壓電壓再加上Q1管基極導(dǎo)通壓降之和VD1+VD2+VbeQ1時(shí)，Q1管導(dǎo)通，Q2管截止，Q3管導(dǎo)通，電路開始啟動(dòng)，同時(shí)D2管被旁路。此時(shí)，當(dāng)輸入電壓只有下降到VD1+VbeQ1以下時(shí)(忽略Q3管C、E極間飽和導(dǎo)通壓降)，輸入才會(huì)出現(xiàn)欠壓關(guān)機(jī)動(dòng)作。這樣，在輸入欠壓開機(jī)點(diǎn)與輸入電壓關(guān)機(jī)點(diǎn)間就形成了大小等于VD2的壓差，這就是我們需要的回差電壓。
實(shí)施例三如圖11所示，一種新型輸入欠壓/過壓保護(hù)電路，包括電壓取樣電路1、邏輯控制電路2和取樣輸出保持電路4。
電壓取樣電路1是由第一電阻R1和第一穩(wěn)壓二極管D1組成的串聯(lián)支路。第一電阻R1的一端與直流輸入源DC相連，另一端與第一穩(wěn)壓二極管D1的陰極相連。第一穩(wěn)壓二極管D1的另一端作為電壓取樣電路1的輸出端。邏輯控制電路2包括第二電阻R2、第四電阻R4、第一開關(guān)管Q1和第二開關(guān)管Q2。第二電阻R2的一端與直流輸入源相連。第四電阻R4的一端與第一開關(guān)管Q1的基極相連后作為邏輯控制電路2的輸入端，與所述電壓取樣電路1的輸出端相耦合，第四電阻R4的另一端接地。第一開關(guān)管Q1的集電極分別與第二電阻R2的另一端、第二開關(guān)管Q2的基極相連，其發(fā)射極接地。第二開關(guān)管Q2的發(fā)射極接地。取樣輸出保持電路4包括電容C1，其一端與電壓取樣電路1的輸出端相連，另一端接地。
上述電路中，當(dāng)?shù)诙_關(guān)管Q2的集電極作為邏輯控制電路2的輸出端時(shí)，電路為輸入欠壓保護(hù)電路，當(dāng)?shù)谝婚_關(guān)管Q1的集電極作為邏輯控制電路2的輸出端時(shí)(此時(shí)Q2可以去掉)，電路為輸入過壓保護(hù)電路。
其中，取樣輸出保持電路4的工作原理是(以欠壓保護(hù)為例)當(dāng)輸入電壓較低(輸入欠壓點(diǎn)以下)時(shí)，D1、D2管不導(dǎo)通，C1上電壓為零，電路處于欠壓保護(hù)狀態(tài)；當(dāng)輸入電壓超過欠壓開機(jī)點(diǎn)時(shí)，D1管穩(wěn)壓導(dǎo)通，其穩(wěn)壓電流給電容C1充電，當(dāng)C1電容電壓充到VD2+VbeQ1時(shí)，Q1管導(dǎo)通，Q2管截止，Q3管導(dǎo)通，電路開始啟動(dòng)，同時(shí)D2管被旁路。當(dāng)輸入電壓低于D1穩(wěn)壓壓降時(shí)，D1管截止，電路開始進(jìn)入欠壓關(guān)機(jī)狀態(tài)，但由于C1電容上存貯的能量，通過Q3繼續(xù)向Q1基極提供基極驅(qū)動(dòng)電流，電源仍處于正常工作狀態(tài)，直至C1電容無法提供足夠能量供Q1基極驅(qū)動(dòng)(C1電壓接近VbeQ1)時(shí)，Q1管截止，Q2管導(dǎo)通，Q3管截止，電源進(jìn)入欠壓關(guān)機(jī)狀態(tài)。此時(shí)如輸入電壓突然升高，又必須通過D1管穩(wěn)壓導(dǎo)通電流給C1電容充電，C1電容電壓必須充到VD2+VbeQ1時(shí)，電源才能重新啟動(dòng)。由于C1電容充電電流可以通過R1電阻來限制，故C1電容充電時(shí)間受R1阻值和C1電容容量所控制，如果能保證C1電容電壓從VbeQ1充至VD2+VbeQ1的時(shí)間大于最大的輸出保持時(shí)間，就可以防止輸入在各種跌落、閃爍、瞬變及低頻大干擾時(shí)輸出不會(huì)出現(xiàn)混亂現(xiàn)象。
實(shí)施例四如圖12所示，一種新型輸入欠壓/過壓保護(hù)電路，包括電壓取樣電路1、邏輯控制電路2、回差控制電路3和取樣輸出保持電路4。
電壓取樣電路1是由第一電阻R1和第一穩(wěn)壓二極管D1組成的串聯(lián)支路。第一電阻R1的一端與直流輸入源DC相連，另一端與第一穩(wěn)壓二極管D1的陰極相連。第一穩(wěn)壓二極管D1的另一端作為電壓取樣電路1的輸出端。
回差控制電路3包括第二穩(wěn)壓二極管D2和第三開關(guān)管Q3。第二穩(wěn)壓二極管D2的陰極與第三開關(guān)管Q3的集電極相連后與所述電壓取樣電路1的輸出端相連，其陽極與第三開關(guān)管Q3的發(fā)射極相連后與邏輯控制電路2的輸入端相連。第三開關(guān)管Q3的基極與邏輯控制電路2中的第二開關(guān)管Q2的集電極相連。其中，作為本發(fā)明的較佳實(shí)施例，第三開關(guān)管Q3采用MOSFET、IGBT等電壓控制型開關(guān)管，一般來說，也可以使用三極管，當(dāng)Q3用三極管等電流控制型開關(guān)管時(shí)，注意其基極開通電流應(yīng)小于Q1的基極開通電流，以防止在Q3開通、D1斷開、Q1也應(yīng)不導(dǎo)通時(shí)，因?yàn)镼3的基極開通電流導(dǎo)致Q1誤導(dǎo)通。
邏輯控制電路2包括第二電阻R2、第三電阻R3、第五電阻R5、光電耦合器U1和第二開關(guān)管Q2。第二電阻R2的一端與第三電阻R3的一端相連后與直流輸入源DC相連。光電耦合器U1的第一輸入端a作為邏輯控制電路2的輸入端，與回差控制電路3的輸出端相連，其第二輸入端b分別與第二電阻R2的另一端、第二開關(guān)管Q2的基極相連，其第一輸出端c和第二輸出端d接地。第二開關(guān)管Q2的集電極與第三電阻R3的另一端相連，其發(fā)射極接地。第五電阻R5的一端與第三開關(guān)管Q3的基極相連，其另一端與第二開關(guān)管Q2的集電極相連。
取樣輸出保持電路4包括電容C1，其一端與電壓取樣電路1的輸出端相連，另一端接地。
上述電路中，當(dāng)?shù)诙_關(guān)管Q2的集電極作為邏輯控制電路2的輸出端時(shí)，電路為輸入欠壓保護(hù)電路，當(dāng)?shù)谝婚_關(guān)管Q1的集電極作為邏輯控制電路2的輸出端時(shí)，電路為輸入過壓保護(hù)電路。
其工作原理是(以欠壓保護(hù)為例)當(dāng)輸入電壓較低(輸入欠壓點(diǎn)以下)時(shí)，D1、D2管不導(dǎo)通，光電耦合器U1原邊無電流，其副邊處于截止?fàn)顟B(tài)，Q2導(dǎo)通，PWM控制管腳被拉低，PWM無輸出，處于欠壓保護(hù)狀態(tài)；Q2管集電極電壓為低電平，Q3管不導(dǎo)通，穩(wěn)壓管D2未被旁路。當(dāng)輸入電壓大于穩(wěn)壓管D1和D2的穩(wěn)壓電壓再加上光電耦合器U1原邊二極管正向?qū)▔航抵蚔D1+VD2+VDU1時(shí)，U1管原邊導(dǎo)通，副邊處于飽和導(dǎo)通狀態(tài)，Q2管截止，Q3管導(dǎo)通，電路開始啟動(dòng)，同時(shí)D2管被旁路。此時(shí)，當(dāng)輸入電壓只有下降到VD1+VDU1以下時(shí)(忽略Q3管C、E極間飽和導(dǎo)通壓降)，輸入才會(huì)出現(xiàn)欠壓關(guān)機(jī)動(dòng)作，雖然此時(shí)Q3管基極有電流流過U1的原邊，由于其電流一般為uA級(jí)，不會(huì)使光電耦合器U1副邊處于飽和導(dǎo)過狀態(tài)。這樣，在輸入欠壓開機(jī)點(diǎn)與輸入電壓關(guān)機(jī)點(diǎn)間就形成了大小等于VD2的壓差，這就是我們需要的回差電壓。R2、R3為上拉電阻，當(dāng)在具體電路中Q2集電極連接到COMP或芯片基準(zhǔn)時(shí)，R3可不用；R4為防止Q3基極將芯片的COMP或芯片基準(zhǔn)拉低，同時(shí)可限制Q3基極導(dǎo)通電流，使其不能單獨(dú)使光耦副邊產(chǎn)生誤導(dǎo)通。
根據(jù)圖12電路，本發(fā)明還可有兩個(gè)實(shí)施例一個(gè)是去掉取樣輸出保持電路4部分，另一個(gè)是去掉回差控制電路3部分，其工作原理分別與實(shí)施例二和實(shí)施例三相近似，在此不作更多的說明。
實(shí)施例五本實(shí)施例的電路框圖類似圖6所示，只少了回差控制電路3，包括電壓取樣電路1、邏輯控制電路2、和取樣輸出保持電路4。
如圖13所示，一種新型輸入欠壓/過壓保護(hù)電路，包括電壓取樣電路1、邏輯控制電路2和取樣輸出保持電路4，其中，取樣輸出保持電路4設(shè)置于邏輯控制電路2中，用于對(duì)邏輯控制電路2中的信號(hào)進(jìn)行保持遲滯處理后輸出。
電壓取樣電路1包括串聯(lián)連接的第一電阻R1和第一穩(wěn)壓二極管D1。邏輯控制電路2包括第二電阻R2、第四電阻R4、第一穩(wěn)壓二極管D1和第一開關(guān)管Q1。取樣輸出保持電路4包括第六電阻R6和電容C1。
第一電阻R1的一端和第二電阻R2的一端相連后與直流輸入源相連，第一電阻R1另一端與第一穩(wěn)壓二極管D1的陰極相連。第四電阻R4的一端與第一開關(guān)管Q1的基極相連后與第一穩(wěn)壓二極管D1的另一端相連，其另一端接地。第一開關(guān)管Q1的集電極與第二電阻R2的另一端、第六電阻R6的一端相連，其發(fā)射極接地。電容C1的一端與第六電阻R6的另一端相連，其另一端接地。第二開關(guān)管Q2的發(fā)射極接地。
當(dāng)?shù)诙_關(guān)管Q2的集電極作為保護(hù)電路的輸出端時(shí)，電路為輸入欠壓保護(hù)電路，當(dāng)?shù)诹娮鑂6和電容C1的連接點(diǎn)作為保護(hù)電路的輸出端時(shí)(此時(shí)，第二開關(guān)管Q2可以去掉)，電路為輸入過壓保護(hù)電路。從理論上上講，第六電阻R6可以去掉，電容C1直接接在第一開關(guān)管Q1的集電極和射極兩端，當(dāng)作為過壓保護(hù)電路時(shí)，輸出接在第一開關(guān)管Q1的集電極。
實(shí)施例六如圖14所示，一種新型輸入欠壓/過壓保護(hù)電路，包括電壓取樣電路1、邏輯控制電路2和回差控制電路3。
電壓取樣電路1是由第一電阻R1和第一穩(wěn)壓二極管D1組成的串聯(lián)支路。第一電阻R1的一端與直流輸入源DC相連，另一端與第一穩(wěn)壓二極管D1的陰極相連。第一穩(wěn)壓二極管D1的另一端作為電壓取樣電路1的輸出端。
回差控制電路3包括晶閘管Q5，以及串聯(lián)連接的第三二極管D3和第四二極管D4，這里的二極管的個(gè)數(shù)可以是一個(gè)，也可以是多個(gè)串聯(lián)，也可以是二極管和穩(wěn)壓管串聯(lián)而成，這里不一一列舉。第三二極管D3的陽極與晶閘管Q5的陰極相連后作為回差控制電路3的輸入端，與電壓取樣電路1的輸出端相連。第四二極管D4的陰極與晶閘管Q5的陽極相連后作為回差控制電路3的輸出端，與邏輯控制電路2的輸入端相連。晶閘管Q5的門極與邏輯控制電路2中的第二開關(guān)管Q2的集電極相連。
邏輯控制電路2包括第二電阻R2、第三電阻R3、第四電阻R4、第七電阻R7、第一開關(guān)管Q1、第二開關(guān)管Q2和第四開關(guān)管Q4。第二電阻R2的一端與第三電阻R3的一端相連后與直流輸入源DC相連。第四電阻R4的一端與第四開關(guān)管Q4的基極相連后作為邏輯控制電路2的輸入端，與回差控制電路3的輸出端相連，第四電阻R4的另一端接地。第四開關(guān)管Q4的集電極與電壓取樣電路1的輸出端相連，其發(fā)射極分別與第一開關(guān)管Q1和第七電阻R7的一端相連。第七電阻R7的另一端接地。第一開關(guān)管Q1的集電極分別與第二電阻R2的另一端、第二開關(guān)管Q2的基極相連，其發(fā)射極接地。第二開關(guān)管Q2的集電極與第三電阻R3的另一端相連，其發(fā)射極接地。
上述電路中，當(dāng)?shù)诙_關(guān)管Q2的集電極作為邏輯控制電路2的輸出端時(shí)，電路為輸入欠壓保護(hù)電路，當(dāng)?shù)谝婚_關(guān)管Q1的集電極作為邏輯控制電路2的輸出端時(shí)，電路為輸入過壓保護(hù)電路。
實(shí)施例七本實(shí)施例的電路框圖類似圖5所示，只少了回差控制電路3，包括電壓取樣電路1、邏輯控制電路2、和取樣輸出保持電路4。取樣輸出保持電路4用于對(duì)邏輯控制電路2的輸出信號(hào)進(jìn)行保持遲滯處理后輸出到輔助電源中的PWM電路。
一種新型輸入欠壓/過壓保護(hù)電路，包括電壓取樣電路1、邏輯控制電路2和取樣輸出保持電路4。
電壓取樣電路1是由第一電阻R1和第一穩(wěn)壓二極管D1組成的串聯(lián)支路。第一電阻R1的一端與直流輸入源DC相連，另一端與第一穩(wěn)壓二極管D1的陰極相連。第一穩(wěn)壓二極管D1的另一端作為電壓取樣電路1的輸出端。
邏輯控制電路2包括第二電阻R2、第三電阻R3、第四電阻R4、第一開關(guān)管Q1和第二開關(guān)管Q2。第二電阻R2的一端與第三電阻R3的一端相連后與直流輸入源DC相連。第四電阻R4的一端與第一開關(guān)管Q1的基極相連后作為邏輯控制電路2的輸入端，與電壓取樣電路的輸出端相連，第四電阻R4的另一端接地。第一開關(guān)管Q1的集電極分別與第二電阻R2的另一端、第二開關(guān)管Q2的基極相連，其發(fā)射極接地。第二開關(guān)管Q2的集電極與第三電阻R3的另一端相連，其發(fā)射極接地。
取樣輸出保持電路4包括555定時(shí)器U2、第八電阻R8、第五二極管D5和電容C1。555定時(shí)器U2的電壓控制端THR分別與第八電阻R8的一端、第五二極管D5的陽極、以及電容C1的一端相連，其輸出端OUT分別與第八電阻R8的另一端、第五二極管D5的陰極相連后去控制輔助電源模塊中的PWM電路。電容C1的另一端接地。其工作原理為以過壓保護(hù)為例，當(dāng)輸入電壓為正常情況下，Q1不導(dǎo)通，Q2導(dǎo)通，Q2集電極為低電平，定時(shí)芯片U2的觸發(fā)端TRG為低電平，其輸出端OUT為高電平，U2的OUT高電壓不影響PWM控制芯片控制端電壓，PWM芯片處于正常工作狀態(tài)；同時(shí)，U2的OUT端通過R8給電容C1充電，當(dāng)C1電壓(即U2芯片THR端電壓)小于內(nèi)部門檻電平時(shí)，此時(shí)即使TRG端電壓恢復(fù)為高電平，OUT端電壓仍然會(huì)保持高電平，不受TRG端電壓影響；只有當(dāng)C1電壓(U2芯片THR端電壓)被充電充至大于內(nèi)部門檻電平后，OUT端電壓才會(huì)隨TRG端電壓變化而變化；此時(shí)如果TRG端電壓恢復(fù)為高電平，OUT端電壓就會(huì)變低。當(dāng)輸入電壓升高至過壓關(guān)機(jī)點(diǎn)(約為VD1+VQ1BE)時(shí)，Q1導(dǎo)通，Q2斷開，定時(shí)芯片U2的觸發(fā)端TRG為高電平，其輸出端OUT為低電平，OUT的低電壓將PWM控制芯片控制端電壓拉低，PWM芯片不能正常工作，同時(shí)通過D5二極管給電容C1放電，以備下次觸發(fā)復(fù)位用；這樣每次欠壓關(guān)機(jī)后，就會(huì)自動(dòng)形成一個(gè)開機(jī)保持時(shí)間，即電容C1被OUT端高電平充電至THR門檻電壓的時(shí)間，這個(gè)時(shí)間可以通過調(diào)整R8和C1的值來調(diào)節(jié)，以達(dá)到所們所需要的時(shí)間。
當(dāng)555定時(shí)器U2的復(fù)位端與邏輯控制電路2中第二開關(guān)管Q2的集電極相連時(shí)，電路為輸入過壓保護(hù)電路，如圖15所示。當(dāng)555定時(shí)器U2的復(fù)位端與邏輯控制電路2中第一開關(guān)管Q1的集電極相連(此時(shí)可將Q2管和R3電阻去掉)時(shí)，電路為輸入欠壓保護(hù)電路。
權(quán)利要求
1.一種新型輸入欠壓/過壓保護(hù)電路，包括電壓取樣電路(1)和邏輯控制電路(2)，其特征在于還包括回差控制電路(3)，用于對(duì)所述取樣輸出進(jìn)行欠壓回差處理后輸出到所述邏輯控制電路(2)。
2.根據(jù)權(quán)利要求1所述的新型輸入欠壓/過壓保護(hù)電路，其特征在于還包括取樣輸出保持電路(4)，用于對(duì)所述電壓取樣電路(1)的取樣輸出、或?qū)壿嬁刂齐娐?2)的輸出，或?qū)壿嬁刂齐娐?2)中的信號(hào)進(jìn)行保持遲滯處理后輸出。
3.根據(jù)權(quán)利要求1所述的新型輸入欠壓/過壓保護(hù)電路，其特征在于所述邏輯控制電路(2)包括第二電阻(R2)、第三電阻(R3)、第四電阻(R4)、第一開關(guān)管(Q1)和第二開關(guān)管(Q2)；所述第二電阻(R2)的一端與第三電阻(R3)的一端相連后與直流輸入源相連；所述第四電阻(R4)的一端與第一開關(guān)管(Q1)的基極相連后作為邏輯控制電路(2)的輸入端，與所述電壓取樣電路(1)的輸出端相耦合，第四電阻(R4)的另一端接地；所述第一開關(guān)管(Q1)的集電極分別與第二電阻(R2)的另一端、第二開關(guān)管(Q2)的基極相連，其發(fā)射極接地；第二開關(guān)管(Q2)的集電極與第三電阻(R3)的另一端相連，其發(fā)射極接地；當(dāng)?shù)诙_關(guān)管(Q2)的集電極作為邏輯控制電路(2)的輸出端時(shí)，電路為輸入欠壓保護(hù)電路，當(dāng)?shù)谝婚_關(guān)管(Q1)的集電極作為邏輯控制電路(2)的輸出端時(shí)，電路為輸入過壓保護(hù)電路。
4.根據(jù)權(quán)利要求3所述的新型輸入欠壓/過壓保護(hù)電路，其特征在于所述回差控制電路(3)包括第二穩(wěn)壓二極管(D2)和第三開關(guān)管(Q3)；第二穩(wěn)壓二極管(D2)的陰極與第三開關(guān)管(Q3)的集電極相連后與所述電壓取樣電路(1)的輸出端相連，其陽極與第三開關(guān)管(Q3)的發(fā)射極相連后與邏輯控制電路(2)的輸入端相連；第三開關(guān)管(Q3)的基極與邏輯控制電路(2)中的第二開關(guān)管(Q2)的集電極相連。
5.根據(jù)權(quán)利要求4所述的新型輸入欠壓/過壓保護(hù)電路，其特征在于所述第三開關(guān)管(Q3)為MOSFET、IGBT等電壓控制型開關(guān)管。
6.根據(jù)權(quán)利要求3所述的新型輸入欠壓/過壓保護(hù)電路，其特征在于所述回差控制電路(3)包括晶閘管(Q5)，以及串聯(lián)連接的第三二極管(D3)和第四二極管(D4)；第三二極管(D3)的陽極與晶閘管(Q5)的陰極相連后作為回差控制電路(3)的輸入端；第四二極管(D4)的陰極與晶閘管(Q5)的陽極相連后作為回差控制電路(3)的輸出端；晶閘管(Q5)的門極與邏輯控制電路(2)中的第二開關(guān)管(Q2)的集電極相連。
7.根據(jù)權(quán)利要求2所述的新型輸入欠壓/過壓保護(hù)電路，其特征在于所述取樣輸出保持電路(4)包括電容(C1)，其一端與所述電壓取樣電路(1)的輸出端相連，另一端接地。
8.一種新型輸入欠壓/過壓保護(hù)電路，包括電壓取樣電路(1)和邏輯控制電路(2)，其特征在于還包括取樣輸出保持電路(4)，用于對(duì)所述電壓取樣電路(1)的取樣輸出、或?qū)壿嬁刂齐娐?2)的輸出，或多邏輯控制電路(2)中的信號(hào)進(jìn)行保持遲滯處理后輸出。
9.根據(jù)權(quán)利要求8所述的新型輸入欠壓/過壓保護(hù)電路，其特征在于所述取樣輸出保持電路(4)包括555定時(shí)器(U2)、第八電阻(R8)、第五二極管(D5)和電容(C1)；
555定時(shí)器(U2)的電壓控制端(THR)分別與第八電阻(R8)的一端、第五二極管(D5)的陽極、以及電容(C1)的一端相連，其輸出端(OUT)分別與第八電阻(R8)的另一端、第五二極管(D5)的陰極相連，作為本新型輸入欠壓/過壓保護(hù)電路的輸出端；電容(C1)的另一端接地；當(dāng)555定時(shí)器(U2)的復(fù)位端與邏輯控制電路(2)中第二開關(guān)管(Q2)的集電極相連時(shí)，電路為輸入欠壓保護(hù)電路，當(dāng)555定時(shí)器(U2)的復(fù)位端與邏輯控制電路(2)中第一開關(guān)管(Q1)的集電極相連時(shí)，電路為輸入過壓保護(hù)電路。
10.根據(jù)權(quán)利要求8所述的新型輸入欠壓/過壓保護(hù)電路，包括電壓取樣電路(1)、第二電阻(R2)、第四電阻(R4)、第一開關(guān)管(Q1)和第二開關(guān)管(Q2)；電壓取樣電路(1)的輸入端與直流輸入源相連；第四電阻(R4)的一端與第一開關(guān)管(Q1)的基極相連后與電壓取樣電路(1)的輸出端相連，其另一端接地；第一開關(guān)管(Q1)的集電極與第二電阻(R2)的一端相連，其發(fā)射極接地；第二電阻(R2)的另一端與直流輸入源相連；第二開關(guān)管(Q2)的發(fā)射極接地；其特征在于還包括第六電阻(R6)和電容(C1)組成的取樣輸出保持電路(4)；第六電阻(R6)的一端與第一開關(guān)管(Q1)的集電極相連，其另一端與第二開關(guān)管(Q2)的基極和電容(C1)的一端相連，電容(C1)的另一端接地；當(dāng)?shù)诙_關(guān)管(Q2)的集電極作為保護(hù)電路的輸出端時(shí)，電路為輸入欠壓保護(hù)電路，當(dāng)?shù)诹娮?R6)和電容(C1)的連接點(diǎn)作為保護(hù)電路的輸出端時(shí)，電路為輸入過壓保護(hù)電路。
全文摘要
本發(fā)明涉及一種輸入欠壓/過壓保護(hù)電路，特別涉及一種應(yīng)用于輔助電源上的新型輸入欠壓/過壓保護(hù)電路，包括電壓取樣電路和邏輯控制電路，還包括回差控制電路，用于對(duì)所述取樣輸出進(jìn)行欠壓回差處理后輸出到所述邏輯控制電路。本發(fā)明通過在現(xiàn)有技術(shù)的基礎(chǔ)上增加回差控制電路和取樣輸出保持電路，保證了輸入在快速跌落、瞬變、閃爍或存在較大低頻干擾、畸變時(shí)，輔助電源的各路輸出均能下降到安全的低電壓后再重新啟動(dòng)，防止了因輔助電源各路輸出混亂出現(xiàn)的邏輯錯(cuò)誤，引起電源損壞等現(xiàn)象。
文檔編號(hào)H02H3/24GK1913272SQ20051009252
公開日2007年2月14日 申請(qǐng)日期2005年8月11日 優(yōu)先權(quán)日2005年8月11日
發(fā)明者吳連日 申請(qǐng)人:艾默生網(wǎng)絡(luò)能源系統(tǒng)有限公司