專利名稱：電源切換電路、微型計算機、終端設(shè)備和切換控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及設(shè)置在主要靠電池電源工作的便攜終端設(shè)備等電子設(shè)備上的、處理數(shù)據(jù)的微型計算機等的數(shù)據(jù)處理裝置，特別是涉及在可以使用主電源和副電源那樣的多個電源供給裝置的系統(tǒng)(數(shù)據(jù)處理裝置或者電子設(shè)備)中，當電源的電壓電平降低時，控制切換所使用電源的電源切換電路和電源的切換處理(包含伴隨電源切換的數(shù)據(jù)備份等的處理)的電源切換控制方法。
背景技術(shù)：
在電源供給裝置為1個的系統(tǒng)中，用電池降低檢測電路和AD變換器等來監(jiān)視電源端子的電壓電平，如果確認電源的電壓電平已降低，則發(fā)出規(guī)定警告，進行掉電處理。
另外，雖然一般是從主電源提供電源動作，但在該主電源降低的情況下，也有如通過切換到備用電源(副電源)來維持動作的系統(tǒng)那樣，具有多個電源供給裝置的系統(tǒng)。
圖6是現(xiàn)有微型計算機的電路結(jié)構(gòu)圖。該圖6的現(xiàn)有微型計算機是具有多個電源供給裝置的系統(tǒng)，在主電源Vmain的電壓電平的降低時，切換到副電源Vbat。
在圖6中，現(xiàn)有微型計算機包括主電源Vmain；副電源Vbat；電源切換電路100；分壓電阻4、5；基準電壓發(fā)生電路6；CPU11；存儲器12；外圍電路(外圍)13；旁路電容器14；發(fā)振電路(OSC)15；CPU總線16。
另外，在圖6中，現(xiàn)有電源切換電路100具有比較電路(比較器)7；PMOS晶體管8、10；轉(zhuǎn)換器9。
在該電源切換電路100中，用比較電路7比較主電源Vmain的分壓電壓(節(jié)點d的電位)、來自基準電壓發(fā)生電路6的基準電壓(節(jié)點c的電位)，但節(jié)點d的電位＞節(jié)點c的電位時，比較電路7的輸出(節(jié)點f)是表示主電源Vmain的電壓電平是正常電平的“L”(Low)電平，因為轉(zhuǎn)換器9的輸出是“H”(高)電平，所以PMOS晶體管8閉合(導(dǎo)通)，PMOS晶體管10打開(截至)，經(jīng)由PMOS晶體管8向內(nèi)部電源節(jié)點e提供主電源Vmain，靠主電源Vmain，CPU11、存儲器12、外圍電路13、發(fā)振電路15工作，副電源Vbat被內(nèi)部電源節(jié)點e切斷，不能向內(nèi)部電源節(jié)點e提供電源。
并且，如果主電源Vmain的容量減少，其電壓電平降低，達到節(jié)點d的電位≤節(jié)點c的電位時，比較電路7的輸出是表示檢測出主電源Vmain的電壓電平的降低的“H”電平，因為轉(zhuǎn)換器9的輸出是“L”電平，所以PMOS晶體管8切斷電源，PMOS晶體管10導(dǎo)通，主電源Vmain從內(nèi)部電源節(jié)點e切斷，在內(nèi)部電源節(jié)點e中，向內(nèi)部電源節(jié)點e提供的電源從主電源Vmain切換到副電源Vbat，在主電源Vmain恢復(fù)前，靠副電源Vbat，CPU11、存儲器12、外圍電路13、發(fā)振電路15工作。
這樣，在微型計算機100中，在檢測到主電源Vmain的電壓電平的降低后，通過切換到副電源Vbat，即使在主電源Vmain的電壓電平降低，在主電源Vmain中不能維持CPU11和存儲器12等的內(nèi)部電路的動作的情況下，也可以用切換的副電源Vbat維持上述內(nèi)部電路的動作。
另外，在圖6中是這樣的結(jié)構(gòu)，在主電源Vmain的電壓電平降低后，從副電源Vbat補齊供給。
另外，在現(xiàn)有其他的電源切換電路中，具有主電池和備用電池這2個電源供給裝置，用主電池恒壓充電備用電池，如果主電池的電壓電平降低，則開始備用電池的放電(來自備用電池的電源的供給)，在檢測出備用電池的電壓電平降低時，由于停止備用電池的放電，因而不會有備用電池的過充電以及過放電，從而延長備用電池的壽命(例如，參照專利文獻1)。
特開平10-243573號公報當電源供給裝置是1個的情況下，如上所述，微型計算機控制電池降低檢測電路和AD變換器等，檢測電源電壓降低，進行掉電處理等。而后，電源電壓降低的檢測電平需要在構(gòu)成內(nèi)部電路的器件的動作保證范圍內(nèi)，并且希望在該動作保證范圍的下限附近。
但是，當電源電壓降低迅速的情況下，存在檢測出該電源電壓降低后的掉電處理和數(shù)據(jù)的備份處理來不及數(shù)據(jù)喪失的可能性。為了消除這種情況，如果設(shè)定高的上述檢測電平，則這樣主電源的容量未被完全有效利用，是不經(jīng)濟的。這種在電源供給裝置是1個的情況下，上述檢測電平的設(shè)定是困難的。
另外，在如主電源和副電源這2個電源供給裝置那樣的具有多個電源供給裝置的系統(tǒng)中，如上所述，即使主電源下降到動作保證范圍以下，也可以從副電源補齊供給，或者用副電源自身使系統(tǒng)動作。在這樣的系統(tǒng)中，即使把上述檢測電平設(shè)定在上述動作保證范圍的下限附近，也可以去除數(shù)據(jù)的消失。
但是，在主電源中，大多采用干電池等的一次電池和以鋰離子電池等的二次電池組成的大容量的電池，但因為在便攜終端設(shè)備中要求其自身小型化，并且副電源只在主電源的電壓電平的降低時才被使用，所以在副電源中幾乎不采用和主電源一樣的大容量的電池。
在副電源中使用最多的是小型紐扣電池，而由于紐扣電池的容量自然比不上主電源，所以在和主電源一樣使系統(tǒng)連續(xù)工作時，紐扣電池的壽命很快耗盡。
進而，在便攜終端設(shè)備中，作為副電源的紐扣電池的安裝位置大多復(fù)雜并且不能簡單地取出，還有不允許顧客更換的情況。當在產(chǎn)品使用壽命內(nèi)不能更換作為副電源的紐扣電池的情況下，不能指望長時間用副電源驅(qū)動。
本發(fā)明就是為了解決這樣的現(xiàn)有問題而提出的，其目的在于去除電源電壓降低時的數(shù)據(jù)的消失，并且提高副電源等的電源供給裝置的壽命。
本發(fā)明的電源切換電路，把提供給數(shù)據(jù)處理裝置的內(nèi)部電源節(jié)點的電源從主電源切換到副電源，其特征在于，包括檢測上述主電源的電壓電平的降低的檢測單元；在檢測到上述電壓電平的降低后，向由上述內(nèi)部電源節(jié)點提供電源的內(nèi)部電路，輸出用于進行數(shù)據(jù)的備份處理的信號的信號輸出單元；設(shè)置在上述主電源和上述內(nèi)部電源節(jié)點之間，直至檢測到上述電壓電平的降低之前，使上述主電源與上述內(nèi)部電源節(jié)點連接，在檢測到上述電壓電平的降低后，從上述內(nèi)部電源節(jié)點切斷上述主電源的第1開關(guān)單元；設(shè)置在上述副電源和上述內(nèi)部電源節(jié)點之間，直至檢測到上述電壓電平的降低之前，從上述內(nèi)部電源節(jié)點切斷上述副電源，在從檢測到上述電壓電平的降低后，直到在上述內(nèi)部電路中上述備份處理結(jié)束期間，把上述副電源與上述內(nèi)部電源節(jié)點連接，如果上述備份處理結(jié)束，則再次從上述內(nèi)部電源節(jié)點切斷上述副電源的第2開關(guān)單元。
本發(fā)明的另一電源切換電路，是在向數(shù)據(jù)處理裝置的第1內(nèi)部電源節(jié)點提供主電源的同時，把提供給上述數(shù)據(jù)處理裝置的第2內(nèi)部電源節(jié)點的電源從上述主電源切換到副電源的電源切換電路，其特征在于，包括檢測上述主電源的電壓電平降低到第1檢測電平的第1檢測單元；在上述電壓電平降低到上述第1檢測電平后，在停止從上述第1內(nèi)部電源節(jié)點提供電源的內(nèi)部電路的動作的同時，輸出用于禁止從上述第2內(nèi)部電源節(jié)點提供電源的存儲器的訪問的信號的信號輸出單元；檢測上述電壓電平降低到比上述第1檢測電平還低的第2檢測電平的第2檢測單元；設(shè)置在上述主電源和上述第1內(nèi)部電源節(jié)點之間，直至上述電壓電平降低到上述第2檢測電平之前，把上述主電源連接到上述第1內(nèi)部電源節(jié)點，如果上述電壓電平降低到上述第2檢測電平，則從上述第1內(nèi)部電源節(jié)點切斷上述主電源的第1開關(guān)單元；設(shè)置在上述主電源和上述第2內(nèi)部電源節(jié)點之間，直至上述電壓電平降低到上述第2檢測電平之前，把上述主電源連接到上述第2內(nèi)部電源節(jié)點，如果上述電壓電平降低到上述第2檢測電平，則從上述第2內(nèi)部電源節(jié)點切斷上述主電源的第2開關(guān)單元；設(shè)置在上述副電源和上述第2內(nèi)部電源節(jié)點之間，直至上述電壓電平降低到上述第2檢測電平之前，把上述副電源連接到上述第2內(nèi)部電源節(jié)點，如果上述電壓電平降低到上述第2檢測電平，則把上述副電源連接到上述第2內(nèi)部電源節(jié)點的第3開關(guān)單元。
本發(fā)明的微型計算機，向內(nèi)部電源節(jié)點提供主電源或者副電源，其特征在于，包括檢測上述主電源的電壓電平的降低的檢測單元；設(shè)置在上述主電源和上述內(nèi)部電源節(jié)點之間，直至檢測上述電壓電平的降低之前，把上述主電源連接到上述內(nèi)部電源節(jié)點，如果檢測出上述電壓電平的降低，則停止上述主電源的供給的第1開關(guān)單元；由上述內(nèi)部電源節(jié)點提供電源，用于備份數(shù)據(jù)的非易失性存儲器；由上述內(nèi)部電源節(jié)點提供電源，當檢測出上述電壓電平的降低時，在上述非易失性存儲器中備份數(shù)據(jù)的控制單元；設(shè)置在上述副電源和上述內(nèi)部電源節(jié)點之間，直至檢測出上述電壓電平的降低之前，從上述內(nèi)部電源節(jié)點切斷上述副電源，在檢測出上述電壓電平的降低時，把上述副電源連接在上述內(nèi)部電源節(jié)點上，在上述備份處理結(jié)束時，從上述內(nèi)部電源節(jié)點再次切斷上述副電源的第2開關(guān)單元。
本發(fā)明的另一微型計算機，是在向第1內(nèi)部電源節(jié)點提供主電源的同時，向第2內(nèi)部電源節(jié)點提供上述主電源或者副電源的微型計算機，其特征在于，包括
檢測上述主電源的電壓電平降低到第1檢測電平的第1檢測單元；從上述第1內(nèi)部電源節(jié)點提供電源，控制內(nèi)部電路的動作的控制單元；從上述的2內(nèi)部電源節(jié)點向存儲單元提供電源，存儲數(shù)據(jù)的非易失性存儲器；在上述電壓電平降低到上述第1檢測電平時，通過停止上述控制單元的時鐘供給使上述控制單元的動作停止，與此同時禁止上述非易失性存儲器的訪問，使上述控制單元以及包含上述非易失性存儲器的內(nèi)部電路的動作停止的動作停止單元；檢測上述主電源的電壓電平降低到比上述第1檢測電平還低的第2檢測電平的第2檢測單元；設(shè)置在上述主電源和上述第1內(nèi)部電源節(jié)點間，直至上述電壓電平降低到上述第2檢測電平之前，把上述主電源連接在上述第1內(nèi)部電源節(jié)點上，如果上述電壓電平降低到上述第2檢測電平，則從上述第1內(nèi)部電源節(jié)點切斷上述主電源的第1開關(guān)單元；設(shè)置在上述主電源和上述第2內(nèi)部電源節(jié)點間，直至上述電壓電平降低到上述第2檢測電平之前，把上述主電源連接在上述第2內(nèi)部電源節(jié)點上，如果上述電壓電平降低到上述第2檢測電平，則從上述第2內(nèi)部電源節(jié)點切斷上述主電源的第2開關(guān)單元。
設(shè)置在上述副電源和上述第2內(nèi)部電源節(jié)點之間，直至上述電壓電平降低到上述第2檢測電平之前，從上述第2內(nèi)部電源節(jié)點切斷上述副電源，在上述電壓電平降低到上述第2檢測電平時，把上述副電源連接到上述第2內(nèi)部電源節(jié)點上的第3開關(guān)單元。
本發(fā)明的電源切換方法，是在主電源連接到數(shù)據(jù)處理裝置的第1和第2內(nèi)部電源節(jié)點上時，在從上述第1內(nèi)部電源節(jié)點切斷上述主電源的同時，把連接在上述第2內(nèi)部電源節(jié)點上的電源供給裝置從上述主電源切換到副電源的電源切換控制方法，其特征在于，包括在上述主電源連接在上述第1和第2內(nèi)部電源節(jié)點上，上述副電源從上述第2內(nèi)部電源節(jié)點被切斷時，檢測上述主電源的電壓電平已降低到第1檢測電平的步驟；如果檢測到上述主電源的電壓電平已降低到上述第1檢測電平，則通過停止從上述第1內(nèi)部電源節(jié)點提供電源來控制內(nèi)部電路的動作的控制單元的時鐘提供，在使上述控制電源的動作停止的同時，禁止從上述第2內(nèi)部電源節(jié)點向存儲單元提供電源而存儲數(shù)據(jù)的非易失性存儲器的訪問，使上述控制單元以及包含上述非易失性存儲器的內(nèi)部電路的動作停止的步驟；檢測上述主電源的電壓電平降低到比上述第1檢測電平還低的第2電壓電平的步驟；在檢測到上述主電源的電壓電平降低到上述第2檢測電平時，從上述第1和第2內(nèi)部電源節(jié)點切斷上述主電源，把上述副電源連接在上述第2內(nèi)部電源節(jié)點上的步驟。
如果采用本發(fā)明，因為如果主電源的電壓電平降低則切換到副電源，并且把副電源的使用抑制在最低限度，所以具有能夠在電源電平降低時可靠地確保數(shù)據(jù)，并且提高副電源的壽命的效果。


圖1是本發(fā)明的實施方式1的微型計算機的電路結(jié)構(gòu)圖。
圖2是本發(fā)明的實施方式1的微型計算機中的比較電路的電路結(jié)構(gòu)圖。
圖3是說明本發(fā)明的實施方式1的微型計算機的動作的時間圖。
圖4是本發(fā)明的實施方式2的微型計算機的電路結(jié)構(gòu)圖。
圖5是說明本發(fā)明的實施方式2的微型計算機的動作的時間圖。
圖6是現(xiàn)有微型計算機的電路結(jié)構(gòu)圖。
具體實施例方式
實施方式1圖1是本發(fā)明的實施方式1的微型計算機的電路結(jié)構(gòu)圖，在圖1中在和圖6一樣的部分上標注相同符號。該實施方式1的微型計算機是具有多個電源供給裝置的系統(tǒng)。
在圖1中，本實施方式1的微型計算機包括主電源Vmain；副電源Vbat；電源切換電路1；CPU11；存儲器12；外圍電路(外圍)13；旁路電容器14；發(fā)振電路(OSC)15；CPU總線16；備份存儲器17；中斷控制電路18。
在實施方式1的微型計算機中設(shè)置主電源端子a和副電源端子b這2個電源端子，在主電源端子a上連接主電源Vmain，在副電源端子b上連接副電源Vbat。
在主電源Vmain中采用干電池等的一次電池，或者鋰離子電池等的二次電池。另外，因為副電源Vbat是備用電源，所以在副電源Vbat中多采用小型紐扣電池等。
實施方式1的電源切換電路1具有分壓電阻4、5；基準電壓發(fā)生電路6；比較電路(比較器)7；PMOS晶體管10、20；NAND電路19。
該電源切換電路1如果檢測到主電源Vmain的電壓電平的降低，則在把提供給實施方式1的微型計算機的電源從主電源Vmain切換到副電源Vbat的同時，把數(shù)據(jù)備份在非易失性存儲器17中，如果結(jié)束了該備份處理，則副電源Vbat的供給也停止，切斷實施方式1的微型計算機的電源。
分壓電阻4設(shè)置在主電源端子a和節(jié)點d之間，分壓電阻5設(shè)置在節(jié)點d和接地之間。這些分壓電阻4以及5在節(jié)點d上生成根據(jù)各自的電阻值分壓主電源Vmain的電壓的電壓(主電源Vmain的分壓電壓)。
基準電壓發(fā)生電路6發(fā)生基準電壓，并輸出到節(jié)點c。
比較電路7的正相輸入端子(+輸入端子)與節(jié)點c連接，比較電路7的反相輸入端子(-輸入端子)與節(jié)點d連接，而比較電路7的輸出端子與節(jié)點f連接。該比較電路7將節(jié)點d的電位(主電源Vmain的分壓電壓)和節(jié)點c的電位(來自基準電壓發(fā)生電路6的基準電壓)比較，把該比較結(jié)果輸出到節(jié)點f(中斷控制電路18，NAND電路19，PMOS晶體管20的柵極電極)。因而，比較電路7根據(jù)該輸出信號控制PMOS晶體管20的通/斷。
圖2是比較電路7的電路結(jié)構(gòu)圖。而且，在圖2(a)和圖2(b)中，在同樣的部分上標注相同的符號。
無論圖2(a)或者(b)哪個，比較電路7都具有電流源電路31、差動輸入電路32、放大電路33、輸出電路34。
電流源電路31用PMOS晶體管p1、p2；NMOS晶體管n1、n2；電阻r1構(gòu)成，把恒定電流提供給差動輸入電路32。
差動輸入電路32是由PMOS晶體管p3、p4；NMOS晶體管n3、n4、n5；電阻r1構(gòu)成的差動電路，把與從節(jié)點c(基準電壓發(fā)生電路6)輸入到+輸入端子的基準電壓，和從節(jié)點d輸入到-輸入端子的主電源Vmain的分壓電壓的差異相應(yīng)的電壓輸出到放大電路33。
放大電路33用PMOS晶體管p5、電阻r2構(gòu)成，反轉(zhuǎn)放大差動輸入電路32的輸出電壓，輸出到輸出緩沖器34。
輸出電路34用2個CMOS轉(zhuǎn)換器i1、i2構(gòu)成，根據(jù)經(jīng)由放大電路33輸入的差動輸入電路32的輸出電壓，輸出“H”(高)電平或者“L”(低)電平。
在這樣的圖2(a)或者(b)的比較電路7中的構(gòu)成是，在主電源Vmain的分壓電壓(節(jié)點d的電位)比基準電壓(節(jié)點c的電位)還高，節(jié)點d的電位＞節(jié)點c的電位時，作為兩電位的比較結(jié)果，從輸出電路34輸出“L”電平，在主電源Vmain的分壓電壓(節(jié)點d的電位)小于等于基準電壓(節(jié)點c的電位)，節(jié)點d的電位≤節(jié)點c的電位時，作為兩電位的比較結(jié)果，從輸出電路34輸出“H”電平。
在圖2(a)的比較電路7中，電流源電路31、差動輸入電路32、放大電路33、輸出電路34的電源端子全部與副電源端子b連接，向這些全部的電路提供副電源Vbat，而在圖2(b)的比較電路7中，只把輸出電路34的第2段的CMOS轉(zhuǎn)換器i2的電源端子連接在副電源端子b上，只向該第2段的CMOS轉(zhuǎn)換器i2提供副電源Vbat，其他的電流源電路31、差動輸入電路32、放大電路33，以及輸出電路34的初段的CMOS轉(zhuǎn)換器i1的電源端子與主電源端子a連接，向這些電路提供主電源Vmain。
PMOS晶體管20設(shè)置在主電源端子a和內(nèi)部電源節(jié)點e之間，PMOS晶體管20的柵極電極與節(jié)點f連接。在上述現(xiàn)有電源切換電路100(參照圖6)中，PMOS晶體管8的基板與內(nèi)部電源節(jié)點e連接，而在該實施方式1的電源切換電路1中，PMOS晶體管20的基板與主電源端子a連接。
NAND電路19從內(nèi)部電源e提供電源(其電源端子與內(nèi)部電源節(jié)點e連接)，NAND電路19的第1輸入端子與節(jié)點f(比較電路7的輸出端子)連接，向NAND電路19的第2輸入端子輸入來自CPU11的斷電信號Poff_n，NAND電路19的輸出端子與PMOS晶體管10的柵極電極連接。該NAND電路19生成比較電路7的輸出信號和斷電信號Poff_n的否定邏輯積信號，用該否定邏輯積信號控制PMOS晶體管10的通/斷。
PMOS晶體管10設(shè)置在副電源端子b和內(nèi)部電源節(jié)點e之間，PMOS晶體管10的柵極電極與NAND電路19的輸出端子連接。
這樣，實施方式1的電源切換電路1在上述現(xiàn)有電源切換電路100(參照圖6)中，在把轉(zhuǎn)換器9變更為NAND柵極19的同時，把將基板連接在內(nèi)部電源節(jié)點e上的PMOS晶體管8變更為將基板連接在主電源端子a上的PMOS晶體管20。
CPU11從內(nèi)部電源節(jié)點e提供電源(其電源端子與內(nèi)部電源節(jié)點e連接)，與CPU總線16連接，控制該實施方式1的微型計算機的動作。進而，在本實施方式1的電源切換電路1中，CPU11如果受理來自中斷控制電路18的中斷請求，則在進行了把CPU11內(nèi)的寄存器和存儲器12的數(shù)據(jù)備份在備份存儲器17中的中斷處理后，把斷電信號Poff_n輸出到電源切換電路1內(nèi)的NAND電路19。
存儲器12是SRAM等的非易失性半導(dǎo)體存儲器，從內(nèi)部電源節(jié)點e提供電源(其電源端子與內(nèi)部電源節(jié)點e連接)，該數(shù)據(jù)以及地址輸入輸出接口與CPU總線16連接，由CPU11控制，存儲CPU11使用的數(shù)據(jù)等。
外圍電路13從內(nèi)部電源節(jié)點e提供電源(其電源端子與內(nèi)部電源節(jié)點e連接)，其地址以及數(shù)據(jù)的輸入輸出接口與CPU16連接，由CPU11控制動作。
旁路電容器14設(shè)置在內(nèi)部電源節(jié)點e和接地電源之間，除去電源噪音。
發(fā)振電路15從內(nèi)部電源節(jié)點e提供電源(其電源端子與內(nèi)部電源節(jié)點e連接)，生成時鐘信號CLK，把該時鐘信號CLK輸出到CPU11、存儲器12、外圍電路13、備份存儲器17、中斷控制電路18。
CPU總線16連接CPU11和存儲器12、外圍電路13、備份存儲器17之間。
備份存儲器17從內(nèi)部電源節(jié)點e提供電源(其電源端子與內(nèi)部電源節(jié)點e連接)，其數(shù)據(jù)以及地址輸入輸出接口與CPU總線16連接，靠CPU11控制并動作。該備份存儲器17是FeRAM、EEPROM等的非易失性半導(dǎo)體存儲器(是不提供電源，也可以保持已存儲的數(shù)據(jù)的存儲器)，可以作為CPU11內(nèi)的寄存器和存儲器12的數(shù)據(jù)備份存儲用。
中斷控制電路18把其電源端子連接在電源節(jié)點上，輸入端子與節(jié)點f(比較電路7的輸出端子)連接，輸出端子與CPU11連接。該中斷控制電路18根據(jù)比較電路7的輸出，把中斷請求信號輸出到CPU11。
這樣，實施方式1的微型計算機在上述現(xiàn)有微型計算機(參照圖6)中，設(shè)置備份存儲器17以及中斷控制電路18，把電源切換電路100變更為將轉(zhuǎn)換器9變更為NAND柵極19的電源切換電路1，并且比較電路7的輸出輸入到中斷控制電路18以及NAND電路19，在從CPU11向NAND電路19輸出斷電信號Poff_n的同時，把將基板與內(nèi)部電源節(jié)點e連接的PMOS晶體管8變更為將基板與主電源端子a連接的PMOS晶體管20。
圖3是說明從實施方式1的微型計算機中的一般的動作到備份動作以及切斷電源的一連串的動作的時間圖。
在本實施方式1的微型計算機中，也和上述現(xiàn)有微型計算機一樣，用電源切換電路1的比較電路7比較主電源Vmain的分壓電壓(節(jié)點d的電位)，和來自基準電壓發(fā)生電路6的基準電壓(節(jié)點c的電位)，用電源切換電路1的比較電路7比較，根據(jù)該比較結(jié)果，完成電源供給裝置的切換。
即，一般，PMOS晶體管20閉合(導(dǎo)通)，PMOS晶體管10打開(截至)，經(jīng)由PMOS晶體管20向內(nèi)部電源節(jié)點e提供主電源Vmain，靠主電源Vmain動作，但如果檢測主電源Vmain的電壓電平的降低，則在關(guān)斷PMOS晶體管20的同時，關(guān)斷PMOS晶體管10，經(jīng)由PMOS晶體管10向內(nèi)部電源節(jié)點e提供副電源Vbat。
首先，在至時刻t2的一般動作期間T0中，主電源Vmain的電壓電平在實施方式1的微型計算機的動作保證范圍內(nèi)，為節(jié)點d的電位＞節(jié)點c的電位比較電路7的輸出(節(jié)點f的電位)是“L”電平。
而后，在節(jié)點f是“L”電平時，PMOS晶體管20閉合(導(dǎo)通)，NAND柵極19的輸出因為是“H”電平，所以PMOS晶體管10打開(截至)。
因而，向內(nèi)部電源節(jié)點e從主電源端子a經(jīng)由PMOS晶體管20提供主電源Vmain，切斷來自副電源Vbat的電源供給，把主電源Vmain作為供給電源，CPU11、存儲器12及其他內(nèi)部電路動作。
以下，在一般動作期間T0內(nèi)的時刻t1以后，主電源Vmain的電壓電平逐漸降低，不久在時刻t2，如果節(jié)點d的電位≤節(jié)點c的電位即如果主電源Vmain的電壓電平為比較電路7的檢測電平，則比較電路7檢測主電源Vmain的電壓電平的降低，比較電路7的輸出(節(jié)點f的電位)從“L”電平向“H”電平反轉(zhuǎn)。
由此，PMOS晶體管20被關(guān)斷。另外，此時，從CPU11輸入到NAND柵極19的斷電信號Poff_n因為是“H”電平，所以如果節(jié)點f是“H”電平，則NAND柵極19的輸出變?yōu)椤癓”電平，PMOS晶體管10關(guān)斷。
因而，從副電源端子b經(jīng)由PMOS晶體管10向內(nèi)部電源節(jié)點e提供副電源Vbat，來自主電源Vmain的電源供給被切斷，CPU11、存儲器12、外圍電路13、發(fā)振電路15、中斷控制電路18的供給電源靠實施方式1的電源切換電路1的作用，從主電源Vmain切換到副電源Vbat，處于備份動作期間T2。
另外，在時刻t2，如果節(jié)點f從“L”電平變?yōu)椤癏”電平，則中斷控制電路18取入節(jié)點f的上升，向CPU11發(fā)送中斷請求信號(“H”電平的脈沖信號)。于是，CPU11受理來自中斷控制電路18的中斷請求，進行備份動作的中斷處理。
該備份動作的中斷處理就是把CPU11內(nèi)的寄存器以及存儲器12的數(shù)據(jù)記錄在備份存儲器17中。此時，把能夠判斷伴隨備份動作而斷電所使用特定的代碼，寫入備份存儲器17的特定的地址。
而后，在時刻t3中，如果上述數(shù)據(jù)以及特定代碼的備份結(jié)束，則CPU11把斷電信號Poff_n從“H”電平設(shè)置為“L”電平。
如果斷電信號Poff_n是“L”電平，則因為NAND電路19的輸出從“L”電平變?yōu)椤癏”電平，所以PMOS晶體管10關(guān)斷。
由此，實施方式1的微型計算機的內(nèi)部電源節(jié)點e切斷副電源Vbat和主電源Vmain的兩電源的供給，CPU11、存儲器12、外圍電路13、發(fā)振電路15、中斷控制電路18的斷電結(jié)束，處于內(nèi)部斷電期間T3。
如果再次投入實施方式1的微型計算機的主電源Vmain，因為再次變?yōu)楣?jié)點d的電位＞節(jié)點c的電位所以比較電路7的輸出(節(jié)點f的電位)是“L”電平，PMOS晶體管20再次關(guān)斷，向內(nèi)部電源節(jié)點e提供主電源Vmain。
于是，CPU11被復(fù)位解除處于初始動作，從備份存儲器17讀出在斷電前備份的數(shù)據(jù)，再設(shè)定CPU11內(nèi)的寄存器以及存儲器12。由此，實施方式1的微型計算機恢復(fù)到斷電前的狀態(tài)。
CPU11在上述初始動作的最初，讀出被記錄在備份存儲器17的上述特定的地址上的代碼。而后，CPU11根據(jù)該讀出的代碼是否是在上述備份動作時被記錄的上述特定的代碼，能夠判別在斷電前是否進行了數(shù)據(jù)的備份動作，只在斷電前進行了數(shù)據(jù)的備份動作時，在上述初始動作中從備份存儲器17中讀出備份數(shù)據(jù)，當在斷電前未進行數(shù)據(jù)的備份動作時，不進行備份存儲器17的讀出。
在圖2(a)的比較電路7中，電流源電路31、差動輸入電路32、放大電路33、輸出電路34的電源端子與副電源端子b連接。這樣，向比較電路7不是提供檢測電壓電平的降低的主電源Vmain，而是直接提供副電源Vbat，即使在主電源Vmain的電壓電平降低時或者來自主電源Vmain的電源供給停止時，也可以可靠地使比較電路7動作。
由此，在備份動作期間T2，即使主電源Vmain的電壓電平降低，也可以把節(jié)點f保持在“H”電平，能夠可靠地發(fā)生備份的中斷處理。
進而，在本實施方式1中，NAND電路19的電源端子也與副電源端子b連接。這樣，通過在NAND電路19上不提供檢測電壓電平的降低的主電源Vmain，而直接提供副電源Vbat，即使在主電源Vmain的電壓電平降低時或者來自主電源Vmain的電源供給停止時，也能夠可靠地使NAND電路19動作。
另外，在上述現(xiàn)有微型計算機(參照圖6)中，因為PMOS晶體管8的基板與內(nèi)部電源節(jié)點e連接，所以即使截至PMOS晶體管8，PMOS晶體管8的連接也處于正方向二極管，雖然主電源Vmain未從內(nèi)部電源節(jié)點e完全切斷，但在本實施方式1的微型計算機中，PMOS晶體管20的基板與主電源端子a連接，因為PMOS晶體管20的連接為反向二極管，所以如果截至PMOS晶體管20，則可以把主電源Vmain完全從內(nèi)部電源節(jié)點e切斷。
由此，在內(nèi)部斷電期間T3，把PMOS晶體管20、10的柵極電極保持在“H”電平，把內(nèi)部電源節(jié)點e從主電源Vmain以及副電源Vbat可靠地切斷，能夠?qū)崿F(xiàn)完全的斷電。
一般，微型計算機的消費電流是從數(shù)十“μA”到數(shù)“mA”，比較器(比較電路)的消費電流是約1～2[μA]。因而，在圖7(a)的比較電路7中，雖然與微型計算機全體的消耗電流比較是很少的，但從副電源Vbat消耗恒定的電流。
在圖2(a)的比較電路7中，恒定地消耗電流的電路是電流源電路31、差動輸入電路32，以及放大電路33，其恒定電流的電流值依賴于電流源電路31的電阻r1的電阻值以及放大電路33的電阻r2的電阻值。但是，輸出電路34因為用CMOS轉(zhuǎn)換器i1、i2構(gòu)成，所以不流過恒定電流。另外，NAND電路19也是因為基本構(gòu)成是CMOS轉(zhuǎn)換器，所以和比較電路7的輸出電路34一樣，不流過恒定電流。
因而，在圖2(b)的比較電路7中，為了減少來自副電源Vbat的電流消耗，只把輸出電路34的第2段的轉(zhuǎn)換器i2的電源端子連接在副電源端子b上，其他的電流源電路31、差動輸入電路32、放大電路33，以及輸出電路34的前端的轉(zhuǎn)換器i1的電源端子與主電源端子a連接。圖2(b)的比較電路7不從副電源Vbat消耗恒定電流。因而，在圖2(b)的比較電路7中，與圖2(a)的比較電路7相比，還能夠降低來自副電源Vbat的電流消耗。
而且，在圖2(b)的比較電路7中，在主電源Vmain的電壓降低時或者從主電源Vmain未提供電源時，需要從輸出電路34的第2段的轉(zhuǎn)換器i2輸出“H”電平，但輸出電路34的前端的轉(zhuǎn)換器i1的輸出在主電源Vmain的電壓降低時或者未從主電源Vmain提供電源時，因為變?yōu)榈?段的轉(zhuǎn)換器i2的輸入閾值或者以下的“L”電平，所以圖2(b)的比較電路7能夠滿足上述的主要條件。
另外，在圖2(b)的比較電路7中，為了更正副電源Vbat的電壓電平，和電平下降后的主電源Vmain的電壓電平不同，在第2段的轉(zhuǎn)換器i2的輸入段上設(shè)置用MOS晶體管構(gòu)成的電平變換電路。這樣的MOS構(gòu)成的電平變換電路和CMOS轉(zhuǎn)換器一樣，由于不流過恒定電流，所以即使設(shè)置它也能夠降低副電源Vbat的消耗。
進而，設(shè)置成并不是用比較電路7始終監(jiān)視主電源Vmain的電壓電平，而是定期性監(jiān)視的結(jié)構(gòu)，在不監(jiān)視上述電壓電平期間，關(guān)閉比較電路7，由此也可以謀求降低副電源Vbat的消耗。
如上所述如果采用實施方式1，則如果檢測出主電源Vmain的電壓電平的降低，則在把電源供給裝置從主電源Vmain切換到副電源Vbat的同時，使其發(fā)生數(shù)據(jù)備份的中斷處理，使用副電源Vbat把數(shù)據(jù)備份(退避)到非易失性存儲器上，如果該數(shù)據(jù)退避結(jié)束，則還切斷來自副電源Vbat的電源供給，在主電源Vmain的電壓電平降低時，不用副電源Vbat長時間驅(qū)動系統(tǒng)整體，只在進行數(shù)據(jù)的備份(數(shù)據(jù)的退避)處理的備份動作期間使用副電源Vbat，通過把副電源Vbat的使用抑制在最低限度，能夠在主電源Vmain的電壓電平降低時確保數(shù)據(jù)，并且可以提高電源Vbat的壽命。
如果是單純降低消耗能量，則通過使微型計算機的內(nèi)部電路的時鐘信號CLK等的動態(tài)信號全部停止，具有一定程度的效果。但是，在構(gòu)成上述內(nèi)部電路的晶體管中，即使在靜態(tài)下也存在微小的泄漏電流，如果內(nèi)部電路的規(guī)模大則泄漏電流不可忽視。在本實施方式1中，如果結(jié)束了備份處理，則從上述內(nèi)部電路完全切斷電源供給裝置自身，因為停止電源供給，所以與只是動態(tài)信號停止的情況相比，可以降低消耗能量。
實施方式2圖4是本發(fā)明的實施方式2的微型計算機的電路構(gòu)成圖，在圖4中，在和圖1或者圖6同樣的部分上標注相同的符號。本實施方式2的微型計算機也和上述實施方式1的微型計算機一樣，是具有多個電源供給裝置的系統(tǒng)。
在圖4中，實施方式2的微型計算機包括電源切換電路2；主電源Vmain；副電源Vbat；CPU11；SRAM21；發(fā)振電路(OSC)15；CPU總線16；D型觸發(fā)器22；AND電路23；旁路電容器24。而且，本實施方式2的微型計算機和上述實施方式1的微型計算機一樣，還具備與CPU總線連接的外圍電路(外圍)13以及與內(nèi)部電源節(jié)點e連接的旁路電容器14，在圖3中，省略這些外圍電路13以及旁路電容器14。
實施方式2的電源切換電路2具有分壓電阻4、5、25；基準電壓發(fā)生電路6；比較電路(比較器)7、26；PMOS晶體管10、20、28；轉(zhuǎn)換器9、27。
該電源切換電路2如果檢測到主電源Vmain的電壓電平的降低，則在停止時鐘的供給并使CPU11等的內(nèi)部電路的動作停止的同時，禁止SRAM21的訪問，如果檢測到主電源Vmain的電壓電平進一步降低，則在停止CPU11等的內(nèi)部電路的電源供給的同時，把提供給SRAM單元21d的電源從主電源Vmain切換到副電源Vbat。
分壓電阻4設(shè)置在主電源端子a和節(jié)點d之間，分壓電阻5設(shè)置在節(jié)點d和節(jié)點g之間，分壓電阻25設(shè)置在節(jié)點g和接地之間。這些分壓電阻4、5、25在節(jié)點g上生成根據(jù)分壓電阻4、5的串連電阻值和分壓電阻25的阻值分壓主電源Vmain的電壓后的電壓(主電源Vmain的第1分壓電阻)的同時，在節(jié)點d上生成根據(jù)分壓電阻4的阻值和分壓電阻5、25的串連阻值分壓的電壓(主電源Vmain的第2分壓電壓)。
比較電路7的正相輸入端子(+輸入端子)與節(jié)點c連接，比較電路7的反相輸入端子(-輸入端子)與節(jié)點d連接，比較電路7的輸出端子與節(jié)點f連接。該比較電路7把節(jié)點d的電位(主電源Vmain的第2分壓電壓)和節(jié)點c的電位(來自基準電壓發(fā)生電路6的基準電壓)比較，把該比較結(jié)果輸出到節(jié)點f(PMOS晶體管20、28的柵極電極)。因而，比較電路7用該輸出信號控制PMOS晶體管20以及28的導(dǎo)通/截至。
比較電路26的正相輸入端子(+輸入端子)與節(jié)點c連接，比較電路7的反相輸入端子(-輸入端子)與節(jié)點g連接，比較電路7的輸出端子與轉(zhuǎn)換器27的輸入端子連接。該比較電路26把節(jié)點g的電位(主電源Vmain的第1分壓電壓)與節(jié)點c的電位(來自基準電壓發(fā)生電路6的基準電壓)比較，把該比較結(jié)果輸出到轉(zhuǎn)換器27。
本實施方式2的比較電路7以及28的結(jié)構(gòu)和在上述實施方式1中的圖2(a)的比較電路7一樣，但電源端子的連接和上述實施方式1不同。在該實施方式2中，比較電路7、28的電流源電路31、差動輸入電路32、放大電路33、輸出電路34的電源端子并不是副電源Vbat(副電源端子b)，而是全部與第2內(nèi)部電源節(jié)點i連接。
在本實施方式2中，主電源Vmain的第2分壓電壓(節(jié)點d的電位)在上述實施方式1中相當于用于檢測主電源Vmain的電壓電平降低的分壓電壓(節(jié)點d的電位)，主電源Vmain的第1分壓電壓(節(jié)點g的電位)是比上述第2分壓電壓以及上述實施方式1的分壓電平還低的電壓。因而，如果主電源Vmian的電壓電平降低，則在比較電路7檢測主電源Vmain的電壓降低之前，在比比較電路7檢測時的電壓電平降低程度輕的電壓電平降低時，用比較電路26檢測主電源Vmain的電壓降低。
轉(zhuǎn)換器9從第1內(nèi)部電源節(jié)點e提供電源(其電源端子與第1內(nèi)部電源節(jié)點e連接)，轉(zhuǎn)換器9的輸入端子與節(jié)點f(比較電路7的輸出端子)連接，轉(zhuǎn)換器9的輸出端子與PMOS晶體管10的柵極電極連接。該轉(zhuǎn)換器9反轉(zhuǎn)比較電路7的輸出信號，并輸出到PMOS晶體管10的柵極電極，用該反轉(zhuǎn)信號控制PMOS晶體管10的導(dǎo)通/截至。
轉(zhuǎn)換器27從第1內(nèi)部電源節(jié)點e提供電源(該電源端子與第1內(nèi)部電源節(jié)點e連接)，轉(zhuǎn)換器27的輸入端子與比較電路26的輸出端子連接，轉(zhuǎn)換器27的輸出端子與節(jié)點h(觸發(fā)器22的數(shù)據(jù)輸入端子D)連接。該轉(zhuǎn)換器27反轉(zhuǎn)比較電路26的輸出信號，輸出到上述數(shù)據(jù)輸入端子D。
PMOS晶體管28設(shè)置在主電源端子a和內(nèi)部電源節(jié)點i之間，PMOS晶體管28的柵極電極和PMOS晶體管20的柵極電極一樣與節(jié)點f連接。
在該實施方式2的電源切換電路2中，PMOS晶體管20的基板與主電源端子a連接，而PMOS晶體管28的基板和上述現(xiàn)有電源切換電路100(參照圖6)的PMOS晶體管8一樣，與內(nèi)部電源節(jié)點i連接。
這樣，實施方式2的電源切換電路，是在上述現(xiàn)有電源切換電路100(參照圖6)中，在設(shè)置分壓電阻25、比較電路26、轉(zhuǎn)換器27、PMOS晶體管28的同時，把將基板與內(nèi)部電源節(jié)點e連接的PMOS晶體管8，變更為將基板與主電源端子a連接的PMOS晶體管20的電路。
而后，在本實施方式2的電源切換電路2中，通過設(shè)置PMOS20以及28，把主電源Vmain的供給路徑(提供主電源Vmain的電源節(jié)點)分成2個，設(shè)置經(jīng)由PMOS晶體管20提供主電源Vmain的內(nèi)部電源節(jié)點(設(shè)置為第1內(nèi)部電源節(jié)點)e；經(jīng)由PMOS晶體管28提供主電源Vmain的內(nèi)部電源節(jié)點(設(shè)置為第2內(nèi)部電源節(jié)點)i。
CPU11從第1內(nèi)部電源節(jié)點e被提供電源(該電源端子與第1內(nèi)部電源節(jié)點e連接)，并與CPU總線16連接，控制該實施方式2的微型計算機的動作。但是，該實施方式2的CPU11和上述CPU11不同，未進行數(shù)據(jù)的備份中斷處理，并且不輸出斷電信號Poff_n。
SRAM21具有地址譯碼器21a；AND電路21b；位線開關(guān)21c；SRAM單元21d。進而，在SRAM21中設(shè)置與SRAM21的存儲位數(shù)相應(yīng)個數(shù)的多個SRAM單元21d；與多個字地址數(shù)相應(yīng)的個數(shù)的多個AND電路21b；與構(gòu)成1個字的多位數(shù)(CPU總線16的數(shù)據(jù)總線的條數(shù))相應(yīng)的多個位線開關(guān)21c，而在該圖4中，為了說明，只圖示了SARM單元的1位量。
地址譯碼器21a從第1內(nèi)部電源節(jié)點e被提供電源(其電源端子與第1內(nèi)部電源節(jié)點e連接)，譯碼從CPU總線16的地址總線輸入的地址數(shù)據(jù)地址(Address)，在根據(jù)該譯碼信號，向AND電路21b輸出單元選擇信號(字線選擇信號)的同時，向位線開關(guān)21c的開關(guān)MOS晶體管的柵極電極輸出位線選擇信號(芯片選擇信號)。因而，地址譯碼器21a用上述位線選擇信號控制上述開關(guān)MOS晶體管的導(dǎo)通/截至。
AND電路21b從第1內(nèi)部電源節(jié)點e被提供電源(該電源端子與第1內(nèi)部電源節(jié)點e連接)，向AND電路21b的第1輸入端子上輸入來自地址譯碼器21的單元選擇信號，向AND電路21b的第2輸入端子輸入觸發(fā)器22的數(shù)據(jù)輸出端子Q的輸出信號，AND電路21b的輸出端子與SRAM單元21d的單元開關(guān)MOS晶體管的柵極電極連接。該AND電路21b生成上述單元選擇信號和觸發(fā)器22的數(shù)據(jù)輸出端子Q的輸出信號的邏輯積信號，用該邏輯積信號控制單元開關(guān)MOS晶體管的導(dǎo)通/截至。
位線開關(guān)21c用2個開關(guān)MOS晶體管構(gòu)成，這些開關(guān)MOS晶體管分別設(shè)置在分別與CPU總線16的數(shù)據(jù)總線連接的節(jié)點j、k和位線之間，向所有柵極電極輸入來自地址譯碼器21a的上述位線選擇信號。
SRAM單元21d由從第2內(nèi)部電源節(jié)點i被提供電源(把該電源端子連接在第2內(nèi)部電源節(jié)點i上)的2個轉(zhuǎn)換器；2個單元開關(guān)MOS晶體管構(gòu)成，把從CPU總線16的數(shù)據(jù)總線，經(jīng)由節(jié)點j、k、位線開關(guān)21c、位線，以及上述2個單元開關(guān)MOS晶體管輸入的1位的數(shù)據(jù)，存儲在用上述2個轉(zhuǎn)換器構(gòu)成的觸發(fā)器中(數(shù)據(jù)的寫入)，或者把存儲在該觸發(fā)器中的1位的數(shù)據(jù)輸出到CPU總線16的數(shù)據(jù)總線(數(shù)據(jù)的讀出)。
觸發(fā)器22從第1內(nèi)部電源節(jié)點e提供電源(把該電源端子與第1內(nèi)部電源節(jié)點e連接)，觸發(fā)器22的數(shù)據(jù)輸入端子D與節(jié)點h(電源切換電路2內(nèi)的轉(zhuǎn)換器27的輸出端子)連接，觸發(fā)器22的數(shù)據(jù)輸出端子Q與AND電路23的輸入端子以及SRAM21內(nèi)的AND電路21的輸入端子連接，向觸發(fā)器22的時鐘輸入端子輸入從發(fā)振電路15輸出的時鐘信號。該觸發(fā)器22栓鎖電源切換電路2內(nèi)的比較電路26的輸出信號的反轉(zhuǎn)信號，并輸出到AND電路23以及SRAM21內(nèi)的AND電路21b。
AND電路23從第1內(nèi)部電源節(jié)點e提供電源(該電源端子與第1內(nèi)部電源節(jié)點e連接)，向AND電路23的第1輸入端子輸入從發(fā)振電路15輸出的時鐘信號，向AND電路23的第2輸入端子輸入觸發(fā)器22的數(shù)據(jù)輸出端子Q的輸出信號。該AND電路23把來自發(fā)振電路15的時鐘信號和觸發(fā)器22的數(shù)據(jù)輸出端子Q的輸出信號的邏輯積信號作為時鐘信號CLK生成，把該時鐘信號CLK輸出到CPU11以及SRAM21。
用PMOS晶體管20提供主電源Vmain的第1內(nèi)部電源節(jié)點e向包含CPU11、發(fā)振電路15、觸發(fā)器22、AND電路23、SRAM21內(nèi)的地址譯碼器21a、AND電路21b的幾乎所有的內(nèi)部電路提供電源。在該實施方式2中，第1內(nèi)部電源節(jié)點e和上述實施方式1不同，因為不與PMOS晶體管10連接，所以即使PMOS晶體管10導(dǎo)通，也不與副電源端子b連接，不會從副電源Vbat提供電源。
另一方面，用PMOS晶體管28提供主電源Vmain的第2內(nèi)部電源節(jié)點i只向SRAM21的SRAM單元21d(的轉(zhuǎn)換器)提供電源。該第2內(nèi)部電源節(jié)點i和在上述實施方式1中的內(nèi)部電源節(jié)點e一樣，因為與PMOS晶體管10連接，所以如果PMOS晶體管10導(dǎo)通，則與副電源端子b連接，可以從副電源Vbat提供電源。
這樣，實施方式2的微型計算機，在上述現(xiàn)有微型計算機(參照圖6)中，設(shè)置D型觸發(fā)器22、AND電路23、旁路電容器24，把存儲器12變更為SRAM21，把電源切換電路100變更為設(shè)置有分壓電阻25、比較電路26、轉(zhuǎn)換器27、PMOS晶體管28的電源切換電路2，構(gòu)成用PMOS晶體管20向除去SRAM單元21d其他幾乎全部的內(nèi)部電路提供主電源Vmain的第1內(nèi)部電源節(jié)點e；用PMOS晶體管28或者10只對SRAM電源21d提供主電源Vmain或者副電源Vbat的第2內(nèi)部電源節(jié)點i這2個電源供給路徑。而且，設(shè)置在上述實施方式1的微型計算機(參照圖1)上的備份存儲器17以及中斷控制電路18因為在該實施方式2的微型計算機中不需要，所以不設(shè)置。
圖5是說明從實施方式2的微型計算機中的一般動作開始到CPU動作停止以及CPU斷電的一連串動作的時間圖。
即使在該實施方式2中的微型計算機中，也和上述現(xiàn)有微型計算機一樣，主電源Vmain的第2分壓電壓(節(jié)點d的電位)，和來自基準電壓發(fā)生電路6的基準電壓(節(jié)點c的電位)用電源切換電路2的比較電路7比較，根據(jù)該比較結(jié)果，進行電源供給裝置的切換。
進而，在本實施方式2的微型計算機中，主電源Vmain的第1分壓電壓(節(jié)點g的電位)、上述基準電壓(節(jié)點c的電位)用電源切換電路2的比較電路26比較，根據(jù)其比較結(jié)果，CPU11的動作(＝微型計算機的動作)停止。
在主電源端子a的電位＞0時，因為是節(jié)點d的電位＞節(jié)點g的電位，所以如果主電源Vmain的電壓電平降低，則上述CPU動作停止在上述電源供給裝置的切換之前進行。
首先，在至時刻t4的一般動作期間T0中，主電源Vmain的電壓電平在實施方式2的微型計算機的動作保證范圍內(nèi)，節(jié)點g的電位＞節(jié)點c的電位因而，節(jié)點d的電位＞節(jié)點c的電位比較電路26的輸出以及比較電路7的輸出(節(jié)點f的電位)都是“L”電平。
而后，在節(jié)點f是“L”電平時，PMOS晶體管20、28導(dǎo)通，因為轉(zhuǎn)換器9的輸出是“H”電平，所以PMOS晶體管10截至。
因而，從主電源端子a經(jīng)由PMOS晶體管20向第1內(nèi)部電源節(jié)點e提供主電源Vmain，從主電源端子a經(jīng)由PMOS晶體管28向第2內(nèi)部電源節(jié)點i提供主電源Vmain，來自副電源Vbat的電源供給被切斷。
另外，在比較電路26的輸出是“L”電平時，因為轉(zhuǎn)換器27的輸出(節(jié)點h的電位)是“H”電平，所以觸發(fā)器22把來自發(fā)振電路15的時鐘信號作為觸發(fā)，栓鎖該節(jié)點h的“H”電平，把“H”電平輸出到AND電路23以及SRAM21內(nèi)的AND電路21b。
因而，AND電路23把在發(fā)振電路15中生成的時鐘信號直接作為時鐘信號CLK輸出，SRAM21內(nèi)的AND電路21b把從地址譯碼器21a輸入的單元選擇信號，直接輸出到SRAM單元21d的單元開關(guān)MOS晶體管的柵極電極。
這樣，在一般動作期間T0中，把主電源Vmain作為供給電源，把在發(fā)振電路15中生成的時鐘信號直接作為時鐘信號CLK提供，CPU11、SRAM21及其他內(nèi)部電路動作。
以下，在一般動作期間T0內(nèi)的時刻t1以后，主電源Vmain的電壓電平逐漸降低，不久在時刻t4，如果，節(jié)點c的電位≤節(jié)點g的電位即如果主電源Vmain的電壓電平達到比較電路26的檢測電平(第1檢測電平)，則比較電路26檢測主電源Vmain的電壓電平的降低，因為比較電路26的輸出從“L”電平向“H”電平反轉(zhuǎn)，所以轉(zhuǎn)換器27的輸出(節(jié)點h的電位)也從“H”電平向“L”電平反轉(zhuǎn)。而且，此時還是處于，節(jié)點d的電位＞節(jié)點c的電位比較電路7的輸出(節(jié)點f的電位)仍處于“L”電平。
如果節(jié)點h從“H”電平變?yōu)椤癓”電平，則觸發(fā)器22把來自發(fā)振電路15的時鐘信號作為觸發(fā)信號，栓鎖該節(jié)點h的“L”電平，把“L”電平輸出到AND電路23以及SRAM21內(nèi)的AND電路21b。
由此，AND電路23把作為其輸出的時鐘信號CLK固定在“L”電平，因為停止時鐘信號的供給，所以不向CPU11提供動作時鐘，CPU11停止其動作，處于CPU動作停止期間T4，因而，本實施方式2的微型計算機停止動作。
另外，SRAM21內(nèi)的AND電路21b也因為把其輸出作為“L”電平固定，所以SRAM單元21d內(nèi)的開關(guān)NMOS晶體管處于截至狀態(tài)，不能訪問SRAM單元21d。
但是，因為從第2內(nèi)部電源節(jié)點i經(jīng)由PMOS晶體管28向SRAM21的SRAM單元21d提供主電源Vmain，所以保持SRAM21的記錄數(shù)據(jù)。
這樣，在用比較電路7檢測到主電源Vmain的電平降低之前，如果用比較電路26檢測主電源Vmain的電平降低，則停止來自AND電路23的時鐘信號的供給，在使本實施方式2的微型計算機的動作停止的同時，禁止SRAM21的訪問。
主電源Vmain的電壓電平進一步降低，不久在時刻t5中，如果節(jié)點d的電位≤節(jié)點c的電位即如果主電源Vmain的電壓電平達到比較電路7的檢測電平(第2檢測電平)，則比較電路7檢測主電源Vmain的電壓電平的降低，比較電路7的輸出(節(jié)點f的電位)從“L”電平反轉(zhuǎn)到“H”電平，轉(zhuǎn)換器9的輸出從“H”電平反轉(zhuǎn)到“L”電平。
由此，PMOS晶體管20以及28關(guān)斷，PMOS晶體管10關(guān)斷。
因為由于PMOS晶體管20、28關(guān)斷，而不能向第1內(nèi)部電源節(jié)點e提供來自主電源Vmain和副電源Vbat之一的電源，所以CPU11、發(fā)振電路15、觸發(fā)器22、AND電路23、SRAM21內(nèi)的地址譯碼器21a、AND電路21b、位線開關(guān)21c被切斷電源，處于CPU斷電期間T5。
但是，由于PMOS晶體管10切斷電源，因而從副電源端子b經(jīng)由PMOS晶體管10向第2內(nèi)部電源節(jié)點i提供副電源Vbat，來自主電源Vmain的電源供給被切斷，SRAM21的SRAM單元21d的供給電源因為用實施方式2的電源切換電路2從主電源Vmain切換到副電源Vbat，所以保持SRAM21的記錄數(shù)據(jù)。
如上所述如果采用實施方式2，則在主電源Vmain的電壓電平降低到第1檢測電平時，在停止時鐘信號CLK的供給并使CPU11等的動作停止的同時，禁止SRAM21的訪問，如果上述電壓電平進一步降低達到第2檢測電平，則在從第1內(nèi)部節(jié)點e切斷主電源Vmain的同時，把與第2內(nèi)部電源節(jié)點i連接的電源供給裝置從主電源Vmain切換到副電源Vbat，在停止CPU11等的電源供給的同時，只向SRAM21d提供副電源Vbat來把副電源Vbat的使用抑制在最低限度，由此能夠在主電源Vmain的電壓電平的降低時確保數(shù)據(jù)，并且可以提高副電源Vbat的壽命。
在本實施方式2中，在主電源Vmain的電壓電平降低時，因為只向為了保持主要的數(shù)據(jù)而需要電源供給的易失性存儲器提供副電源Vbat，所以與把主要數(shù)據(jù)備份在非易失性存儲器上的上述實施方式1相比，安裝零件少，在成本方面具有優(yōu)越性。
另外，在上述實施方式1中，如果主電源Vmain恢復(fù)，則由于微型計算機返回到斷電前的狀態(tài)，所以從非易失性存儲器讀出備份數(shù)據(jù)，需要進行用于在易失性存儲器中再設(shè)定用的處理，而在本實施方式2中，在主電源Vmain恢復(fù)前的期間，因為保持易失性存儲器的內(nèi)容，所以主電源Vmain恢復(fù)，只要再次提供時鐘信號CLK，就能夠立即接著動作。
而且，在上述實施方式2中，作為易失性存儲器的例子說明了SRAM，但本發(fā)明也可以適用于觸發(fā)器、栓鎖器等的寄存器類設(shè)備。
另外，也可以把上述實施方式1的NAND電路19設(shè)置成具有和該NAND電路19的上述功能相同功能的其他邏輯電路。
另外，本發(fā)明的電源切換電路在以手機、數(shù)字靜態(tài)照相機、PDA(Personal Digital Assistance掌上電腦)等電池驅(qū)動作為基礎(chǔ)的移動終端中，特別適用于具有恢復(fù)功能的數(shù)據(jù)處理裝置。
權(quán)利要求
1.一種電源切換電路，把提供給數(shù)據(jù)處理裝置的內(nèi)部電源節(jié)點的電源從主電源切換到副電源，其特征在于，包括檢測上述主電源的電壓電平的降低的檢測單元；如果檢測到上述電壓電平的降低，則向由上述內(nèi)部電源節(jié)點提供電源的內(nèi)部電路輸出用于進行數(shù)據(jù)的備份處理的信號的信號輸出單元；設(shè)置在上述主電源和上述內(nèi)部電源節(jié)點之間，在檢測到上述電壓電平的降低之前，使上述主電源與上述內(nèi)部電源連接，如果檢測到上述電壓電平的降低，則從上述內(nèi)部電源節(jié)點切斷上述主電源的第1開關(guān)單元；設(shè)置在上述副電源和上述內(nèi)部電源節(jié)點之間，在檢測到上述電壓電平的降低之前，從上述內(nèi)部電源節(jié)點切斷上述副電源，在檢測到上述電壓電平的降低后，直至在上述內(nèi)部電路中上述備份處理結(jié)束期間，把上述副電源連接在上述內(nèi)部電源節(jié)點上，如果上述備份處理結(jié)束，則再次從上述內(nèi)部電源節(jié)點切斷上述副電源的第2開關(guān)單元。
2.如權(quán)利要求1所述的電源切換電路，其特征在于上述第1開關(guān)單元具有把上述檢測信號作為柵極電極的輸入設(shè)置在上述主電源的連接端子和上述內(nèi)部電源節(jié)點之間，把基板連接在上述主電源的連接端子上的MOS晶體管。
3.如權(quán)利要求1所述的電源電路，其特征在于上述第2開關(guān)單元具有把上述第2檢測信號和備份結(jié)束信號作為輸入的邏輯電路；把上述邏輯電路的輸出信號作為柵極電極的輸入而設(shè)置在上述副電源的連接端子和上述電源節(jié)點之間的MOS晶體管。
4.如權(quán)利要求1所述的電源切換電路，其特征在于上述檢測單元具有生成上述主電源的電壓的分壓電壓的分壓電阻；發(fā)生基準電壓的基準電壓發(fā)生電路；和比較上述分壓電壓和基準電壓來輸出上述檢測信號的比較電路。
5.如權(quán)利要求4所述的電源切換電路，其特征在于從上述副電源的連接端子向上述比較電路提供電源。
6.如權(quán)利要求4所述的電源切換電路，其特征在于上述比較電路具有差動輸入上述分壓電壓和上述基準電壓的差動輸入電路；向上述差動輸入電路提供恒定電流的電流源電路；放大上述差動輸入電路的輸出信號的放大電路；和把上述放大電路的輸出信號作為輸入的CMOS輸出電路，從上述主電源的連接端子向上述差動輸入電路、電流源電路以及放大電路提供電源，從上述副電源的連接端子向上述輸出電路提供電源。
7.一種電源切換電路，在向數(shù)據(jù)處理裝置的第1內(nèi)部電源節(jié)點提供主電源的同時，把提供給上述數(shù)據(jù)處理裝置的第2內(nèi)部電源節(jié)點的電源從上述主電源切換到副電源，其特征在于，包括檢測上述主電源的電壓電平已降低到第1檢測電平的第1檢測單元；如果上述電壓電平降低到上述第1檢測電平，則在使從上述第1內(nèi)部電源節(jié)點提供電源的內(nèi)部電路的動作停止的同時，輸出用于禁止由上述第2內(nèi)部電源節(jié)點提供電源的存儲器的訪問的信號的信號輸出單元；檢測上述電壓電平降低到比上述第1檢測電平還低的第2檢測電平的第2檢測單元；設(shè)置在上述主電源和上述第1內(nèi)部電源節(jié)點之間，在上述電壓電平降低到上述第2檢測電平之前，把上述主電源連接在上述第1內(nèi)部電源節(jié)點上，在上述電壓電平降低到上述第2檢測電平時，從上述第1內(nèi)部電源節(jié)點切斷上述主電源的第1開關(guān)單元；設(shè)置在上述主電源和上述第2內(nèi)部電源節(jié)點之間，直至上述電壓電平降低到上述第2檢測電平之前，把上述主電源連接在上述第2內(nèi)部電源節(jié)點上，在上述電壓電平降低到上述第2檢測電平時，從上述第2內(nèi)部電源節(jié)點切斷上述主電源的第2開關(guān)單元；設(shè)置在上述副電源和上述第2內(nèi)部電源節(jié)點之間，直至上述電壓電平降低到上述第2檢測電平之前，從上述第2內(nèi)部電源節(jié)點切斷上述副電源，在上述電壓電平降低到上述第2檢測電平時，把上述副電源連接到上述第2內(nèi)部電源節(jié)點上的第3開關(guān)單元。
8.如權(quán)利要求7的電源切換電路，其特征在于上述第1開關(guān)單元具有把上述檢測信號作為柵極電極的輸入而設(shè)置在上述主電源的連接端子和上述第1內(nèi)部電源節(jié)點之間，并把基板連接在上述主電源的連接端子上的MOS晶體管。
9.如權(quán)利要求7的電源切換電路，其特征在于上述第2開關(guān)單元具有把上述檢測信號作為柵極電極的輸入而設(shè)置在上述副電源的連接端子和上述第2內(nèi)部電源節(jié)點之間的MOS晶體管。
10.如權(quán)利要求7的電源切換電路，其特征在于上述第3開關(guān)單元具有把上述檢測信號作為輸入的轉(zhuǎn)換器；把上述轉(zhuǎn)換器的輸出信號作為柵極電極的輸入而設(shè)置在上述副電源的連接端子和上述第2內(nèi)部電源節(jié)點之間的MOS晶體管。
11.如權(quán)利要求7的電源切換電路，其特征在于上述第1檢測單元具有生成上述主電源的電壓的第1分壓電壓的第1分壓電阻；發(fā)生基準電壓的基準電壓發(fā)生電路；比較上述第1分壓電壓和上述基準電壓來輸出上述第1檢測信號的第1比較電路，上述第2檢測單元具有生成上述主電源的電壓的第2分壓電壓的第2分壓電阻；上述基準電壓發(fā)生電路；和比較上述第2分壓電壓和上述基準電壓來輸出上述第2檢測信號的第2比較電路。
12.如權(quán)利要求11所述的電源切換電路，其特征在于從上述第2內(nèi)部電源節(jié)點向上述第2比較電路提供電源。
13.一種微型計算機，向內(nèi)部電源節(jié)點提供主電源或者副電源，其特征在于，包括檢測上述主電源的電壓電平的降低的檢測單元；設(shè)置在上述主電源和上述內(nèi)部電源節(jié)點之間，直至檢測到上述電壓電平的降低之前，使上述主電源與上述內(nèi)部電源節(jié)點連接，在檢測到上述電壓電平的降低時，停止上述主電源的供給的第1開關(guān)單元；由上述內(nèi)部電源節(jié)點提供電源，用于備份數(shù)據(jù)的非易失性存儲器；由上述內(nèi)部電源節(jié)點提供電源，在檢測到上述電壓電平的降低時，在上述非易失性存儲器中備份數(shù)據(jù)的控制單元；設(shè)置在上述副電源和上述內(nèi)部電源節(jié)點間，直至檢測到上述電壓電平的降低之前，從上述內(nèi)部電源節(jié)點切斷上述副電源，在檢測到上述電壓電平的降低時，把上述副電源連接到上述內(nèi)部電源節(jié)點上，在上述備份處理結(jié)束時，再次從上述內(nèi)部電源節(jié)點切斷上述副電源的第2開關(guān)單元。
14.一種微型計算機，在向第1內(nèi)部電源節(jié)點提供主電源的同時，向第2內(nèi)部電源節(jié)點提供上述主電源或者副電源，其特征在于，包括檢測上述主電源的電壓電平降低到第1檢測電平的第1檢測單元；從上述第1內(nèi)部電源節(jié)點提供電源，控制內(nèi)部電路的動作的控制單元；由上述第2內(nèi)部電源節(jié)點向存儲單元提供電源，存儲數(shù)據(jù)的易失性存儲器；在上述電壓電平降低到上述第1檢測電平時，通過停止上述控制單元的時鐘供給而使上述控制單元的動作停止，并且禁止上述易失性存儲器的訪問來使包含上述控制單元和上述易失性存儲器的內(nèi)部電路的動作停止的動作停止單元；檢測上述主電源的電壓電平降低到比上述第1檢測電平還低的第2檢測電平的第2檢測單元；設(shè)置在上述主電源和上述第1內(nèi)部電源節(jié)點之間，直至上述電壓電平降低到上述第2檢測電平之前，使上述主電源與上述第1內(nèi)部電源節(jié)點連接，在上述電壓電平降低到上述第2檢測電平時，從上述第1內(nèi)部電源節(jié)點切斷上述主電源的第1開關(guān)單元；設(shè)置在上述主電源和上述第2內(nèi)部電源節(jié)點之間，在上述電壓電平降低到上述第2檢測電平之前，使上述主電源與上述第1內(nèi)部電源節(jié)點連接，在上述電壓電平降低到上述第2檢測電平時，從上述第2內(nèi)部電源節(jié)點切斷上述主電源的第2開關(guān)單元；設(shè)置在上述副電源和上述第2內(nèi)部電源節(jié)點之間，在上述電壓電平降低到上述第2檢測電平之前，從上述第2內(nèi)部電源節(jié)點切斷上述副電源，在上述電壓電平降低到上述第2檢測電平時，使上述副電源與上述第2內(nèi)部電源節(jié)點連接的第3開關(guān)單元。
15.一種便攜終端，其特征在于具備如權(quán)利要求13或者14所述的微型計算機。
16.一種電源切換控制方法，把與數(shù)據(jù)處理裝置的內(nèi)部電源節(jié)點連接的電源供給裝置從主電源切換到副電源的電源切換控制方法中，其特征在于，包括使上述主電源與上述內(nèi)部電源節(jié)點連接，在從上述內(nèi)部電源節(jié)點切斷上述副電源時，檢測上述主電源的電壓電平的降低的步驟；如果檢測到上述電壓電平的降低，則從上述內(nèi)部電源節(jié)點切斷上述主電源，并把上述副電源連接在上述內(nèi)部電源節(jié)點上的步驟；如果檢測到上述電壓電平的降低，則在由上述內(nèi)部電源節(jié)點提供電源的非易失性存儲器中備份數(shù)據(jù)的步驟；在上述備份結(jié)束時，再次從上述內(nèi)部電源節(jié)點切斷上述副電源，使由上述內(nèi)部電源節(jié)點提供電源的內(nèi)部電路斷電的步驟。
17.一種電源切換控制方法，當主電源連接在數(shù)據(jù)處理裝置的第1和第2內(nèi)部電源節(jié)點上時，在從上述第1內(nèi)部電源節(jié)點切斷上述主電源的同時，把與上述第2內(nèi)部電源節(jié)點連接的電源供給裝置從上述主電源切換到副電源，其特征在于，包括把上述主電源連接在上述第1和第2內(nèi)部電源節(jié)點上，在從上述第2內(nèi)部電源節(jié)點切斷上述副電源時，檢測上述主電源的電壓電平降低到第1檢測電平的步驟；在檢測到上述主電源的電壓電平降低到上述第1檢測電平時，通過停止由上述第1內(nèi)部電源節(jié)點提供電源而控制內(nèi)部電路的動作的控制單元的時鐘供給，在使上述控制電源的動作停止的同時，禁止由上述第2內(nèi)部電源節(jié)點向存儲單元提供電源來存儲數(shù)據(jù)的易失性存儲器的訪問，使包含上述控制單元和上述易失性存儲器的內(nèi)部電路的動作停止的步驟；檢測上述主電源的電壓電平降低到比上述第1檢測電平還低的低2電壓電平的步驟；在檢測到上述主電源的電壓電平降低到上述第2檢測電平時，從上述第1和第2內(nèi)部電源節(jié)點切斷上述主電源，把上述副電源連接在上述第2內(nèi)部電源節(jié)點上的步驟。
全文摘要
在主電源Vmain經(jīng)由PMOS晶體管(8)與內(nèi)部電源節(jié)點(e)連接，副電源Vbat用PMOS晶體管(10)從內(nèi)部電源節(jié)點(e)切斷時，在用比較電路(7)檢測到主電源Vmain的電壓電平的降低時，在從內(nèi)部電源節(jié)點(e)切斷主電源Vmain，并把副電源Vbat連接在內(nèi)部電源節(jié)點(e)上的同時，在從內(nèi)部電源節(jié)點(e)提供電源的存儲器(12)上備份主要的數(shù)據(jù)，在上述備份結(jié)束時，從內(nèi)部電源節(jié)點(e)再次切斷副電源Vbat，切斷從內(nèi)部電源節(jié)點(e)提供電源的內(nèi)部電路?？梢韵娫措妷航档蜁r的數(shù)據(jù)消失，并且提高副電源等電源供給裝置的壽命。
文檔編號H02J9/06GK1825732SQ200510129040
公開日2006年8月30日 申請日期2005年11月30日 優(yōu)先權(quán)日2005年2月25日
發(fā)明者曾根紀久 申請人:沖電氣工業(yè)株式會社