專利名稱：電壓調(diào)節(jié)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及與被施加的電源電壓的變動或輸出的負(fù)載電流的變動無關(guān)而輸出一定的電壓的電壓調(diào)節(jié)器，具體地說，涉及其省電模式中的消耗電流的降低。
背景技術(shù)：
圖2是傳統(tǒng)的電壓調(diào)節(jié)器的結(jié)構(gòu)圖。
該電壓調(diào)節(jié)器由以下部分構(gòu)成基準(zhǔn)電壓電路1，通過能帶隙等生成基準(zhǔn)電壓REF；運算放大器(OP)2，比較該基準(zhǔn)電壓REF和監(jiān)視電壓VM并將與該差對應(yīng)的檢出電壓VD輸出；P溝道MOS晶體管(以下稱為「PMOS」)3，在外部供給的電源電壓VDD和輸出一定的內(nèi)部電源電壓REG的輸出結(jié)點N之間連接，由檢出電壓VD控制導(dǎo)通狀態(tài)；以及由電阻4，5組成的分壓電路，在輸出結(jié)點N和接地電壓GND間連接，輸出將內(nèi)部電源電壓REG分壓后的監(jiān)視電壓VM。
該電壓調(diào)節(jié)器中，若令電阻4、5的電阻值分別為R4、R5，則監(jiān)視電壓VM成為REG×R5/(R4+R5)。監(jiān)視電壓VM提供給運算放大器2的正輸入端子，基準(zhǔn)電壓REF提供給該運算放大器2的負(fù)輸入端子。
這里，由于從電源電壓VDD或輸出結(jié)點N流出的負(fù)載電流的變動，內(nèi)部電源電壓REG變化，監(jiān)視電壓VM若高于基準(zhǔn)電壓REF，則運算放大器2輸出的檢出電壓VD上升。從而，PMOS3的導(dǎo)通電阻增加，輸出結(jié)點N的內(nèi)部電源電壓REG降低。相反，監(jiān)視電壓VM若低于基準(zhǔn)電壓REF，則運算放大器2輸出的檢出電壓VD降低，PMOS3的導(dǎo)通電阻減少。從而，輸出結(jié)點N的內(nèi)部電源電壓REG上升。通過這樣的反饋動作，可控制使監(jiān)視電壓VM等于基準(zhǔn)電壓REF。從而，與從電源電壓或VDD輸出結(jié)點N流出的負(fù)載電流的變動無關(guān)，輸出結(jié)點N的內(nèi)部電源電壓REG維持為REF×(R4+R5)/R5的一定電壓。
特開2001-211640號公報發(fā)明內(nèi)容但是，上述電壓調(diào)節(jié)器中，即使不流動負(fù)載電流，基準(zhǔn)電壓電路1或運算放大器2中也消耗電流。因而，即使想通過LSI(Large ScaleIntegration)的睡眠模式抑制全體的消耗電流，但由于電壓調(diào)節(jié)器的消耗電流，有無法徹底降低消耗電流的問題。
本發(fā)明的目的是降低睡眠模式時的電壓調(diào)節(jié)器的消耗電流。
本發(fā)明的電壓調(diào)節(jié)器，其特征在于，具備基準(zhǔn)電壓電路，通常動作模式時發(fā)生基準(zhǔn)電壓，睡眠模式時停止動作；放大電路，通常動作模式時比較上述基準(zhǔn)電壓和監(jiān)視電壓并將其差放大輸出，睡眠模式時停止動作；P溝道MOS晶體管，在被施加電源電壓的電源端子和輸出內(nèi)部電源電壓的輸出端子之間連接，由上述檢出電壓控制導(dǎo)通狀態(tài)；電阻分壓電路，在被施加接地電壓的接地端子和上述輸出端子之間連接，將該輸出端子的電壓分壓并作為上述監(jiān)視電壓提供給上述比較電路；副調(diào)節(jié)器電路，睡眠模式時生成不同于上述內(nèi)部電源電壓的低電源電壓并向上述輸出端子輸出，通常動作模式時停止動作。
本發(fā)明的電壓調(diào)節(jié)器具備睡眠模式時停止動作的基準(zhǔn)電壓電路和放大電路，并具備睡眠模式時生成不同于內(nèi)部電源電壓的低電源電壓并向輸出端子輸出的副調(diào)節(jié)器電路。從而，具有可降低睡眠模式時的消耗電流的效果。


圖1是本發(fā)明實施例1的電壓調(diào)節(jié)器的結(jié)構(gòu)圖。
圖2是傳統(tǒng)的電壓調(diào)節(jié)器的結(jié)構(gòu)圖。
圖3是本發(fā)明實施例2的電壓調(diào)節(jié)器的結(jié)構(gòu)圖。
圖4是本發(fā)明實施例3的電壓調(diào)節(jié)器的結(jié)構(gòu)圖。
圖5是本發(fā)明實施例4的電壓調(diào)節(jié)器的結(jié)構(gòu)圖。
10 基準(zhǔn)電壓電路20，47 運算放大器31，41，45，46，48b PMOS32，33，43 電阻40，40A 副調(diào)節(jié)器電路42，44，45，48a NMOS49 反相器50 開關(guān)電路具體實施方式
上述電壓調(diào)節(jié)器的副調(diào)節(jié)器電路，具備基準(zhǔn)電流電路，根據(jù)電源電壓和接地電壓間連接的第1晶體管和電阻流出基準(zhǔn)電流；第2晶體管，通過相對于第1晶體管構(gòu)成電流鏡像電路，流出與基準(zhǔn)電流對應(yīng)的電流；與二極管正向連接的單個或多個第3晶體管，根據(jù)第2晶體管供給的電流輸出閾值電壓；輸出閾值電壓的電壓跟隨電路。
另外，副調(diào)節(jié)器電路的輸出側(cè)和輸出端子之間設(shè)有開關(guān)電路，在睡眠模式時成為導(dǎo)通狀態(tài)，將副調(diào)節(jié)器電路生成的低電源電壓向輸出端子輸出，通常動作模式時成為截止?fàn)顟B(tài)。
而且，電阻分壓電路和接地端子之間，或電阻分壓電路和輸出端子之間，設(shè)有在睡眠模式時成為截止?fàn)顟B(tài)的開關(guān)用的晶體管。
圖1是本發(fā)明實施例1的電壓調(diào)節(jié)器的結(jié)構(gòu)圖。
該電壓調(diào)節(jié)器對外部供給的電源電壓VDD進行調(diào)節(jié)，輸出一定的內(nèi)部電源電壓REG，具有附帶下電功能的基準(zhǔn)電壓電路10和運算放大器20?；鶞?zhǔn)電壓電路10通過能帶隙等生成基準(zhǔn)電壓REF，例如在接地電壓GND之間插入N溝道MOS晶體管(以下稱為「NMOS」)等的開關(guān)元件，將其用下電信號PD、PD1控制，從而在睡眠模式時可從接地電壓GND切斷，使動作停止。同樣，運算放大器20也可以通過下電信號PD、PD1，使睡眠模式時的動作停止。這里，下電信號PD是使整個該電壓調(diào)節(jié)器下電的信號，使基準(zhǔn)電壓電路10等下電的信號。
基準(zhǔn)電壓電路10的輸出側(cè)與運算放大器20的負(fù)輸入端子連接，該運算放大器20的輸出側(cè)與PMOS31的柵極連接。PMOS31的源極與從外部施加電源電壓VDD的電源端子30連接，該PMOS31的漏極與輸出一定的內(nèi)部電源電壓REG的輸出端子35連接。該輸出端子35與未圖示負(fù)載電路連接。輸出端子35經(jīng)由構(gòu)成分壓電路的電阻32、33與接地電壓GND連接。電阻32、33的連接點的電壓作為監(jiān)視電壓VM提供給運算放大器20的正輸入端子。
而且，該電壓調(diào)節(jié)器具有生成睡眠模式時供給負(fù)載電路的電源電壓SOUT的副調(diào)節(jié)器電路40，該副調(diào)節(jié)器40的輸出側(cè)與輸出端子35連接。
副調(diào)節(jié)器電路40由以下部分構(gòu)成PMOS41、NMOS42及電阻43組成的基準(zhǔn)電流電路；NMOS44及PMOS45組成的閾值電壓輸出電路；PMOS46形成的電流源；運算放大器47形成的電壓跟隨電路；NMOS48a、PMOS48b及反相器49組成的下電控制電路。
基準(zhǔn)電流電路流出與電源電壓VDD和電阻43的電阻值對應(yīng)的基準(zhǔn)電流，PMOS41的源極與電源電壓VDD連接，柵極和漏極與結(jié)點N1連接。結(jié)點N1與NMOS42的漏極連接，該NMOS42的柵極與結(jié)點N2連接，源極經(jīng)由電阻43與接地電壓GND連接。
閾值電壓輸出電路根據(jù)晶體管的閾值電壓VT生成低電源電壓SOUT，作為睡眠模式時的后備電壓，由與二極管正向連接的常時導(dǎo)通狀態(tài)的NMOS44和PMOS45構(gòu)成。NMOS44的源極與接地電壓GND連接，柵極和漏極與結(jié)點N2連接。PMOS45的柵極和漏極與結(jié)點N2連接，源極與結(jié)點N3連接。
電流源向閾值電壓輸出電路流出與流向基準(zhǔn)電流電路的電流相同大小的電流，由相對于PMOS41成為電流鏡像的PMOS46構(gòu)成。PMOS46的源極與電源電壓VDD連接，柵極與結(jié)點N1連接，漏極與結(jié)點N3連接。結(jié)點N3與連接到電壓跟隨器的運算放大器47的正輸入端子連接，從該運算放大器47的輸出側(cè)，向結(jié)點N3輸出的閾值電壓VT作為電源電壓SOUT輸出。
另一方面，下電控制電路的NMOS48a在結(jié)點N2和接地電壓GND間連接，由下電信號PD、PD1控制導(dǎo)通/截止。另外，PMOS48b在電源電壓VDD和結(jié)點N1間連接，由下電信號PD、PD2經(jīng)反相器49反相生成的下電信號PDN、PD2N控制導(dǎo)通/截止。而且，下電信號PD、PD2也用于運算放大器47的下電控制。
接著說明動作。
通常動作模式時，下電信號PD＝″L″，PD1＝″L″，PD2＝″H″，基準(zhǔn)電壓電路10和運算放大器20進行通常動作。即，基準(zhǔn)電壓電路10輸出的基準(zhǔn)電壓REF提供給運算放大器20的負(fù)輸入端子，輸出端子35的內(nèi)部電源電壓REG由電阻32、33分壓后作為監(jiān)視電壓VM提供給該運算放大器20的正輸入端子。另外，副調(diào)節(jié)器電路40中，由于″H″的下電信號PD2，NMOS48a成為導(dǎo)通狀態(tài)，結(jié)點N2成為接地電壓GND，由于″L″的下電信號PD2N，PMOS48b成為導(dǎo)通狀態(tài)，結(jié)點N1成為電源電壓VDD。因而，PMOS41、46成為截止?fàn)顟B(tài)，切斷來自電源電壓VDD的電流。另外，運算放大器47被施加″H″的下電信號PD2，動作停止。
這里，監(jiān)視電壓VM若高于基準(zhǔn)電壓REF，則運算放大器20輸出的檢出電壓VD上升，PMOS31的導(dǎo)通電阻增加，輸出端子36的內(nèi)部電源電壓REG降低。相反，監(jiān)視電壓VM若低于基準(zhǔn)電壓REF，則運算放大器20輸出的檢出電壓VD降低，PMOS31的導(dǎo)通電阻減少，輸出端子35的內(nèi)部電源電壓REG上升。通過這樣的反饋動作，控制使監(jiān)視電壓VM等于基準(zhǔn)電壓REF，與電源電壓VDD輸出端子35流出的負(fù)載電流的變動無關(guān)，該輸出端子35的內(nèi)部電源電壓REG維持一定電壓。
另一方面，睡眠模式時，下電信號PD1成為″H″，基準(zhǔn)電壓電路10和運算放大器20從接地電壓GND切斷，動作停止，電流不流向基準(zhǔn)電壓電路10和運算放大器20。另外，由于運算放大器20的檢出電壓VD成為″H″，因此PMOS31成為截止?fàn)顟B(tài)，輸出端子35從電源電壓VDD切斷。
此時，副調(diào)節(jié)器電路40中，由于下電信號PD2成為″L″，下電控制電路的NMOS48a、PMOS48b成為截止?fàn)顟B(tài)，因此，與電源電壓VDD和電阻42的電阻值對應(yīng)的基準(zhǔn)電流流向基準(zhǔn)電流電路的PMOS41，相對于該PMOS41構(gòu)成電流鏡像的電流源的PMOS46中也流過與該基準(zhǔn)電流對應(yīng)的電流。PMOS46的電流經(jīng)由閾值電壓輸出電路的PMOS45和NMOS44流向接地電壓GND，因此，與這些PMOS45和NMOS44的閾值電壓VT相當(dāng)?shù)碾妷狠敵龅浇Y(jié)點N3。結(jié)點N3的電壓經(jīng)由運算放大器47作為電源電壓SOUT向輸出端子35輸出。
如上所述，該實施例1的電壓調(diào)節(jié)器有如下優(yōu)點。
(1)基準(zhǔn)電壓電路10和運算放大器20由于具有下電功能，在睡眠模式時通過下電信號PD1使這些動作停止，可降低消耗功率，(2)由于具有在睡眠模式時以不同于通常動作時的內(nèi)部電源電壓REG的電壓來輸出基本上低的電源電壓SOUT的副調(diào)節(jié)器電路40，因此，可向睡眠模式動作的內(nèi)部邏輯電路等供給后備用的低電源電壓，可進一步降低睡眠模式時的消耗功率。
(3)副調(diào)節(jié)器電路40通過閾值電壓輸出電路生成與晶體管的閾值電壓VT對應(yīng)的電壓，輸出睡眠模式時的電源電壓SOUT。從而，通過將構(gòu)成閾值電壓輸出電路等的NMOS42、44、PMOS45形成為與在電源電壓SOUT下動作的內(nèi)部邏輯電路等的晶體管相同的特性(例如，相同晶體管構(gòu)造)，可輸出最佳電源電壓SOUT。
(4)副調(diào)節(jié)器電路40由于具有流出與電阻43的電阻值對應(yīng)的基準(zhǔn)電流的基準(zhǔn)電流電路，因此通過調(diào)節(jié)該電阻43的電阻值，可將無用的消耗電流抑制到最小限度。例如，為了生成穩(wěn)定的閾值電壓VT，流向PMOS45等的最小電流若為0.5μA，則可將該副調(diào)節(jié)器電路40中的消耗電流抑制為1μA。
另外，該實施例1中，副調(diào)節(jié)器電路40的閾值電壓輸出電路由2個晶體管NMOS44和PMOS45串聯(lián)連接而成，但是根據(jù)必要的閾值電壓VT，可采用3個以上的晶體管。
另外，也可以將構(gòu)成電流鏡像的PMOS41、46構(gòu)成為分別與多個PMOS串聯(lián)連接。
圖3是本發(fā)明實施例2的電壓調(diào)節(jié)器的結(jié)構(gòu)圖，與圖1中的要素相同的要素附上相同符號。
該電壓調(diào)節(jié)器在由圖1的電壓調(diào)節(jié)器中的電阻32、33形成的分壓電路和接地電壓GND間串聯(lián)插入開關(guān)用的NMOS34，將該NMOS34和基準(zhǔn)電壓電路10或運算放大器20用共同下電信號PD1控制導(dǎo)通/截止。其他構(gòu)成與圖1同樣。
該電壓調(diào)節(jié)器中，通常動作模式時由于下電信號PD2成為″H″，因此NMOS34成為導(dǎo)通狀態(tài)，進行與圖1同樣的動作。但是，電阻33中增加了NMOS34的導(dǎo)通電阻，因此監(jiān)視電壓VM產(chǎn)生若干變化，但是由于與電阻32、33的電阻值相比極小，因此該變化很小。
另一方面，睡眠模式時由于下電信號PD2成為″L″，因此NMOS34成為截止?fàn)顟B(tài)。從而，副調(diào)節(jié)器電路40輸出的電源電壓SOUT不經(jīng)由電阻32、33流向接地電壓GND，進一步削減了無用消耗電流。
另外，該實施例2中，在電阻33和接地電壓GND間插入NMOS34，但是也可在輸出端子35和電阻32間插入該NMOS34。
圖4是本發(fā)明實施例3的電壓調(diào)節(jié)器的結(jié)構(gòu)圖，與圖1中的要素相同的要素附上相同符號。
該電壓調(diào)節(jié)器，取代圖1的電壓調(diào)節(jié)器中的副調(diào)節(jié)器電路40而設(shè)置若干簡化結(jié)構(gòu)的副調(diào)節(jié)器電路40A，同時將該副調(diào)節(jié)器電路40A的輸出側(cè)介由開關(guān)電路50與輸出端子35連接。
副調(diào)節(jié)器電路40A，從圖1中的副調(diào)節(jié)器電路40刪除了下電控制電路，即，NMOS48a、PMOS48b及反相器49，同時刪除了運算放大器47的下電功能。開關(guān)電路50是所謂的傳輸門，與PMOS51和NMOS52并聯(lián)連接，該PMOS51的柵極被施加下電信號PD、PD2的邏輯和的信號，NMOS52的柵極被施加將下電信號PD、PD2的邏輯和由反相器53反相后的信號。其他構(gòu)成與圖1同樣。
該電壓調(diào)節(jié)器中，通常動作模式時，由于下電信號PD＝″L″，PD1＝″L″，PD2＝″H″，因此，基準(zhǔn)電壓電路10、運算放大器20、PMOS31及電阻32、33進行通常的動作。另外，開關(guān)電路50的PMOS51和NMOS52都成為截止?fàn)顟B(tài)，副調(diào)節(jié)器電路40從輸出端子35切斷。
另一方面，睡眠模式時，由于下電信號PD＝″L″，PD1＝″H″，PD2＝″L″，因此基準(zhǔn)電壓電路10和運算放大器20的動作停止。另外，開關(guān)電路50的PMOS51和NMOS52都成為導(dǎo)通狀態(tài)，副調(diào)節(jié)器電路40的電源電壓SOUT從輸出端子35輸出。
如上所述，該實施例3的電壓調(diào)節(jié)器中，由于副調(diào)節(jié)器電路40A常時動作，因此切換到睡眠模式時，直接輸出規(guī)定的電源電壓SOUT，從而，具有可防止由電壓降低導(dǎo)致切換時的內(nèi)部邏輯電路等的誤動作的優(yōu)點。另外，雖然通常動作時副調(diào)節(jié)器電路40A也動作，但是其消耗電流為例如1μA左右，與通常動作時的LSI全體的消耗電流相比可忽視。
圖5是本發(fā)明實施例4的電壓調(diào)節(jié)器的結(jié)構(gòu)圖，與圖3及圖4中的要素相同的要素附上相同符號。
該電壓調(diào)節(jié)器是圖3和圖4的電壓調(diào)節(jié)器的組合，因此，在電阻33和接地電壓GND間插入開關(guān)用的NMOS34，在副調(diào)節(jié)器電路40A的輸出側(cè)和輸出端子35間插入開關(guān)電路50，將NMOS34用下電信號PD2控制，開關(guān)電路50用下電信號PD、PD2控制。
該電壓調(diào)節(jié)器中，通常動作模式時由于下電信號PD＝″L″，PD1＝″L″，PD2＝″H″，因此，NMOS 34成為導(dǎo)通狀態(tài)，基準(zhǔn)電壓電路10、運算放大器20、PMOS31及電阻32、33進行通常的動作。另外，開關(guān)電路50成為截止?fàn)顟B(tài)，副調(diào)節(jié)器電路40A從輸出端子35切斷。
另一方面，睡眠模式時由于下電信號PD＝″L″，PD1＝″H″，PD2＝″L″，因此，基準(zhǔn)電壓電路10和運算放大器20的動作停止，而且NMOS34成為截止?fàn)顟B(tài)。從而，輸出端子35從電源電壓VDD和接地電壓GND切斷。另外，開關(guān)電路50成為導(dǎo)通狀態(tài)，副調(diào)節(jié)器電路40A的電源電壓SOUT從輸出端子35輸出。
如上所述，該實施例4的電壓調(diào)節(jié)器由于具有由下電信號PD2控制導(dǎo)通/截止的NMOS34和由下電信號PD、PD2控制導(dǎo)通/截止的開關(guān)電路50，因此切換到睡眠模式時，具有可直接輸出規(guī)定的電源電壓SOUT且削減睡眠模式時從副調(diào)節(jié)器電路40A輸出的電源電壓SOUT的無用消耗電流的優(yōu)點。
另外，該實施例4中，在電阻33和接地電壓GND間插入NMOS34，但是也可以在輸出端子35和電阻32間插入該NMOS34。
權(quán)利要求
1.一種電壓調(diào)節(jié)器，其特征在于，具備基準(zhǔn)電壓電路，通常動作模式時發(fā)生基準(zhǔn)電壓，睡眠模式時停止動作；放大電路，通常動作模式時比較上述基準(zhǔn)電壓和監(jiān)視電壓并將其差放大輸出，睡眠模式時停止動作；P溝道MOS晶體管，在被施加電源電壓的電源端子和輸出內(nèi)部電源電壓的輸出端子之間連接，由上述檢出電壓控制導(dǎo)通狀態(tài)；電阻分壓電路，在被施加接地電壓的接地端子和上述輸出端子之間連接，將該輸出端子的電壓分壓并作為上述監(jiān)視電壓提供給上述比較電路；副調(diào)節(jié)器電路，睡眠模式時生成不同于上述內(nèi)部電源電壓的低電源電壓并向上述輸出端子輸出，通常動作模式時停止動作。
2.一種電壓調(diào)節(jié)器，其特征在于，具備基準(zhǔn)電壓電路，通常動作模式時發(fā)生基準(zhǔn)電壓，睡眠模式時停止動作；比較電路，通常動作模式時比較上述基準(zhǔn)電壓和監(jiān)視電壓并將其電壓差對應(yīng)的檢出電壓輸出，睡眠模式時停止動作；P溝道MOS晶體管，在被施加電源電壓的電源端子和輸出內(nèi)部電源電壓的輸出端子之間連接，由上述檢出電壓控制導(dǎo)通狀態(tài)；電阻分壓電路，在被施加接地電壓的接地端子和上述輸出端子之間連接，將該輸出端子的電壓分壓并作為上述監(jiān)視電壓提供給上述比較電路；副調(diào)節(jié)器電路，生成比上述內(nèi)部電源電壓低的低電源電壓；開關(guān)電路，在上述副調(diào)節(jié)器電路的輸出側(cè)和上述輸出端子之間連接，睡眠模式時成為導(dǎo)通狀態(tài)，將該副調(diào)節(jié)器電路生成的低電源電壓向該輸出端子輸出，通常動作模式時成為截止?fàn)顟B(tài)。
3.權(quán)利要求1或2所述的電壓調(diào)節(jié)器，其特征在于，設(shè)有在上述電阻分壓電路和上述接地端子之間或該電阻分壓電路和上述輸出端子之間插入，在睡眠模式時成為截止?fàn)顟B(tài)的開關(guān)用的晶體管。
4.權(quán)利要求3所述的電壓調(diào)節(jié)器，其特征在于，上述副調(diào)節(jié)器電路具備基準(zhǔn)電流電路，根據(jù)電源電壓和接地電壓間連接的第1晶體管和電阻流出基準(zhǔn)電流；第2晶體管，通過相對于上述第1晶體管構(gòu)成電流鏡像電路，流出與上述基準(zhǔn)電流對應(yīng)的電流；常時導(dǎo)通狀態(tài)的單個或多個第3晶體管，根據(jù)上述第2晶體管供給的電流輸出閾值電壓；電壓跟隨電路，將上述閾值電壓作為上述低電源電壓輸出。
5.權(quán)利要求4所述的電壓調(diào)節(jié)器，其特征在于，上述第3晶體管，形成與構(gòu)成在睡眠模式時由上述低電源電壓驅(qū)動的負(fù)載電路的晶體管相同的晶體管構(gòu)造。
全文摘要
本發(fā)明降低睡眠模式時的電壓調(diào)節(jié)器的消耗電流。通常動作模式時，由下電信號PDN使副調(diào)節(jié)器電路(40)停止，用運算放大器(20)比較基準(zhǔn)電壓電路(10)輸出的基準(zhǔn)電壓REF和由分壓電阻(32，33)生成的監(jiān)視電壓VM。由比較結(jié)果的檢出電壓VD控制PMOS(31)，調(diào)節(jié)內(nèi)部電源電壓REG，使監(jiān)視電壓VM等于基準(zhǔn)電壓REF。睡眠模式時，使基準(zhǔn)電壓電路(10)和運算放大器(20)停止，啟動副調(diào)節(jié)器電路(40)。由電阻(43)限制的微小電流流向副調(diào)節(jié)器電路(40)的PMOS(41)，相同大小的電流從構(gòu)成電流鏡像的PMOS(46)提供給閾值電壓輸出電路的PMOS(45)等。結(jié)點N3的閾值電壓VT通過電壓跟隨器(47)功率放大，從輸出端子(35)輸出。
文檔編號H02M3/155GK1900875SQ200610004190
公開日2007年1月24日 申請日期2006年2月20日 優(yōu)先權(quán)日2005年7月21日
發(fā)明者合川明良 申請人:沖電氣工業(yè)株式會社