專利名稱：：一種用于磁懸浮飛輪磁軸承系統(tǒng)的數(shù)字開關(guān)功率放大器的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種用于磁懸浮飛輪磁軸承系統(tǒng)的數(shù)字開關(guān)功率放大器，用于對(duì)磁懸浮飛輪磁軸承線圈的輸出電流進(jìn)行控制。
背景技術(shù)：
：飛輪是三軸姿態(tài)穩(wěn)定的中小型衛(wèi)星上基本的姿態(tài)控制執(zhí)行機(jī)構(gòu)，磁懸浮反飛輪相對(duì)于傳統(tǒng)的機(jī)械軸承飛輪具有無(wú)轉(zhuǎn)速過(guò)零摩擦且可以進(jìn)行振動(dòng)主動(dòng)控制的優(yōu)點(diǎn)，所以在高精度衛(wèi)星上具有廣闊的應(yīng)用前景。另外磁軸承沒(méi)有摩擦，避免了機(jī)械軸承本身由于摩擦帶來(lái)的磨損，其可靠性取決于控制系統(tǒng)電子元器件的可靠程度，因此相對(duì)于機(jī)械軸承飛輪其具有更長(zhǎng)的使用壽命。功率放大器作為磁懸浮飛輪磁軸承控制系統(tǒng)的執(zhí)行器，其能量消耗最大，同時(shí)也是整個(gè)磁軸承控制系統(tǒng)中可靠性最薄弱的環(huán)節(jié)。提高功率放大器的能量轉(zhuǎn)換效率和可靠性是功率放大器設(shè)計(jì)的最主要目的，同時(shí)也是磁懸浮飛輪空間應(yīng)用所要解決的關(guān)鍵技術(shù)之一。為了提高功率放大器的效率，磁懸浮飛輪磁軸承控制系統(tǒng)普遍采用開關(guān)功率放大器。說(shuō)明書附圖1所示為現(xiàn)有磁軸承系統(tǒng)用開關(guān)功率放大器的一般結(jié)構(gòu)，脈沖寬度調(diào)制信號(hào)產(chǎn)生電路根據(jù)電流給定信號(hào)和電流反饋信號(hào)生成PWM信號(hào)，PWM信號(hào)經(jīng)光耦隔離及開關(guān)驅(qū)動(dòng)電路生成全橋主電路功率開關(guān)管的柵極驅(qū)動(dòng)信號(hào)，全橋主電路的功率開關(guān)管在柵極驅(qū)動(dòng)信號(hào)的控制下導(dǎo)通與關(guān)斷，在線圈中生成相應(yīng)需要的電流，電流隔離檢測(cè)電路完成線圈電流信號(hào)的檢測(cè)。根據(jù)脈沖寬度調(diào)制信號(hào)產(chǎn)生電路的實(shí)現(xiàn)方式不同，磁軸承用開關(guān)功率放大器分為模擬器件和DSP實(shí)現(xiàn)兩種?；谀M器件實(shí)現(xiàn)的開關(guān)功率放大器集成度低、功耗大且脈寬調(diào)制方式不靈活，而基于單片DSP實(shí)現(xiàn)的開關(guān)功率放大器的PWM信號(hào)輸出個(gè)數(shù)有限，如果完成多通道控制需要使用多片DSP，造成可靠性降低，資源浪費(fèi)，且PWM調(diào)制方式固定，因此基于模擬器件實(shí)現(xiàn)和DSP實(shí)現(xiàn)的磁軸承開關(guān)功率放大器均不適于空間應(yīng)用。另外目前的開關(guān)功率放大器中PWM信號(hào)的隔離和電流反饋信號(hào)的隔離普遍采用開關(guān)光耦和線性光耦器件實(shí)現(xiàn)，在空間環(huán)境中光耦器件的可靠性差，在衛(wèi)星器件選型時(shí)應(yīng)當(dāng)避免使用，不適于空間環(huán)境應(yīng)用場(chǎng)合使用。為了實(shí)現(xiàn)磁懸浮飛輪的在衛(wèi)星姿態(tài)控制系統(tǒng)中的應(yīng)用，必須研制新型的磁軸承開關(guān)功率放大器。
發(fā)明內(nèi)容本發(fā)明的技術(shù)解決問(wèn)題克服目前使用模擬器件或DSP實(shí)現(xiàn)的磁軸承開關(guān)功率放大器不適于空間應(yīng)用的缺點(diǎn)，提供一種適于空間應(yīng)用的磁懸浮飛輪磁軸承控制系統(tǒng)用數(shù)字開關(guān)功率放大器結(jié)構(gòu)，提高磁軸承開關(guān)功率放大器的效率和可靠性。本發(fā)明的技術(shù)解決方案一種用于磁懸浮飛輪磁軸承系統(tǒng)的數(shù)字開關(guān)功率放大器，主要包括FPGA、隔離驅(qū)動(dòng)電路、全橋主電路、電流檢測(cè)電路、調(diào)理電路和A/D芯片，其中FPGA控制A/D芯片在全橋主電路的下橋臂兩個(gè)功率開關(guān)管續(xù)流時(shí)對(duì)調(diào)理電路輸出的信號(hào)進(jìn)行采樣，對(duì)采樣結(jié)果和輸入的電流控制量相減所形成的誤差信號(hào)進(jìn)行PWM調(diào)制，生成四路PWM信號(hào)，輸出至隔離驅(qū)動(dòng)電路；隔離驅(qū)動(dòng)電路輸出與全橋主電路相接，用于生成全橋主電路中功率開關(guān)管的柵極驅(qū)動(dòng)信號(hào)；全橋主電路由隔離驅(qū)動(dòng)電路輸出的柵極驅(qū)動(dòng)信號(hào)控制上橋和下橋四個(gè)功率開關(guān)管的導(dǎo)通與關(guān)斷，從而在磁軸承線圈中生成與電流控制量成比例的電流輸出；電流檢測(cè)電路輸出與調(diào)理電路相接，輸入與對(duì)全橋主電路相接，用于輸出磁軸承線圈電流反饋信號(hào)；調(diào)理電路輸出與A/D芯片相接，用于對(duì)電流檢測(cè)電路輸出的電流反饋信號(hào)進(jìn)行電平偏移和低通濾波；A/D芯片輸出與FPGA相接，由FPGA控制，在下橋兩個(gè)功率開關(guān)管續(xù)流時(shí)對(duì)調(diào)理電路的輸出信號(hào)進(jìn)行采樣。本發(fā)明的原理對(duì)磁懸浮飛輪磁軸承開關(guān)功率放大器而言，通過(guò)對(duì)全橋主電路的兩個(gè)橋臂上的四個(gè)功率開關(guān)管(VT1，VT2，VT3，VT4)的導(dǎo)通和關(guān)斷進(jìn)行控制，可使磁軸承線圈兩端的電壓出現(xiàn)三種狀態(tài)。對(duì)于全橋主電路，每個(gè)橋臂上的兩個(gè)開關(guān)管交替導(dǎo)通與關(guān)斷，其中VT1與VT3，VT2與VT4的開關(guān)狀態(tài)互補(bǔ)，引入開關(guān)函數(shù)S1和S2，定義如下S1和S2取不同的值時(shí)磁軸承線圈兩端的電壓狀態(tài)如下表所示<tablesid="table1"num="001"><tablewidth="624">開關(guān)函數(shù)狀態(tài)磁軸承線圈兩端電壓線圈狀態(tài)S1S2000下橋續(xù)流01-U正向電流減小或負(fù)向電流增大10U正向電流增大或負(fù)向電流減小110上橋續(xù)流</table></tables>對(duì)于兩態(tài)PWM調(diào)制方式，S1和S2的狀態(tài)始終相反，不存在S1和S2相同的狀態(tài)，即線圈不存在自然續(xù)流狀態(tài)，因此磁軸承線圈兩端的電壓只存在U和-U兩種狀態(tài)；三態(tài)PWM調(diào)制方式下，S1和S2存在上表所示的四種狀態(tài)，即通過(guò)控制全橋主電路的四個(gè)功率開關(guān)管的導(dǎo)通與關(guān)斷，可以在磁軸承線圈兩端得到三種電壓狀態(tài)U、-U和0。三態(tài)PWM調(diào)制方式與兩態(tài)PWM調(diào)制方式相比，在相同的PWM載波頻率條件下，可顯著減小開關(guān)功放輸出電流的紋波，降低磁軸承由于電流紋波引入的損耗。根據(jù)三態(tài)PWM調(diào)制原理，在每個(gè)PWM載波周期根據(jù)電流反饋信號(hào)與給定數(shù)字控制量的差值決定開關(guān)管的導(dǎo)通與關(guān)斷，在下橋自然續(xù)流時(shí)無(wú)感功率電阻Rf1和Rf2兩端的電壓與線圈的電流成正比，此時(shí)電流檢測(cè)電路的輸出電壓反映了線圈電流的大小，此時(shí)對(duì)該電壓信號(hào)進(jìn)行采樣即可獲得線圈的電流大小，將采樣結(jié)果與給定數(shù)字控制量進(jìn)行運(yùn)算可實(shí)現(xiàn)開關(guān)功放的電流閉環(huán)控制。由于PWM調(diào)制信號(hào)及A/D采樣控制信號(hào)均由FPGA控制，因此可以保證在每個(gè)PWM載波周期磁軸承線圈均存在下橋續(xù)流狀態(tài)及在下橋續(xù)流狀態(tài)情況下對(duì)調(diào)理電路的輸出進(jìn)行采樣。現(xiàn)有的磁軸承用開關(guān)功率放大器多用模擬器件或者DSP實(shí)現(xiàn)，本發(fā)明與現(xiàn)在普遍采用磁軸承開關(guān)功率放大器相比優(yōu)點(diǎn)在于(1)與模擬器件實(shí)現(xiàn)的開關(guān)功率放大器相比，提高了集成度，減小了體積，降低了開關(guān)功率放大器電路自身的功耗。(2)與基于DSP的開關(guān)功率放大器相比，由FPGA完成PWM調(diào)制功能，系統(tǒng)的可靠性得到提高，且IO資源豐富，可在單片F(xiàn)PGA中實(shí)現(xiàn)多個(gè)控制通道數(shù)字開關(guān)功率放大器PWM調(diào)制功能。(3)取消了現(xiàn)在普遍采用的功率放大器中的開關(guān)光耦及線性光耦器件，使用FPGA完成PWM調(diào)制，提高了應(yīng)用于空間環(huán)境情況下開關(guān)功率放大器的可靠性。(4)采用三態(tài)PWM調(diào)制方式，與兩態(tài)PWM調(diào)制方式相比，降低了線圈電流紋波。(5)全橋主電路的下橋兩個(gè)功率開關(guān)管續(xù)流時(shí)對(duì)經(jīng)過(guò)調(diào)理電路調(diào)理后電流反饋信號(hào)進(jìn)行采樣，避免功率開關(guān)管的導(dǎo)通與關(guān)斷干擾電流反饋信號(hào)。圖1為本發(fā)明的現(xiàn)有磁軸承系統(tǒng)用開關(guān)功率放大器的一般結(jié)構(gòu)框圖；圖2為本發(fā)明的硬件組成框圖；圖3為本發(fā)明的FPGA內(nèi)部功能框圖；圖4為本發(fā)明的PWM信號(hào)波形圖；圖5為本發(fā)明的下橋功率開關(guān)管驅(qū)動(dòng)電路；圖6為本發(fā)明的上橋功率開關(guān)管驅(qū)動(dòng)電路。具體實(shí)施例方式如圖1所示，給出了現(xiàn)有磁軸承系統(tǒng)用開關(guān)功率放大器的一般結(jié)構(gòu)，脈沖寬度調(diào)制信號(hào)產(chǎn)生電路根據(jù)電流給定信號(hào)和電流反饋信號(hào)生成PWM信號(hào)，PWM信號(hào)經(jīng)光耦隔離及開關(guān)驅(qū)動(dòng)電路生成全橋主電路功率開關(guān)管的柵極驅(qū)動(dòng)信號(hào)，全橋主電路的功率開關(guān)管在柵極驅(qū)動(dòng)信號(hào)的控制下導(dǎo)通與關(guān)斷，在線圈中生成相應(yīng)需要的電流，電流隔離檢測(cè)電路完成線圈電流信號(hào)的檢測(cè)。如圖2所示，本發(fā)明的硬件主要包括FPGA1、隔離驅(qū)動(dòng)電路2、全橋主電路3、電流檢測(cè)電路4、調(diào)理電路5、A/D芯片6和過(guò)流檢測(cè)電路7，F(xiàn)PGA1控制A/D芯片6在下橋續(xù)流狀態(tài)時(shí)對(duì)經(jīng)調(diào)理電路5濾波后的電流反饋信號(hào)進(jìn)行采樣，根據(jù)采樣結(jié)果和外部輸入數(shù)字電流控制量依據(jù)三態(tài)PWM調(diào)制策略進(jìn)行PWM調(diào)制，輸出的四路PWM信號(hào)，即PWM1～PWM4經(jīng)隔離驅(qū)動(dòng)電路2生成全橋主電路3的功率開關(guān)管VT1～VT4的柵極驅(qū)動(dòng)信號(hào)Ug1～Ug4，直接控制四個(gè)功率開關(guān)管VT1～VT4的導(dǎo)通與關(guān)斷。電流檢測(cè)電路4將無(wú)感功率電阻Rf1和Rf2兩端的電壓差經(jīng)由電阻R1～R4和運(yùn)算放大器IC1構(gòu)成的差分放大電路后生成電流反饋信號(hào)，由電阻R1～R4和運(yùn)算放大器IC1構(gòu)成的差分放大電路也可用儀表放大器替代。如圖2所示，全橋主電路3的下橋兩個(gè)功率開關(guān)管VT3，VT4的源極和參考地之間分別串接無(wú)感功率電阻Rf1、Rf2，在上橋兩個(gè)功率開關(guān)管VT1，VT2關(guān)斷，電流在下橋兩個(gè)功率開關(guān)管VT3，VT4，無(wú)感功率電阻Rf1、Rf2和磁軸承線圈L和R構(gòu)成組成的回路續(xù)流時(shí)，無(wú)感功率電阻Rf1、Rf2兩端的電壓與線圈電流成正比，將電阻R1，R2，R3，R4和運(yùn)算放大器IC1構(gòu)成的差分放大電路的輸出作為磁軸承線圈電流反饋信號(hào)。全橋主電路3的下橋兩個(gè)功率開關(guān)管VT3，VT4的驅(qū)動(dòng)信號(hào)(Ug3，Ug4)的參考地與PWM信號(hào)的參考地直接相接而不進(jìn)行隔離，避免使用隔離器件。如圖3所示，給出了本發(fā)明的FPGA內(nèi)部功能框圖，F(xiàn)PGA主要完成脈寬計(jì)算、PWM信號(hào)生成和A/D采樣控制三個(gè)功能。FPGA首先將電流反饋信號(hào)采樣結(jié)果與電流反饋放大系數(shù)Ki相乘，從給定數(shù)字控制量中減去該乘積得到電流誤差e，將電流誤差e與誤差放大系數(shù)Kp相成得到占空比誤差e*，占空比誤差e*經(jīng)限幅后與偏移量做加減運(yùn)算得到脈寬調(diào)節(jié)量，F(xiàn)PGA將兩個(gè)脈寬調(diào)節(jié)量寄存在兩個(gè)脈寬寄存器(脈寬寄存器H和脈寬寄存器L)中，完成脈寬計(jì)算，其中偏移量數(shù)值等于周期寄存器保存數(shù)值的1/2，限幅環(huán)節(jié)的功能是限制脈寬調(diào)節(jié)量的大小即限制輸出的PWM信號(hào)(PWM1～PWM4)的占空比，保證在每個(gè)載波周期內(nèi)磁軸承線圈均存在下橋續(xù)流狀態(tài)，以檢測(cè)線圈電流信號(hào)。FPGA中的增/減計(jì)數(shù)器是一個(gè)最小計(jì)數(shù)值為0、最大計(jì)數(shù)值為周期寄存器保存的數(shù)值、計(jì)數(shù)方向交替變化的可逆計(jì)數(shù)器，用來(lái)產(chǎn)生類似模擬電路中的三角波基準(zhǔn)。增/減計(jì)數(shù)器在計(jì)數(shù)值為0時(shí)產(chǎn)生一個(gè)同步信號(hào)SYN，將兩個(gè)脈寬寄存器(脈寬寄存器H和脈寬寄存器L)的數(shù)據(jù)存入各自的緩沖寄存器(緩沖寄存器H和緩沖寄存器L)，實(shí)現(xiàn)雙緩沖；兩個(gè)脈寬寄存器在SYN無(wú)效時(shí)可由FPGA更新而不影響最終的PWM信號(hào)輸出。在全主電路3下橋臂開關(guān)管(VT3，VT4)續(xù)流時(shí)(即PWM1和PWM2為高，PWM3和PWM4為低)，增/減計(jì)數(shù)器產(chǎn)生一個(gè)A/D采樣觸發(fā)信號(hào)ST，作為A/D芯片6的采樣觸發(fā)信號(hào)，啟動(dòng)A/D芯片6對(duì)調(diào)理電路5的輸出信號(hào)進(jìn)行采樣，A/D采樣控制模塊完成A/D芯片6的采樣控制信號(hào)的生成。比較器將增/減計(jì)數(shù)器的計(jì)數(shù)值與緩沖寄存器中的值比較生成開關(guān)信號(hào)PH和PL，PH和PL經(jīng)死區(qū)邏輯后生成PWM信號(hào)(PWM1～PWM4)。死區(qū)邏輯由死區(qū)計(jì)數(shù)器和一些組合邏輯組成，使上下橋臂驅(qū)動(dòng)信號(hào)錯(cuò)開一個(gè)死區(qū)時(shí)間，防止功率器件直通，死區(qū)時(shí)間由死區(qū)寄存器決定。如圖4所示，給出了在一定誤差e*下兩個(gè)PWM載波周期內(nèi)PWM信號(hào)的波形圖。在每個(gè)載波周期中，當(dāng)增/減計(jì)數(shù)器的計(jì)數(shù)值最小時(shí)SYN信號(hào)為高，兩個(gè)脈寬寄存器(脈寬寄存器H和脈寬寄存器L)的數(shù)據(jù)存入各自的緩沖寄存器(緩沖寄存器H和緩沖寄存器L)。當(dāng)進(jìn)入磁軸承線圈下橋開關(guān)管續(xù)流續(xù)流(PWM1和PWM2為高，PWM3和PWM4為低)狀態(tài)時(shí)，F(xiàn)PGA產(chǎn)生一個(gè)ST信號(hào)，啟動(dòng)A/D芯片6進(jìn)行采樣。如圖5所示，給出了本發(fā)明的下橋功率開關(guān)管驅(qū)動(dòng)電路。輸入的PWM信號(hào)經(jīng)三極管Q1進(jìn)行電平變換，Q2和Q3構(gòu)成推挽電路，增強(qiáng)驅(qū)動(dòng)能力，電阻R5和R6的作用是防止柵極驅(qū)動(dòng)信號(hào)振蕩，穩(wěn)壓管Z1的作用是防止柵極電壓過(guò)高。如圖6所示，給出了本發(fā)明的上橋功率開關(guān)管驅(qū)動(dòng)電路。輸入的PWM信號(hào)經(jīng)三極管Q1進(jìn)行電平變換，Q2和Q3構(gòu)成推挽電路，推挽電路的輸出經(jīng)脈沖變壓器T1在副邊得到隔離后的驅(qū)動(dòng)信號(hào)。三極管Q4在驅(qū)動(dòng)信號(hào)變低時(shí)對(duì)柵極的電荷放電，使驅(qū)動(dòng)信號(hào)下降沿變陡，電阻R5和R6的作用是防止柵極驅(qū)動(dòng)信號(hào)振蕩，穩(wěn)壓管Z1防止柵極電壓過(guò)高。本發(fā)明雖為一種用于磁懸浮飛輪磁軸承系統(tǒng)的數(shù)字開關(guān)功率放大器，但也可以作為一種通用的磁軸承系統(tǒng)的數(shù)字開關(guān)功率放大器應(yīng)用于其他類型的磁軸承控制系統(tǒng)中。權(quán)利要求1.一種用于磁懸浮飛輪磁軸承系統(tǒng)的數(shù)字開關(guān)功率放大器，其特征在于包括FPGA(1)控制A/D芯片(6)在全橋主電路(3)的下橋臂兩個(gè)功率開關(guān)管(VT3，VT4)續(xù)流時(shí)對(duì)調(diào)理電路(5)輸出的信號(hào)進(jìn)行采樣，對(duì)采樣結(jié)果和輸入的電流控制量相減所形成的誤差信號(hào)進(jìn)行PWM調(diào)制，生成四路PWM信號(hào)-PWM1～PWM4，輸出至隔離驅(qū)動(dòng)電路(2)；隔離驅(qū)動(dòng)電路(2)輸出與全橋主電路(3)相接，用于生成全橋主電路(3)中功率開關(guān)管(VT1～VT4)的柵極驅(qū)動(dòng)信號(hào)(Ug1～Ug4)；全橋主電路(3)由隔離驅(qū)動(dòng)電路(2)輸出的柵極驅(qū)動(dòng)信號(hào)(Ug1～Ug4)控制上橋和下橋四個(gè)功率開關(guān)管(VT1～VT4)的導(dǎo)通與關(guān)斷，從而在磁軸承線圈中生成與電流控制量成比例的電流輸出；電流檢測(cè)電路(4)輸出與調(diào)理電路(5)相接，輸入與對(duì)全橋主電路(3)相接，用于輸出磁軸承線圈電流反饋信號(hào)；調(diào)理電路(5)輸出與A/D芯片(6)相接，用于對(duì)電流檢測(cè)電路(4)輸出的電流反饋信號(hào)進(jìn)行電平偏移和低通濾波；A/D芯片(6)輸出與FPGA(1)相接，由FPGA(1)控制，在下橋兩個(gè)功率開關(guān)管(VT3，VT4)續(xù)流時(shí)對(duì)調(diào)理電路(5)的輸出信號(hào)進(jìn)行采樣。2.根據(jù)權(quán)利要求1所述的一種用于磁懸浮飛輪磁軸承系統(tǒng)的數(shù)字開關(guān)功率放大器，其特征在于所述的FPGA(1)采用FPGA內(nèi)部功能邏輯實(shí)現(xiàn)一種三態(tài)PWM調(diào)制，且外部輸入的電流控制量為數(shù)字量。3.根據(jù)權(quán)利要求1或2所述的一種用于磁懸浮飛輪磁軸承系統(tǒng)的數(shù)字開關(guān)功率放大器，其特征在于所述的FPGA(1)主要完成脈寬計(jì)算、PWM信號(hào)生成和A/D采樣控制三個(gè)功能，首先將電流反饋信號(hào)采樣結(jié)果與電流反饋放大系數(shù)Ki相乘，從給定數(shù)字控制量中減去該乘積得到誤差，將此誤差與誤差放大系數(shù)Kp相成得到占空比誤差e*，占空比誤差e*經(jīng)限幅后與偏移量做加減運(yùn)算得到脈寬調(diào)節(jié)量，再將兩個(gè)脈寬調(diào)節(jié)量寄存在兩個(gè)脈寬寄存器中，完成脈寬計(jì)算；增/減計(jì)數(shù)器產(chǎn)生一個(gè)同步信號(hào)SYN，將兩個(gè)脈寬寄存器的數(shù)據(jù)存入各自的緩沖寄存器，實(shí)現(xiàn)雙緩沖，還產(chǎn)生一個(gè)A/D采樣觸發(fā)信號(hào)ST，作為A/D芯片的采樣觸發(fā)信號(hào)，啟動(dòng)A/D芯片對(duì)調(diào)理電路的輸出信號(hào)進(jìn)行采樣，A/D采樣控制模塊完成A/D芯片的采樣控制信號(hào)的生成；比較器將增/減計(jì)數(shù)器的計(jì)數(shù)值與緩沖寄存器中的值比較生成兩路開關(guān)信號(hào)PH、PL，該P(yáng)H和PL開關(guān)信號(hào)經(jīng)死區(qū)邏輯后生成四路PWM信號(hào)。4.根據(jù)權(quán)利要求3所述的一種用于磁懸浮飛輪磁軸承系統(tǒng)的數(shù)字開關(guān)功率放大器，其特征在于所述的增/減計(jì)數(shù)器是一個(gè)最小計(jì)數(shù)值為0、最大計(jì)數(shù)值為周期寄存器保存的數(shù)值、計(jì)數(shù)方向交替變化的可逆計(jì)數(shù)器，用來(lái)產(chǎn)生類似模擬電路中的三角波基準(zhǔn)。5.根據(jù)權(quán)利要求1所述的一種用于磁懸浮飛輪磁軸承系統(tǒng)的數(shù)字開關(guān)功率放大器，其特征在于所述的全橋主電路(3)的下橋兩個(gè)功率開關(guān)管(VT3，VT4)的源極和參考地之間分別串接無(wú)感功率電阻(Rf1、Rf2)，在上橋兩個(gè)功率開關(guān)管(VT1，VT2)關(guān)斷，電流在下橋兩個(gè)功率開關(guān)管(VT3，VT4)，無(wú)感功率電阻(Rf1、Rf2)與磁軸承線圈L和R組成的回路續(xù)流時(shí)，無(wú)感功率電阻(Rf1、Rf2)兩端的電壓與線圈電流成正比，將電阻(R1，R2，R3，R4)和運(yùn)算放大器(IC1)構(gòu)成的差分放大電路的輸出作為磁軸承線圈電流反饋信號(hào)。6.根據(jù)權(quán)利要求1所述的一種用于磁懸浮飛輪磁軸承系統(tǒng)的數(shù)字開關(guān)功率放大器，其特征在于所述的全橋主電路(3)的下橋兩個(gè)功率開關(guān)管(VT3，VT4)的驅(qū)動(dòng)信號(hào)(Ug3，Ug4)的參考地與PWM信號(hào)的參考地直接相接而不進(jìn)行隔離，避免使用隔離器件。全文摘要一種用于磁懸浮飛輪磁軸承系統(tǒng)的數(shù)字開關(guān)功率放大器，是一種用來(lái)對(duì)磁軸承線圈中的電流進(jìn)行主動(dòng)控制的裝置，其主要包括FPGA、隔離驅(qū)動(dòng)電路、全橋主電路、電流檢測(cè)電路、調(diào)理電路、A/D芯片和過(guò)流檢測(cè)電路。該數(shù)字開關(guān)功率放大器由FPGA根據(jù)給定數(shù)字控制量和電流反饋信號(hào)的采樣結(jié)果所形成的誤差信號(hào)進(jìn)行PWM調(diào)制，再將調(diào)制完成的PWM信號(hào)經(jīng)隔離驅(qū)動(dòng)電路直接控制全橋主電路中功率開關(guān)管的導(dǎo)通與關(guān)斷，從而達(dá)到控制磁軸承線圈電流的目的。本發(fā)明實(shí)現(xiàn)了一種適用于磁懸浮飛輪磁軸承系統(tǒng)的數(shù)字開關(guān)功率放大器，具有結(jié)構(gòu)簡(jiǎn)單，可靠性高的優(yōu)點(diǎn)。文檔編號(hào)H02M3/156GK1949642SQ200610114390公開日2007年4月18日申請(qǐng)日期2006年11月9日優(yōu)先權(quán)日2006年11月9日發(fā)明者房建成,劉虎,劉剛,韓輔君,張亮申請(qǐng)人:北京航空航天大學(xué)