專利名稱：倍壓電路的制作方法
技術領域：
本發(fā)明涉及一種倍壓電路，尤其涉及一種可產(chǎn)生兩倍于電源電壓 的電壓的倍壓電^各。
背景技術：
在很多電路中，例如便攜式設備或者無線設備的電路中，為了減 少電路體積和功耗，電源電壓都比較低，需要倍壓電路來提供兩倍于 電源電壓的電壓。如何利用現(xiàn)有電源產(chǎn)生一個兩倍電源電壓的電壓是 本領域內(nèi)要解決的技術問題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種倍壓電路，根據(jù)本發(fā)明，該倍壓電路
包括
用于提供電源電壓的電源輸入端；
包括PM0S管Pl和NM0S管Nl的第一晶體管組；
包括PM0S管P3和NM0S管N2的第二晶體管組；
包括PM0S管P4和NM0S管N3的第三晶體管組；
為PMOS管的第四晶體管P2;
其中，
第一晶體管組、第二晶體管組和第三晶體管組的控制端與在所述
的電源電壓和接地電壓之間交替變化的時鐘信號相連；
第一晶體管組的輸出端連接到電容C的一端，電容C的另一端與 第二晶體管組和第三晶體管組的輸入端、第四晶體管的控制端相連接；
第二晶體管組的輸出端連接到第四晶體管的柵極；
第三晶體管組的輸出端為電壓輸出端。
第一晶體管組通過電容C間接控制第二晶體管組、第三晶體管組 和第四晶體管組的導通。
PMOS管Pl和NMOS管Nl的柵極連接到一起作為第一晶體管組的控 制端，PMOS管Pl和NMOS管Nl的漏極連接到一起作為第一晶體管組的 輸出端，PM0S管P1的源極作為第一晶體管組的輸入端，并接電源電壓， NMOS管Nl的源極接地。
PMOS管P3和NMOS管N2的柵極連接到一起作為第二晶體管組的控 制端，PMOS管P3和NMOS管N2的漏極連接到一起作為第二晶體管組的 輸出端，PM0S管P3的源極為第二晶體管組的輸入端，NM0S管N2的源 極接地。
PMOS管P4和NMOS管N3的柵極連接到一起作為第三晶體管組的控 制端，PMOS管P4和NMOS管N3的漏極連接到一起作為第三晶體管組的 輸出端，PM0S管P4的源極為第三晶體管組的輸入端，NM0S管N3的源 極接地。
PMOS管P2的源極接電源電壓。
根據(jù)本發(fā)明，利用NM0S管和PM0S管相反的工作特性，在時鐘信 號高低電平的兩個時間段內(nèi)導通不同的電通路，并利用電容兩端電源 不能突變的特性，從而產(chǎn)生當兩倍于電源電壓的電壓。其中所述時鐘 信號為低電平時，輸出電壓為低電平，當時鐘信號為高電平時，輸出 電壓為電源電壓的兩倍。


圖1為本發(fā)明的倍壓電路。
具體實施例方式
如圖l所示，Nl、 N2和N3為NMOS管，Pl、 P2、 P3和P4為PMOS 管。在剛加載時鐘信號A時，鐘信號A為低電平，電容C兩端的電壓 為0，輸出電壓端B電壓為0。
當時鐘信號A電壓為低電平時，Pl截止，Nl導通，從而Cl點被 拉到低電平。同時，N2導通，從而P2的柵極被拉到低電平，使得P2 導通，C2的電壓為高電平，約為VDD，電容C兩端的電壓近似于VDD。 同時，P4截止，N3導通，從而輸出電壓端B電壓為低電平。
當時鐘信號A電壓變?yōu)楦唠娖綍r，Nl、 N2和N3截止，Pl導通， Cl點的電壓為高電平約為VDD。由于電容兩端的電壓不能突變，所以 C2點的電壓近似為VDD + VDD = 2VDD。所以P3、 P4導通，P2的柵極電 壓近似為2VDD， P2截止。輸出電壓端B電壓為高電平，近似為2VDD。
從而，在時鐘信號A的控制下，在時鐘信號A電壓為低電平的周 期內(nèi)，輸出電壓端B電壓為^f氐電平，在時鐘信號A電壓為高的周期內(nèi)， 輸出電壓端B電壓為2VDD。從而實現(xiàn)兩倍于電源電壓的目的。
可以看出，輸出電壓端B的周期和時鐘信號A的周期相同，而且 調節(jié)電容C的大小可以調節(jié)輸出電壓端B的電壓。
應當理解，對本領域技術人員顯而易見的修改和替換應認為在本 發(fā)明的保護范圍內(nèi)。
權利要求
1、一種倍壓電路，其特征在于，包括用于提供電源電壓的電源輸入端；包括PMOS管P1和NMOS管N1的第一晶體管組；包括PMOS管P3和NMOS管N2的第二晶體管組；包括PMOS管P4和NMOS管N3的第三晶體管組；為PMOS管的第四晶體管P2；其中，第一晶體管組、第二晶體管組和第三晶體管組的控制端與在電源電壓和接地電壓之間交替變化的時鐘信號相連；第一晶體管組的輸出端連接到電容C的一端，電容C的另一端與第二晶體管組和第三晶體管組的輸入端、第四晶體管的柵極相連接；第二晶體管組的輸出端連接到第四晶體管的柵極；第三晶體管組的輸出端為電壓輸出端。
2、 如權利要求1所述的倍壓電路，其特征在于，其中第一晶體管組通過電容C間接控制第二晶體管組、第三晶體管組 和第四晶體管的導通。
3、 如權利要求2所述的倍壓電路，其特征在于，其中PM0S管Pl和NM0S管Nl的柵極連接到一起作為第一晶體管組的控 制端，PM0S管Pl和NM0S管Nl的漏極連接到一起作為第一晶體管組的輸出端，PM0S管Pl的源極作為第一晶體管組的輸入端，并接電源電壓， NM0S管Nl的源極接地。
4、 如權利要求2所述的倍壓電路，其特征在于，其中PM0S管P3和NM0S管N2的柵極連接到一起作為第二晶體管組的控 制端，PM0S管P3和NM0S管N2的漏極連接到一起作為第二晶體管組的 輸出端，PM0S管P3的源極為第二晶體管組的輸入端，NM0S管N2的源 極接地。
5、 如權利要求2所述的倍壓電路，其特征在于，其中PM0S管P4和NM0S管N3的柵極連接到一起作為第三晶體管組的控 制端，PM0S管P4和NM0S管N3的漏極連接到一起作為第三晶體管組的 輸出端，PM0S管P4的源極為第三晶體管組的輸入端，麗0S管N3的源 極接地。
6、 如權利要求2所述的倍壓電路，其特征在于，其中PM0S管P2 的源極接電源電壓。
全文摘要
本發(fā)明為一種倍壓電路，產(chǎn)生兩倍于電源電壓的電壓。本發(fā)明利用NMOS管和PMOS管相反的工作特性，在時鐘信號高電平和低電平兩個時間段內(nèi)導通不同的電通路，并利用電容兩端電壓不能突變的特性，從而產(chǎn)生兩倍于電源電壓的電壓。
文檔編號H02M7/25GK101192799SQ200610118980
公開日2008年6月4日 申請日期2006年12月1日 優(yōu)先權日2006年12月1日
發(fā)明者劉新東, 嘉 韓 申請人:上海貝嶺股份有限公司