專利名稱：共射共基電路和半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置，更具體地涉及一種用于減小響應(yīng)于電源電壓波動的輸出電壓波動的共射共基電路。
背景技術(shù)：
為了改善模擬電路的電源抑制比，常規(guī)廣泛使用的方法是添加共射共基電路。以參考電壓電路為例，該參考電壓電路用于響應(yīng)于電源電壓波動和溫度變化而得到穩(wěn)定輸出電壓。傳統(tǒng)上，使用了用于參考電壓的半導(dǎo)體裝置(日本已審專利公開No.Hei 7-74976)的圖2所示電路。圖2示出了等效電路。在傳統(tǒng)參考電壓電路中，耗盡型MOS晶體管1的源極端和增強型MOS晶體管2的漏極端串聯(lián)連接在電源電壓供給端101和接地電勢100之間，且各個節(jié)點和其柵極端連接在一起。該節(jié)點用做參考電壓輸出端102(下文中稱為ED型參考電壓電路)。在各個晶體管工作于飽和狀態(tài)的范圍內(nèi)，即使電源電壓供給端101的電壓波動，參考電壓輸出端102不受電壓波動的影響。
然而，實際上，參考電壓輸出端102的電壓受到耗盡型MOS晶體管1的溝道長度調(diào)制效應(yīng)的影響而波動。因此，難以構(gòu)建具有高的電源抑制比的參考電壓電路。為了抑制溝道長度調(diào)制效應(yīng)并將電源電壓的波動抑制在短時間內(nèi)以免影響參考電壓，還使用圖3所示的電路。
在圖3所示的參考電壓電路中，耗盡型MOS晶體管3設(shè)于參考電壓電路和電源電壓供給端101之間。在耗盡型MOS晶體管3A中，背柵極端用做接地電勢，偏置電壓供給裝置201連接到柵極端。
耗盡型MOS晶體管3作為所謂的共射共基電路工作，且工作成使得供給到ED型參考電壓電路200的電壓不隨電源電壓供給端101的電壓波動而變化。圖1的參考電壓電路和電子裝置(日本專利申請公開No.2003-295957)說明了偏置電壓供給裝置201的實際結(jié)構(gòu)。圖4示出了與圖1等效的日本專利申請公開No.2003-295957的電路。
該電路為具有兩個溝道參考電壓輸出的參考電壓電路。注意ED型參考電壓電路200，可以認(rèn)為，作為共射共基電路工作的耗盡型MOS晶體管3連接到ED型參考電壓電路200，且耗盡型MOS晶體管3連接到包括耗盡型MOS晶體管6、增強型MOS晶體管7、和耗盡型MOS晶體管8的偏置電壓供給裝置201。類似地，可以估定耗盡型MOS晶體管8連接到包括耗盡型MOS晶體管1、增強型MOS晶體管2、和耗盡型MOS晶體管3的偏置電壓供給裝置。
近年來，由于移動裝置廣泛地可獲得，且出于其他原因，對于實現(xiàn)使用相同容量的電池可以工作更長時間的低功耗電路的需求正在增長。隨同上述情形，具有與傳統(tǒng)參考電壓電路相當(dāng)或者更優(yōu)性能且可以工作于更低電壓的參考電壓電路是優(yōu)選的。
在圖4所示電路中，當(dāng)所有晶體管的背柵極端處于接地電勢時，考慮不會觀察到電源抑制比退化的情形下的最低工作電壓。為此，要求形成電路的所有晶體管執(zhí)行飽和工作。
這種情況下，當(dāng)兩個ED型參考電壓電路的特性相同時，耗盡型MOS晶體管3和8的柵極-源極電壓都變?yōu)榱?，且都作為共射共基電路工作的耗盡型MOS晶體管3和8的特性分別相同。因此，最低工作電壓VDD(min)表達為如下方程VDD(min)＝Vref+|VT2(VSB2＝Vref)|+|VT3(VSB3＝Vref+|VT2(VSB2＝Vref)|)|，...
(方程1)其中Vref為參考電壓輸出端102的輸出電壓，VT2(VSB2＝Vref)為當(dāng)源極-背柵極電壓為Vref時增強型MOS晶體管2的閾值電壓，VT3(VSB3＝Vref+|VT2(VSB2＝Vref)|)為當(dāng)源極-背柵極電壓為Vref+|VT2(VSB2＝Vref)|時MOS晶體管3的閾值電壓。
當(dāng)電源電壓低于方程1中表達的VDD(min)時，工作為共射共基電路的耗盡型MOS晶體管3和8工作于不飽和狀態(tài)，因此輸出電阻變小且電源抑制比顯著退化。

發(fā)明內(nèi)容
為了解決上述問題而實施本發(fā)明，本發(fā)明的目標(biāo)是提供一種參考電壓電路以及用在更低工作電壓下具有相當(dāng)于或者優(yōu)于傳統(tǒng)電路的電源抑制比的共射共基電路的電子裝置。
為了獲得上述目標(biāo)，根據(jù)本發(fā)明的一個方面，參考電壓電路包括偏置電壓供給裝置，其可以將低于柵極電勢的電壓供給到工作為共射共基電路的N溝道耗盡型MOS晶體管的源極電勢，或者可以將高于柵極電勢的電壓供給到工作為共射共基電路的P溝道耗盡型MOS晶體管的源極電勢。通過使晶體管飽和工作所需的最低電壓的絕對值變小，參考電壓電路的最低工作電壓可以降低而不退化電源抑制比。
此外，根據(jù)本發(fā)明采用了一種結(jié)構(gòu)，其中控制電流源檢測流過作為該共射共基電路的負(fù)載工作的電路的電流，且該控制電流源的電流用于確定該共射共基電路的偏置電壓，因此由于該過程變化引起的偏置電壓波動得到抑制。
與傳統(tǒng)電路相比，根據(jù)本發(fā)明的參考電壓電路可以工作于更低的電源電壓而不退化電源抑制比。


在附圖中圖1為示出了使用根據(jù)本發(fā)明的共射共基電路的半導(dǎo)體裝置的第一實施例的電路圖；圖2示出了傳統(tǒng)參考電壓電路的結(jié)構(gòu)的示例；圖3示出了另一個傳統(tǒng)參考電壓電路的結(jié)構(gòu)的示例；圖4示出了又一個傳統(tǒng)參考電壓電路的結(jié)構(gòu)的示例；圖5為示出了使用根據(jù)本發(fā)明的共射共基電路的半導(dǎo)體裝置的第一實施例的電路圖；圖6為示出了使用根據(jù)本發(fā)明的共射共基電路的半導(dǎo)體裝置的第二實施例的電路圖；以及圖7為示出了使用根據(jù)本發(fā)明的共射共基電路的半導(dǎo)體裝置的第三實施例的電路圖。
具體實施例方式
(實施例1)圖1為示出了使用根據(jù)本發(fā)明的共射共基電路的半導(dǎo)體裝置的第一實施例的電路圖。N溝道耗盡型晶體管1和N溝道增強型MOS晶體管2形成ED型參考電壓電路200。工作為共射共基電路的N溝道耗盡型晶體管3串聯(lián)連接到ED型參考電壓電路200。作為控制電流源的N溝道增強型MOS晶體管4并聯(lián)連接N溝道增強型MOS晶體管2。柵極端和源極端相互連接的N溝道耗盡型MOS晶體管5串聯(lián)連接N溝道增強型MOS晶體管4。此外，N溝道耗盡型MOS晶體管5的源極端連接到N溝道耗盡型晶體管3的柵極端。N溝道增強型MOS晶體管4和N溝道耗盡型MOS晶體管5形成偏置電壓供給裝置201，用于將恒定的偏置電壓供給到作為共射共基電路工作的N溝道耗盡型晶體管3。
在上述電路中，當(dāng)N溝道增強型MOS晶體管2和4的特性和跨導(dǎo)系數(shù)以及N溝道耗盡型MOS晶體管3和5的特性和跨導(dǎo)系數(shù)相同時，各個耗盡型晶體管的源極-背柵極電壓-漏極電流特性相同，且各個耗盡型晶體管的漏極電流相同，且因此各個耗盡型晶體管的源極電勢相同。
這里，例如通過固定長度L并使寬度W更大，使N溝道增強型MOS晶體管4的跨導(dǎo)系數(shù)大于N溝道增強型MOS晶體管2的跨導(dǎo)系數(shù)，則可以使MOS晶體管5的源極電勢低于N溝道耗盡型MOS晶體管3的源極電勢。
具體而言，通過使N溝道耗盡型MOS晶體管5的跨導(dǎo)系數(shù)小于N溝道耗盡型MOS晶體管3的跨導(dǎo)系數(shù)，則可以使N溝道耗盡型MOS晶體管5的源極電勢低于N溝道耗盡型MOS晶體管3的源極電勢。
備選地，通過同時實施上述兩個方面，則可以使N溝道耗盡型MOS晶體管5的源極電勢低于N溝道耗盡型MOS晶體管3的源極電勢。
在如上所述結(jié)構(gòu)中，最低工作電壓VDD(min)表達為如下方程VDD(min)＝Vref+|VT2(VSB2＝Vref)|+|VT3(VSB3＝Vref+|VT2(VSB2＝Vref)|)|+Vgs3，...
(方程2)其中Vref為參考電壓輸出端102的輸出電壓，VT2(VSB2＝Vref)為當(dāng)源極-背柵極電壓為Vref時增強型MOS晶體管2的閾值電壓，VT3(VSB3＝Vref+|VT2(VSB2＝Vref)|)為當(dāng)源極-背柵極電壓為Vref+|VT2(VSB2＝Vref)|時MOS晶體管3的閾值電壓，Vgs3為MOS晶體管3的柵極-源極電壓。
這種情況下，因為MOS晶體管5的源極電勢低于N溝道耗盡型MOS晶體管3的源極電勢，Vgs3＜3，因此可以使最低工作電壓VDD(min)低于傳統(tǒng)配置的最低工作電壓。
此外，除了用作圖1中的參考電壓電路之外，通過將根據(jù)本發(fā)明的該共射共基電路如圖5所示用作源極跟隨器電路，可以獲得類似的效果。
(實施例2)圖6為示出了使用根據(jù)本發(fā)明的共射共基電路的半導(dǎo)體裝置的第二實施例的電路圖。
該電路構(gòu)造成使得，作為共射共基電路工作的N溝道耗盡型晶體管10和3連接到包括N溝道耗盡型晶體管1、N溝道耗盡型晶體管9、N溝道增強型MOS晶體管2、以及一組電阻11的ED型參考電壓電路203。
作為控制電流源的N溝道增強型MOS晶體管4并聯(lián)連接該組電阻11。此外，柵極端連接到源極端的N溝道耗盡型MOS晶體管5串聯(lián)連接到N溝道增強型MOS晶體管4。
此外，N溝道耗盡型MOS晶體管5的源極端連接到N溝道耗盡型晶體管10和3的柵極端，且N溝道增強型MOS晶體管4和N溝道耗盡型MOS晶體管5形成偏置電壓供給裝置201，用于將恒定的偏置電壓供給到工作為共射共基電路的N溝道耗盡型晶體管10和3。
在該電路中，通過使N溝道耗盡型MOS晶體管5的跨導(dǎo)系數(shù)小于N溝道耗盡型MOS晶體管3的跨導(dǎo)系數(shù)，可以使N溝道耗盡型MOS晶體管5的源極電勢低于N溝道耗盡型MOS晶體管3的源極電勢。在該構(gòu)造中，與實施例1的情形相似，最低工作電壓VDD(min)表達為方程(2)。因為MOS晶體管5的源極電勢低于N溝道耗盡型MOS晶體管3的源極電勢，Vgs3＜3，因此可以使最低工作電壓VDD(min)低于傳統(tǒng)配置的最低工作電壓。
就這些晶體管的跨導(dǎo)系數(shù)之間的關(guān)系而言，與第一實施例中所描述相似的構(gòu)造可以獲得相似的效應(yīng)。
(實施例3)圖7為示出了使用根據(jù)本發(fā)明的共射共基電路的半導(dǎo)體裝置的第三實施例的電路圖。
與第二實施例的情形相似，該電路構(gòu)造成使得，作為共射共基電路工作的N溝道耗盡型晶體管3連接到包括N溝道耗盡型晶體管1、N溝道耗盡型晶體管9、N溝道增強型MOS晶體管2、以及一組電阻11的ED型參考電壓電路203，且作為共射共基電路工作的N溝道耗盡型晶體管10的柵極連接到N溝道耗盡型晶體管3的源極端。
作為控制電流源的N溝道增強型MOS晶體管4并聯(lián)連接該組電阻11。此外，柵極端連接到源極端的N溝道耗盡型MOS晶體管5串聯(lián)連接到N溝道增強型MOS晶體管4。
此外，N溝道耗盡型MOS晶體管5的源極端連接到N溝道耗盡型晶體管3的柵極端，且N溝道增強型MOS晶體管4和N溝道耗盡型MOS晶體管5形成偏置電壓供給裝置201，用于將恒定的偏置電壓供給到作為共射共基電路工作的N溝道耗盡型晶體管3。
在該電路中，同樣，通過使N溝道耗盡型MOS晶體管5的跨導(dǎo)系數(shù)小于N溝道耗盡型MOS晶體管3的跨導(dǎo)系數(shù)，可以使N溝道耗盡型MOS晶體管5的源極電勢低于N溝道耗盡型MOS晶體管3的源極電勢。在該構(gòu)造中，與實施例1的情形相似，最低工作電壓VDD(min)表達為方程2。因為MOS晶體管5的源極電勢低于N溝道耗盡型MOS晶體管3的源極電勢，Vgs3＜3，因此可以使最低工作電壓VDD(min)低于傳統(tǒng)配置的最低工作電壓。
權(quán)利要求
1.一種共射共基電路，包括第一N溝道耗盡型MOS晶體管，源極和柵極相互連接；第二N溝道耗盡型MOS晶體管，柵極連接到所述第一N溝道耗盡型MOS晶體管的柵極，用于將功率供給到連接到所述第二N溝道耗盡型MOS晶體管的源極的負(fù)載電路；以及控制電流源，連接到所述第一N溝道耗盡型MOS晶體管的源極，所述控制電流源受到通過所述負(fù)載電路的電流控制，其中，所述第一N溝道耗盡型MOS晶體管的漏極-源極電壓設(shè)置為高于閾值電壓，所述襯底電勢設(shè)置為低于所述第一N溝道耗盡型MOS晶體管的源極電勢，且所述第二N溝道耗盡型MOS晶體管的漏極-源極電壓設(shè)置為高于閾值電壓，所述襯底電勢設(shè)置為低于所述第二N溝道耗盡型MOS晶體管的源極電勢。
2.根據(jù)權(quán)利要求1的共射共基電路，其中所述第一N溝道耗盡型MOS晶體管的襯底電勢和所述第二N溝道耗盡型MOS晶體管的襯底電勢接地。
3.根據(jù)權(quán)利要求1的共射共基電路，其中所述控制電流源包括第一N溝道增強型MOS晶體管，其柵極連接到所述負(fù)載電路且漏極連接到所述第一N溝道耗盡型MOS晶體管的源極。
4.包括根據(jù)權(quán)利要求3的共射共基電路的一種半導(dǎo)體裝置，其中所述負(fù)載電路為參考電壓電路，包括第三N溝道耗盡型MOS晶體管，其漏極連接到第二N溝道耗盡型MOS晶體管的源極，且其源極連接到所述第二N溝道耗盡型MOS晶體管的柵極；以及第二N溝道增強型MOS晶體管，漏極和柵極連接到所述第三N溝道耗盡型MOS晶體管的源極。
5.包括根據(jù)權(quán)利要求3的共射共基電路的一種半導(dǎo)體裝置，其中所述負(fù)載電路為源極跟隨器電路，包括第三N溝道耗盡型MOS晶體管，漏極連接到第二N溝道耗盡型MOS晶體管的源極；以及第二N溝道增強型MOS晶體管，漏極和柵極連接到所述第三N溝道耗盡型MOS晶體管的源極。
6.一種包括共射共基電路的半導(dǎo)體裝置，所述共射共基電路包括第一N溝道耗盡型MOS晶體管，源極和柵極相互連接；第二N溝道耗盡型MOS晶體管，柵極連接到所述第一N溝道耗盡型MOS晶體管的柵極；第三N溝道耗盡型MOS晶體管，漏極連接到所述第二N溝道耗盡型MOS晶體管的源極，且源極和柵極相互連接；第二N溝道增強型MOS晶體管，漏極連接到所述第三N溝道耗盡型MOS晶體管的源極；第一N溝道增強型MOS晶體管，漏極連接到所述第一N溝道耗盡型MOS晶體管的源極；第四N溝道耗盡型MOS晶體管，柵極連接到所述第一N溝道耗盡型MOS晶體管的柵極；第五N溝道耗盡型MOS晶體管，漏極連接到所述第四N溝道耗盡型MOS晶體管的源極，且柵極連接到所述第三N溝道耗盡型MOS晶體管的源極；以及多個串聯(lián)連接的電阻，連接到所述第一和第二N溝道增強型MOS晶體管的柵極并連接到所述第五N溝道耗盡型MOS晶體管的源極，其中，所述共射共基電路構(gòu)造成使得從所述多個串聯(lián)連接的電阻的任意連接點輸出正的恒定電壓，以及所有MOS晶體管的襯底電勢接地。
7.一種包括共射共基電路的半導(dǎo)體裝置，所述共射共基電路包括第一N溝道耗盡型MOS晶體管，源極和柵極相互連接；第二N溝道耗盡型MOS晶體管，柵極連接到所述第一N溝道耗盡型MOS晶體管的柵極；第三N溝道耗盡型MOS晶體管，漏極連接到所述第二N溝道耗盡型MOS晶體管的源極，且源極和柵極相互連接；第二N溝道增強型MOS晶體管，漏極連接到所述第三N溝道耗盡型MOS晶體管的源極；第一N溝道增強型MOS晶體管，漏極連接到所述第一N溝道耗盡型MOS晶體管的源極；第四N溝道耗盡型MOS晶體管，柵極連接到所述第二N溝道耗盡型MOS晶體管的柵極；第五N溝道耗盡型MOS晶體管，漏極連接到所述第四N溝道耗盡型MOS晶體管的源極，且柵極連接到所述第三N溝道耗盡型MOS晶體管的源極；以及多個串聯(lián)連接的電阻，連接到所述第一和第二N溝道增強型MOS晶體管的柵極并連接到所述第五N溝道耗盡型MOS晶體管的源極，其中，所述共射共基電路構(gòu)造成使得從所述多個串聯(lián)連接的電阻的任意連接點輸出正的恒定電壓，以及所有MOS晶體管的襯底電勢接地。
8.一種根據(jù)權(quán)利要求4的半導(dǎo)體裝置，其中所述第一N溝道增強型MOS晶體管的跨導(dǎo)系數(shù)形成為大于所述第二N溝道增強型MOS晶體管的跨導(dǎo)系數(shù)。
9.一種根據(jù)權(quán)利要求5的半導(dǎo)體裝置，其中所述第一N溝道增強型MOS晶體管的跨導(dǎo)系數(shù)形成為大于所述第二N溝道增強型MOS晶體管的跨導(dǎo)系數(shù)。
10.一種根據(jù)權(quán)利要求6的半導(dǎo)體裝置，其中所述第一N溝道增強型MOS晶體管的跨導(dǎo)系數(shù)形成為大于所述第二N溝道增強型MOS晶體管的跨導(dǎo)系數(shù)。
11.一種根據(jù)權(quán)利要求7的半導(dǎo)體裝置，其中所述第一N溝道增強型MOS晶體管的跨導(dǎo)系數(shù)形成為大于所述第二N溝道增強型MOS晶體管的跨導(dǎo)系數(shù)。
12.一種根據(jù)權(quán)利要求4的半導(dǎo)體裝置，其中所述第一N溝道耗盡型MOS晶體管的跨導(dǎo)系數(shù)形成為小于所述第二N溝道耗盡型MOS晶體管的跨導(dǎo)系數(shù)。
13.一種根據(jù)權(quán)利要求5的半導(dǎo)體裝置，其中所述第一N溝道耗盡型MOS晶體管的跨導(dǎo)系數(shù)形成為小于所述第二N溝道耗盡型MOS晶體管的跨導(dǎo)系數(shù)。
14.一種根據(jù)權(quán)利要求6的半導(dǎo)體裝置，其中所述第一N溝道耗盡型MOS晶體管的跨導(dǎo)系數(shù)形成為小于所述第二N溝道耗盡型MOS晶體管的跨導(dǎo)系數(shù)。
15.一種根據(jù)權(quán)利要求7的半導(dǎo)體裝置，其中所述第一N溝道耗盡型MOS晶體管的跨導(dǎo)系數(shù)形成為小于所述第二N溝道耗盡型MOS晶體管的跨導(dǎo)系數(shù)。
16.一種根據(jù)權(quán)利要求4的半導(dǎo)體裝置，其中所述第一N溝道增強型MOS晶體管的跨導(dǎo)系數(shù)形成為大于所述第二N溝道增強型MOS晶體管的跨導(dǎo)系數(shù)，且所述第一N溝道耗盡型MOS晶體管的跨導(dǎo)系數(shù)形成為小于所述第二N溝道耗盡型MOS晶體管的跨導(dǎo)系數(shù)。
17.一種根據(jù)權(quán)利要求5的半導(dǎo)體裝置，其中所述第一N溝道增強型MOS晶體管的跨導(dǎo)系數(shù)形成為大于所述第二N溝道增強型MOS晶體管的跨導(dǎo)系數(shù)，且所述第一N溝道耗盡型MOS晶體管的跨導(dǎo)系數(shù)形成為小于所述第二N溝道耗盡型MOS晶體管的跨導(dǎo)系數(shù)。
18.一種根據(jù)權(quán)利要求6的半導(dǎo)體裝置，其中所述第一N溝道增強型MOS晶體管的跨導(dǎo)系數(shù)形成為大于所述第二N溝道增強型MOS晶體管的跨導(dǎo)系數(shù)，且所述第一N溝道耗盡型MOS晶體管的跨導(dǎo)系數(shù)形成為小于所述第二N溝道耗盡型MOS晶體管的跨導(dǎo)系數(shù)。
19.一種根據(jù)權(quán)利要求7的半導(dǎo)體裝置，其中所述第一N溝道增強型MOS晶體管的跨導(dǎo)系數(shù)形成為大于所述第二N溝道增強型MOS晶體管的跨導(dǎo)系數(shù)，且所述第一N溝道耗盡型MOS晶體管的跨導(dǎo)系數(shù)形成為小于所述第二N溝道耗盡型MOS晶體管的跨導(dǎo)系數(shù)。
全文摘要
本發(fā)明提供了一種具有高的電源抑制比且可以工作于低電壓的參考電壓電路。該參考電壓電路包括偏置電路，構(gòu)造成使得耗盡型晶體管(3)串聯(lián)連接到負(fù)載電路的電源電壓供給端，用于檢測流過該負(fù)載電路以作為電流源工作的增強型MOS晶體管(4)連接到該負(fù)載電路，耗盡型MOS晶體管(5)串聯(lián)連接到該晶體管(4)，且晶體管(5)的柵極端連接到晶體管(5)的源極端，其中耗盡型晶體管(3)的柵極端連接到耗盡型晶體管(5)的源極端。
文檔編號H02M3/04GK101047336SQ20071008971
公開日2007年10月3日 申請日期2007年3月27日 優(yōu)先權(quán)日2006年3月27日
發(fā)明者井村多加志 申請人:精工電子有限公司