專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及對(duì)串聯(lián)連接于高電位的主電源電位與低電位的主電源
電位之間的2個(gè)功率器件之中高電位側(cè)的功率器件進(jìn)行驅(qū)動(dòng)控制的半導(dǎo) 體裝置，特別是涉及可防止功率器件的誤動(dòng)作的半導(dǎo)體裝置。
背景技術(shù)：
圖14是表示半橋電路的電路圖。在電源PS的正極與負(fù)極(接地電 位GND )之間，以推拉輸出電路方式連接(totem - pole - connect)有 IGBT (絕緣柵型雙極晶體管)等功率器件(power device) 101、 102。 另外，續(xù)流二極管D1、 D2分別與功率器件101、 102反向并聯(lián)連接。 而且，負(fù)載(電動(dòng)機(jī)等電感性負(fù)栽)103跟功率器件101與功率器件102 的連接點(diǎn)N1連接。
功率器件101是以與功率器件102的連接點(diǎn)Nl的電位為基準(zhǔn)電位， 在該基準(zhǔn)電位與電源PS所供給的電源電位之間進(jìn)行開關(guān)動(dòng)作的器件， 被稱之為高電位側(cè)功率器件。另一方面，功率器件102是以接地電位為 基準(zhǔn)電位，在該基準(zhǔn)電位與連接點(diǎn)N1的電位之間進(jìn)行幵關(guān)動(dòng)作的器件， 被稱之為低電位側(cè)功率器件。
功率器件101由高電位側(cè)功率器件驅(qū)動(dòng)電路HD進(jìn)行驅(qū)動(dòng)，功率器 件102由低電位側(cè)功率器件驅(qū)動(dòng)電路LD進(jìn)行驅(qū)動(dòng)。高電位側(cè)功率器件 驅(qū)動(dòng)電路HD上被施加了高電位側(cè)電源104的正極的電壓VB (高電位 側(cè)浮置電源絕對(duì)電壓)和高電位側(cè)電源104的負(fù)極的電壓VS (高電位 側(cè)浮置電源失調(diào)電壓)。而且，高電位側(cè)功率器件驅(qū)動(dòng)電路HD將輸出 信號(hào)HO輸出到功率器件102的柵電極。再有，關(guān)于低電位側(cè)功率器件 驅(qū)動(dòng)電路LD，由于與本申請(qǐng)發(fā)明的關(guān)系不深，故省略其說(shuō)明。
圖15是表示現(xiàn)有的半導(dǎo)體裝置的電路圖。該半導(dǎo)體裝置是對(duì)串聯(lián) 連接于高電位的主電源電位與低電位的主電源電位之間的2個(gè)功率器件 之中高電位側(cè)的功率器件進(jìn)行驅(qū)動(dòng)控制的高電位側(cè)功率器件驅(qū)動(dòng)電路。
從設(shè)置于外部的微型計(jì)算機(jī)等提供輸入信號(hào)HIN。輸入信號(hào)HIN具 有表示高電位側(cè)的功率器件的導(dǎo)通的"H (高電位)"(第1狀態(tài))和表示高電位側(cè)的功率器件的非導(dǎo)通的"L(低電位)"(第2狀態(tài))。
脈沖產(chǎn)生電路11與輸入信號(hào)HIN向"H" 、 "L，，的電平轉(zhuǎn)變 (transition)相對(duì)應(yīng)地分別產(chǎn)生脈沖狀的導(dǎo)通(ON)信號(hào)(第1脈沖信 號(hào))、截止(OFF)信號(hào)(第2脈沖信號(hào))。
脈沖產(chǎn)生電路ll的2個(gè)輸出分別與作為電平移動(dòng)(level shift)晶 體管的高耐壓N溝道型場(chǎng)效應(yīng)晶體管(以下，稱為HNMOS晶體管)12、 13的柵電極連接。而且，導(dǎo)通信號(hào)被提供給HNMOS晶體管12的柵電 極，截止信號(hào)被提供給HNMOS晶體管13的柵電極。HNMOS晶體管 12、 13的漏電極分別與電阻14、 15的一端連接，并且也與反相器 (inverter)16、 17的輸入連接。
通過(guò)該HNMOS晶體管12、 13、電阻14、 15和反相器16、 17構(gòu)成 電平移動(dòng)電路。該電平移動(dòng)電路將導(dǎo)通信號(hào)、截止信號(hào)電平移動(dòng)至高電 位側(cè)，分別得到笫l、笫2電平移動(dòng)完畢的脈沖信號(hào)。
SR型觸發(fā)器19經(jīng)保護(hù)電路18,分別從置位輸入端S和復(fù)位輸入端 R輸入反相器16、17的輸出信號(hào)(第1、第2電平移動(dòng)完畢的脈沖信號(hào))。 在此處，保護(hù)電路18是用于防止SR型觸發(fā)器19的誤動(dòng)作的濾波電路， 由邏輯門構(gòu)成。
SR型觸發(fā)器19的輸出端Q與NMOS晶體管20的柵電極連接，并 且也與反相器21的輸入連接，反相器21的輸出與NMOS晶體管22的 柵電極連接。輸出NMOS晶體管20、 22的連接點(diǎn)的電壓作為高電位側(cè) 的輸出信號(hào)HO。這樣，通過(guò)使NMOS晶體管20、 22互補(bǔ)性地導(dǎo)通、 截止，從而使功率器件101開關(guān)。
電阻14、 15的另一端與NMOS晶體管20的漏電極側(cè)連接，施加了 電壓VB。另外，NMOS晶體管22的源電極與二極管23、 24的陽(yáng)極和 圖14的連接點(diǎn)N1連接，施加了電壓VS。 二極管23、 24的陰極分別與 HNMOS晶體管12、 13的漏電極連接。
接著，用圖16所示的時(shí)序圖，說(shuō)明現(xiàn)有的高電位側(cè)功率器件驅(qū)動(dòng) 電路的動(dòng)作。
首先，脈沖產(chǎn)生電路11響應(yīng)于輸入信號(hào)HIN的上升，產(chǎn)生轉(zhuǎn)變到 "H (高電位)"的脈沖狀的導(dǎo)通信號(hào)。借助于該導(dǎo)通信號(hào)，HNMOS 晶體管12導(dǎo)通。此時(shí)，截止信號(hào)為"L (4氐電位)"，HNMOS晶體管 13處于截止?fàn)顟B(tài)。由此，在與HNMOS晶體管12連接的電阻14上產(chǎn)生壓降，"L，， 信號(hào)^皮輸入到反相器16。另一方面，由于在與HNMOS晶體管13連接 的電阻15上不產(chǎn)生壓降，故"H，，信號(hào)被繼續(xù)輸入到反相器17。因而， 反相器16的輸出信號(hào)成為轉(zhuǎn)變到"H"的脈沖信號(hào)，反相器17的輸出 信號(hào)維持"L"狀態(tài)。
而且，接收到反相器16、 17的輸出信號(hào)的保護(hù)電路18對(duì)SR型觸 發(fā)器19的置位輸入端S,與反相器16的輸出信號(hào)對(duì)應(yīng)地輸出轉(zhuǎn)變到"L" 的脈沖信號(hào)。另一方面，保護(hù)電路18對(duì)SR型觸發(fā)器19的復(fù)位輸入端 R，與反相器17的輸出信號(hào)對(duì)應(yīng)地輸出"H"信號(hào)。
另外，脈沖產(chǎn)生電路11響應(yīng)于輸入信號(hào)HIN的下降，產(chǎn)生轉(zhuǎn)變到 "H(高電位)"的脈沖狀的截止信號(hào)。此時(shí)，也進(jìn)行與上述同樣的動(dòng) 作，保護(hù)電路18對(duì)SR型觸發(fā)器19的置位輸入端S,與反相器16的輸 出信號(hào)對(duì)應(yīng)地輸出"H"信號(hào)。另一方面，保護(hù)電路18對(duì)SR型觸發(fā)器 19的復(fù)位輸入端R，與反相器17的輸出信號(hào)對(duì)應(yīng)地輸出轉(zhuǎn)變到"L"的 脈沖信號(hào)。
其結(jié)果是，SR型觸發(fā)器19的輸出端Q按提供導(dǎo)通信號(hào)的定時(shí)轉(zhuǎn)變 到"H，，，按提供截止信號(hào)的定時(shí)轉(zhuǎn)變到"L"。另外，通過(guò)使NMOS 晶體管20、 22互補(bǔ)性地導(dǎo)通、截止而得到的輸出信號(hào)HO也成為同樣的信號(hào)。
在此處成問(wèn)題的是依賴于由功率器件101、 102構(gòu)成的半橋型功率 器件的開關(guān)狀態(tài)而在從連接點(diǎn)Nl至二極管23、 24的陽(yáng)極的線上所產(chǎn)生 的dv/dt過(guò)渡信號(hào)。
當(dāng)dv/dt過(guò)渡信號(hào)產(chǎn)生時(shí)，由HNMOS晶體管12、 13的漏極-源極 間的寄生靜電電容與dv/dt過(guò)渡信號(hào)的乘積得到的dv/dt電流就同時(shí)流過(guò) HNMOS晶體管12、 13。由此，就取代了導(dǎo)通信號(hào)和截止信號(hào)而同時(shí)提 供由dv/dt過(guò)渡信號(hào)造成的錯(cuò)誤脈沖。在這樣的情況下，保護(hù)電路18被 構(gòu)成為防止同時(shí)將信號(hào)輸入到SR型觸發(fā)器19(例如，參照專利文獻(xiàn)1 )。日本專利公開平9-200017號(hào)公報(bào)
高電位側(cè)功率器件驅(qū)動(dòng)電路HD的輸出信號(hào)HO為"H"時(shí)，功率 器件101變?yōu)閷?dǎo)通，如圖14所示，流過(guò)電流Il。其后，當(dāng)高電位側(cè)功 率器件驅(qū)動(dòng)電路HD的輸出信號(hào)HO從"H，，轉(zhuǎn)變到"L",功率器件101 從導(dǎo)通切換到截止時(shí)，就成為電流12流到續(xù)流二極管D2中的回流斗莫式(reflux mode)。此時(shí)，電壓VS依賴于dv/dt過(guò)渡信號(hào)和布線的電感，變 得暫時(shí)低于GND,成為負(fù)電壓。
在現(xiàn)有的半導(dǎo)體裝置中，在切換功率器件101的同時(shí)，輸出導(dǎo)通信 號(hào)或截止信號(hào)。但是，在通過(guò)功率器件101的切換，使電壓VS成為負(fù) 電壓時(shí)，通過(guò)導(dǎo)通信號(hào)、截止信號(hào),使HNMOS晶體管12截止，使HNMOS 晶體管13導(dǎo)通，成為不平衡狀態(tài)。因此，流過(guò)HNMOS晶體管12、 13 的寄生二極管25、 26的恢復(fù)電流產(chǎn)生差異。由此，存在輸出錯(cuò)誤的輸 出信號(hào)HO、引起功率器件的誤動(dòng)作的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明是為了解決上述問(wèn)題而進(jìn)行的，其目的在于，得到一種可防 止功率器件的誤動(dòng)作的半導(dǎo)體裝置。
本發(fā)明的半導(dǎo)體裝置是對(duì)串聯(lián)連接于高電位的主電源電位與低電 位的主電源電位之間的2個(gè)功率器件之中高電位側(cè)的功率器件進(jìn)行驅(qū)動(dòng) 控制，其中，具備脈沖產(chǎn)生電路，與具有第1狀態(tài)和第2狀態(tài)的輸入
信號(hào)向第1、第2狀態(tài)的電平轉(zhuǎn)變相對(duì)應(yīng)地分別產(chǎn)生第1、第2脈沖信 號(hào)，其中，該第l狀態(tài)表示高電位側(cè)的功率器件的導(dǎo)通，該第2狀態(tài)表 示高電位側(cè)的功率器件的非導(dǎo)通；電平移動(dòng)電路，將第1、第2脈沖信 號(hào)向高電位側(cè)進(jìn)行電平移動(dòng)，分別得到第1、第2電平移動(dòng)完畢的脈沖 信號(hào)；SR型觸發(fā)器，從置位輸入端輸入第1電平移動(dòng)完畢的脈沖信號(hào)， 從復(fù)位輸入端輸入第2電平移動(dòng)完畢的脈沖信號(hào)；以及延遲電路，使SR 型觸發(fā)器的輸出至少延遲第1、第2脈沖信號(hào)的脈沖寬度部分。本發(fā)明 的其它的特征將在以下闡明。
按照本發(fā)明，可防止功率器件的誤動(dòng)作。


圖1是表示本發(fā)明的實(shí)施方式1的半導(dǎo)體裝置的電路圖。
圖2是用于說(shuō)明本發(fā)明的實(shí)施方式1的半導(dǎo)體裝置的動(dòng)作的時(shí)序圖。
圖3是表示本發(fā)明的實(shí)施方式2的半導(dǎo)體裝置的電路圖。
圖4是用于說(shuō)明本發(fā)明的實(shí)施方式2的半導(dǎo)體裝置的動(dòng)作的時(shí)序圖。圖5是表示本發(fā)明的實(shí)施方式3的半導(dǎo)體裝置的電路圖。
圖6是用于說(shuō)明本發(fā)明的實(shí)施方式3的半導(dǎo)體裝置的動(dòng)作的時(shí)序圖。
圖7是表示本發(fā)明的實(shí)施方式4的半導(dǎo)體裝置的電路圖。
圖8是用于說(shuō)明本發(fā)明的實(shí)施方式4的半導(dǎo)體裝置的動(dòng)作的時(shí)序圖。
圖9是表示本發(fā)明的實(shí)施方式5的半導(dǎo)體裝置的電路圖。
圖10是用于說(shuō)明本發(fā)明的實(shí)施方式5的半導(dǎo)體裝置的動(dòng)作的時(shí)序圖。
圖11是表示本發(fā)明的實(shí)施方式6的半導(dǎo)體裝置的電路圖。
圖12是表示本發(fā)明的實(shí)施方式7的半導(dǎo)體裝置的電路圖。
圖13是表示本發(fā)明的實(shí)施方式8的半導(dǎo)體裝置的電路圖。
圖14是表示半橋電路的電路圖。
圖15是表示現(xiàn)有的半導(dǎo)體裝置的電路圖。
圖16是用于說(shuō)明現(xiàn)有的半導(dǎo)體裝置的動(dòng)作的時(shí)序圖。
具體實(shí)施方式
實(shí)施方式1
圖1是表示本發(fā)明的實(shí)施方式1的半導(dǎo)體裝置的電路圖。該半導(dǎo)體 裝置是對(duì)串聯(lián)連接于高電位的主電源電位與低電位的主電源電位之間 的2個(gè)功率器件之中高電位側(cè)的功率器件進(jìn)行驅(qū)動(dòng)控制的高電位側(cè)功率 器件驅(qū)動(dòng)電路。
從設(shè)置于外部的微型計(jì)算機(jī)等提供輸入信號(hào)HIN。輸入信號(hào)HIN具 有表示高電位側(cè)的功率器件的導(dǎo)通的"H (高電位)"(第1狀態(tài))和 表示高電位側(cè)的功率器件的非導(dǎo)通的"L (低電位)"(第2狀態(tài))。
脈沖產(chǎn)生電路11與輸入信號(hào)HIN向"H" 、 "L"的電平轉(zhuǎn)變相對(duì) 應(yīng)地分別產(chǎn)生脈沖狀的導(dǎo)通信號(hào)(第l脈沖信號(hào))、截止信號(hào)(第2脈 沖信號(hào))。
脈沖產(chǎn)生電路ll的2個(gè)輸出分別與作為電平移動(dòng)晶體管的高耐壓N 溝道型場(chǎng)效應(yīng)晶體管(以下稱為HNMOS晶體管)12、 13的柵電極連接。 而且，導(dǎo)通信號(hào)提供給HNMOS晶體管12的柵電極，截止信號(hào)提供給 HNMOS晶體管13的柵電極。HNMOS晶體管12、 13的漏電極分別與電阻14、 15的一端連接，并且也與反相器16、 17的輸入連接。
由該HNMOS晶體管12、 13、電阻14、 15和反相器16、 17構(gòu)成電 平移動(dòng)電路。該電平移動(dòng)電路將導(dǎo)通信號(hào)、截止信號(hào)電平移動(dòng)至高電位 側(cè)，分別得到第1、第2電平移動(dòng)完畢的脈沖信號(hào)。
SR型觸發(fā)器19經(jīng)保護(hù)電路18，分別從置位輸入端S和復(fù)位輸入端 R輸入反相器16、17的輸出信號(hào)(第1、第2電平移動(dòng)完畢的脈沖信號(hào))。 在此處，保護(hù)電路18是用于防止SR型觸發(fā)器19的誤動(dòng)作的濾波電路， 由NAND電路31 ~33、反相器34 ~ 38和NOR電路39、 40構(gòu)成。
另外，NOR電路41輸入第l、笫2電平移動(dòng)完畢的脈沖信號(hào)，進(jìn) 行NOR運(yùn)算。D型觸發(fā)器42從時(shí)鐘輸入T輸入NOR電路41的輸出， 從數(shù)據(jù)輸入D輸入SR型觸發(fā)器19的輸出。由該NOR電路41和D型 觸發(fā)器42構(gòu)成延遲電路。該延遲電路使SR型觸發(fā)器19的輸出至少延 遲導(dǎo)通信號(hào)、截止信號(hào)的脈沖寬度部分。
D型觸發(fā)器42的輸出端Q，與NMOS晶體管20的柵電極連接，并 且也與反相器21的輸入連接，反相器21的輸出與NMOS晶體管22的 柵電極連接。輸出NMOS晶體管20、 22的連接點(diǎn)的電壓作為高電位側(cè) 的輸出信號(hào)HO。這樣，通過(guò)使NMOS晶體管20、 22互補(bǔ)性地導(dǎo)通、 截止，從而使高電位側(cè)的功率器件開關(guān)。
電阻14、 15的另一端與NMOS晶體管20的漏電極側(cè)連接，施加電 壓VB。另外，NMOS晶體管22的源電極與二極管23、 24的陽(yáng)極和圖 14的連接點(diǎn)Nl連接，施加電壓VS。二極管23、24的陰極分別與HNMOS 晶體管12、 13的漏電極連接。
圖2是用于說(shuō)明本發(fā)明的實(shí)施方式1的半導(dǎo)體裝置的動(dòng)作的時(shí)序 圖。如圖示那樣，輸出信號(hào)HO在輸出了導(dǎo)通信號(hào)、截止信號(hào)后切換。 由此，在通過(guò)功率器件的切換而使電壓VS成為負(fù)電壓時(shí)，不輸出導(dǎo)通 信號(hào)、截止信號(hào)。因此，可防止功率器件的誤動(dòng)作。另外，由于使SR 型觸發(fā)器19的輸出邏輯延遲，故元件分散性少。
實(shí)施方式2
圖3是表示本發(fā)明的實(shí)施方式2的半導(dǎo)體裝置的電路圖，圖4是用
于說(shuō)明其動(dòng)作的時(shí)序圖。
在本實(shí)施方式2中，作為延遲電路，具有第l反相器43、 NAND電 路44、第2反相器45和OR電路46。其它的結(jié)構(gòu)與實(shí)施方式1相同。笫1反相器43使第1電平移動(dòng)完畢的脈沖信號(hào)反相。NAND電路 44輸入第1反相器43的輸出和SR型觸發(fā)器19的輸出，進(jìn)行NAND運(yùn) 算。第2反相器45使NAND電路44的輸出反相。OR電路46輸入第2 反相器45的輸出和第2電平移動(dòng)完畢的脈沖信號(hào)，進(jìn)行OR運(yùn)算。
按照該結(jié)構(gòu)，會(huì)收到與實(shí)施方式1同樣的效果。另外，與實(shí)施方式 1相比，可減小電路規(guī)模。
實(shí)施方式3
圖5是表示本發(fā)明的實(shí)施方式3的半導(dǎo)體裝置的電路圖，圖6是用 于說(shuō)明其動(dòng)作的時(shí)序圖。
在本實(shí)施方式3中，作為延遲電路，具有多個(gè)反相器47、 48。其它 的結(jié)構(gòu)與實(shí)施方式l相同。按照該結(jié)構(gòu)，與實(shí)施方式1同樣地可防止功 率器件的誤動(dòng)作。另外，由反相器的級(jí)數(shù)可容易控制延遲量。
實(shí)施方式4
圖7是表示本發(fā)明的實(shí)施方式4的半導(dǎo)體裝置的電路圖，圖8是用 于說(shuō)明其動(dòng)作的時(shí)序圖。
在本實(shí)施方式4中，作為延遲電路，具有恒流源51、電容器52、 反相器53、 NMOS晶體管54 56和PMOS晶體管57~59。其它的結(jié)構(gòu) 與實(shí)施方式1相同。
恒流源51對(duì)電容器52充電。作為開關(guān)元件的NMOS晶體管54-56和PMOS晶體管57~59根椐SR型觸發(fā)器19的輸出使電容器52充 放電。反相器53將在電容器52中充電的電壓反相后輸出。
按照該結(jié)構(gòu)，與實(shí)施方式l同樣地可防止功率器件的誤動(dòng)作。另外， 由恒流源51的電流值或電容器52的電容值可容易控制延遲。
實(shí)施方式5
圖9是表示本發(fā)明的實(shí)施方式5的半導(dǎo)體裝置的電路圖。在上述的 實(shí)施方式1~4中，在SR型觸發(fā)器19的后級(jí)設(shè)置有延遲電路。與此相 比，在本實(shí)施方式5中，在保護(hù)電路18與SR型觸發(fā)器19之間設(shè)置有 延遲電路。其它的結(jié)構(gòu)與實(shí)施方式1相同。
作為延遲電路，設(shè)置有反相器61 64和第1、第2電容器65、 66。 反相器61、 62串聯(lián)連接在保護(hù)電路18的輸出LFS與SR型觸發(fā)器19 的置位輸入端S之間。反相器63、64串聯(lián)連接在保護(hù)電路18的輸出LFR 與SR型觸發(fā)器19的復(fù)位輸入端R之間。第1電容器65的一端與反相器61和反相器62的連接點(diǎn)連接，施加第1電平移動(dòng)完畢的脈沖信號(hào)。 第2電容器66的一端與反相器63和反相器64的連接點(diǎn)連接，施加第2 電平移動(dòng)完畢的脈沖信號(hào)。對(duì)第1、第2電容器65、 66的另一端施加電 壓VS。
該延遲電路使第1、第2電平移動(dòng)完畢的脈沖信號(hào)至少延遲導(dǎo)通信 號(hào)、截止信號(hào)的脈沖寬度部分，分別得到第1、第2延遲完畢的脈沖信 號(hào)。即，將在第1、第2電容器65、 66中充電的電壓分別作為第1、第 2延遲完畢的脈沖信號(hào)輸出。而且，SR型觸發(fā)器19從置位輸入端S輸 入第1延遲完畢的脈沖信號(hào)，從復(fù)位輸入端R輸入第2延遲完畢的脈沖 信號(hào)。
SR型觸發(fā)器19的輸出端Q與NMOS晶體管20的柵電極連接，并 且也與反相器21的輸入連接，反相器21的輸出與NMOS晶體管22的 4冊(cè)電極連接。輸出NMOS晶體管20、 22的連接點(diǎn)的電壓作為高電位側(cè) 的輸出信號(hào)HO。這樣，通過(guò)使NMOS晶體管20、 22互補(bǔ)性地導(dǎo)通、 截止，從而使高電位側(cè)的功率器件開關(guān)。
圖10是用于說(shuō)明本發(fā)明的實(shí)施方式5的半導(dǎo)體裝置的動(dòng)作的時(shí)序 圖。如圖示那樣，輸出信號(hào)HO在輸出了導(dǎo)通信號(hào)、截止信號(hào)后切換。 由此，在通過(guò)功率器件的切換而使電壓VS成為負(fù)電壓時(shí)，不輸出導(dǎo)通 信號(hào)、截止信號(hào)。因此，可防止功率器件的誤動(dòng)作。另外，可分別控制 導(dǎo)通信號(hào)和截止信號(hào)的延遲量。而且，由第1、第2電容器65、 66的電 容值可容易控制延遲量。
實(shí)施方式6
圖U是表示本發(fā)明的實(shí)施方式6的半導(dǎo)體裝置的電路圖。該半導(dǎo) 體裝置的時(shí)序圖與實(shí)施方式5相同。
在本實(shí)施方式6中，作為延遲電路，設(shè)置有串聯(lián)連接在保護(hù)電路 18的輸出LFS與SR型觸發(fā)器19的置位輸入端S之間的多個(gè)第1反相 器71、 72;以及串聯(lián)連接在保護(hù)電路18的輸出LFR與SR型觸發(fā)器19 的復(fù)位輸入端R之間的多個(gè)第2反相器73、 74。其它的結(jié)構(gòu)與實(shí)施方式 5相同。
按照該結(jié)構(gòu)，與實(shí)施方式5同樣地可防止功率器件的誤動(dòng)作，可分 別控制導(dǎo)通信號(hào)和截止信號(hào)的延遲量。另外，由第1、第2反相器的級(jí) 數(shù)可容易控制延遲量。實(shí)施方式7
圖12是表示本發(fā)明的實(shí)施方式7的半導(dǎo)體裝置的電路圖。該半導(dǎo) 體裝置的時(shí)序圖與實(shí)施方式5相同。
在本實(shí)施方式7中，作為延遲電路，具有第1、第2恒流源80、 81、 第1、第2電容器82、 83、反相器84 87和NMOS晶體管88、 89 (第 1、第2開關(guān)元件)。其它的結(jié)構(gòu)與實(shí)施方式5相同。
第1、第2恒流源80、 81分別對(duì)第1、第2電容器82、 83充電。 NMOS晶體管88、 89按照第1、第2電平移動(dòng)完畢的脈沖信號(hào)，分別使 第1、第2電容器82、 83充放電。反相器86、 87分別將在第1、第2 電容器82、 83中充電的電壓反相，作為第1、第2延遲完畢的脈沖信號(hào) 輸出。
按照該結(jié)構(gòu)，與實(shí)施方式5同樣地可防止功率器件的誤動(dòng)作，可分 別控制導(dǎo)通信號(hào)和截止信號(hào)的延遲量。另外，由第1、第2恒流源80、 81的電流值或第1、第2電容器82、 83的電容值可容易控制延遲量。
實(shí)施方式8
圖13是表示本發(fā)明的實(shí)施方式8的半導(dǎo)體裝置的電路圖。該半導(dǎo) 體裝置的時(shí)序圖與實(shí)施方式5相同。
在本實(shí)施方式8中，作為延遲電路，具有第1、第2恒流源90、 91、 第1、第2電容器92、 93、反相器94 97和NMOS晶體管98、 99 (第 1、第2開關(guān)元件)。其它的結(jié)構(gòu)與實(shí)施方式5相同。
第1、第2恒流源90、 91分別對(duì)第1、第2電容器92、 93充電。 NMOS晶體管98、 99根據(jù)第1、第2電平移動(dòng)完畢的脈沖信號(hào)，分別使 第1、第2電容器92、 93充放電。反相器96、 97分別將在第1、第2 電容器92、 93中充電的電壓反相，作為第1、第2延遲完畢的脈沖信號(hào) 輸出。
按照該結(jié)構(gòu)，與實(shí)施方式5同樣地可防止功率器件的誤動(dòng)作，可分 別控制導(dǎo)通信號(hào)和截止信號(hào)的延遲量。另外，由第1、第2恒流源90、 91的電流值或第1、第2電容器92、 93的電容值可容易控制延遲量。
權(quán)利要求
1.一種半導(dǎo)體裝置，對(duì)串聯(lián)連接于高電位的主電源電位與低電位的主電源電位之間的2個(gè)功率器件之中高電位側(cè)的功率器件進(jìn)行驅(qū)動(dòng)控制，其特征在于，具備脈沖產(chǎn)生電路，與具有第1狀態(tài)和第2狀態(tài)的輸入信號(hào)向上述第1、第2狀態(tài)的電平轉(zhuǎn)變相對(duì)應(yīng)地分別產(chǎn)生第1、第2脈沖信號(hào)，其中，該第1狀態(tài)表示上述高電位側(cè)的功率器件的導(dǎo)通，該第2狀態(tài)表示上述高電位側(cè)的功率器件的非導(dǎo)通；電平移動(dòng)電路，將上述第1、第2脈沖信號(hào)向高電位側(cè)進(jìn)行電平移動(dòng)，分別得到第1、第2電平移動(dòng)完畢的脈沖信號(hào)；SR型觸發(fā)器，從置位輸入端輸入上述第1電平移動(dòng)完畢的脈沖信號(hào)，從復(fù)位輸入端輸入上述第2電平移動(dòng)完畢的脈沖信號(hào)；以及延遲電路，使上述SR型觸發(fā)器的輸出至少延遲上述第1、第2脈沖信號(hào)的脈沖寬度部分。
2. 如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，上述延遲電路具有NOR電路，輸入上述第1、第2電平移動(dòng)完畢的脈沖信號(hào)；以及 D型觸發(fā)器，從時(shí)鐘輸入端輸入上述NOR電路的輸出，從數(shù)據(jù)輸 入端輸入上述SR型觸發(fā)器的輸出。
3. 如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，上述延遲電路具有第1反相器，使上述笫1電平移動(dòng)完畢的脈沖信號(hào)反相； NAND電路，輸入上述第1反相器的輸出和上述SR型觸發(fā)器的輸出；第2反相器，使上述NAND電路的輸出反相；以及 OR電路，輸入上述第2反相器的輸出和上述第2電平移動(dòng)完畢的 脈沖信號(hào)。
4. 如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，
5. 如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，上述延遲電路具有電容器；恒流源，對(duì)上述電容器進(jìn)行充電；以及開關(guān)元件，根據(jù)上述SR型觸發(fā)器的輸出使上述電容器充放電， 輸出在上迷電容器中充電的電壓。
6. —種半導(dǎo)體裝置，對(duì)串聯(lián)連接于高電位的主電源電位與低電位的 主電源電位之間的2個(gè)功率器件之中高電位側(cè)的功率器件進(jìn)行驅(qū)動(dòng)控 制，其特征在于，具備脈沖產(chǎn)生電路，與具有第1狀態(tài)和第2狀態(tài)的輸入信號(hào)向上迷第1、 笫2狀態(tài)的電平轉(zhuǎn)變相對(duì)應(yīng)地分別產(chǎn)生第1、第2脈沖信號(hào)，其中，該 第1狀態(tài)表示上述高電位側(cè)的功率器件的導(dǎo)通，該第2狀態(tài)表示上述高 電位側(cè)的功率器件的非導(dǎo)通；電平移動(dòng)電路，將上述第1、第2脈沖信號(hào)向高電位側(cè)進(jìn)行電平移 動(dòng)，分別得到第1、第2電平移動(dòng)完畢的脈沖信號(hào)；延遲電路，使上述第1、第2電平移動(dòng)完畢的脈沖信號(hào)至少延遲上 迷第1、第2脈沖信號(hào)的脈沖寬度部分，分別得到第1、第2延遲完畢 的脈沖信號(hào)；以及SR型觸發(fā)器，從置位輸入端輸入上述第1延遲完畢的脈沖信號(hào)， 從復(fù)位輸入端輸入上述第2延遲完畢的脈沖信號(hào)。
7. 如權(quán)利要求6所述的半導(dǎo)體裝置，其特征在于， 上述延遲電路具有一端分別施加上迷第1、第2電平移動(dòng)完畢的脈沖信號(hào)、另一端施加基準(zhǔn)電壓的第1、第2電容器，將在上述第1、第2電容器中充電的電壓分別作為上述第1、第2 延遲完畢的脈沖信號(hào)輸出。
8. 如權(quán)利要求6所述的半導(dǎo)體裝置，其特征在于，上述延遲電路具有多個(gè)第l反相器，使上述第1電平移動(dòng)完畢的脈沖信號(hào)延遲；以及 多個(gè)第2反相器，使上述第2電平移動(dòng)完畢的脈沖信號(hào)延遲。
9. 如權(quán)利要求6所述的半導(dǎo)體裝置，其特征在于，上述延遲電路具有第1、第2電容器；第1、第2恒流源，分別對(duì)上迷第1、第2電容器進(jìn)行充電；以及 第1、第2開關(guān)元件，根據(jù)上述第1、第2電平移動(dòng)完畢的脈沖信 號(hào)，分別使上述第1、第2電容器充放電，將在上述第1、第2電容器中充電的電壓分別作為上述第1、第2 延遲完畢的脈沖信號(hào)輸出。
全文摘要
本發(fā)明目的是防止功率器件的誤動(dòng)作。本發(fā)明的半導(dǎo)體裝置是對(duì)串聯(lián)連接于高電位主電源電位與低電位主電源電位之間的2個(gè)功率器件中高電位側(cè)功率器件進(jìn)行驅(qū)動(dòng)控制，其中具備脈沖產(chǎn)生電路，與具有第1狀態(tài)和第2狀態(tài)的輸入信號(hào)向第1、第2狀態(tài)的電平轉(zhuǎn)變對(duì)應(yīng)地分別產(chǎn)生第1、第2脈沖信號(hào)，該第1狀態(tài)表示高電位側(cè)功率器件的導(dǎo)通，該第2狀態(tài)表示高電位側(cè)功率器件的非導(dǎo)通；電平移動(dòng)電路，將第1、第2脈沖信號(hào)向高電位側(cè)電平移動(dòng)，分別得到第1、第2電平移動(dòng)完畢脈沖信號(hào)；SR型觸發(fā)器，從置位輸入端輸入第1電平移動(dòng)完畢脈沖信號(hào)，從復(fù)位輸入端輸入第2電平移動(dòng)完畢脈沖信號(hào)；延遲電路，使SR型觸發(fā)器的輸出至少延遲第1、第2脈沖信號(hào)的脈沖寬度部分。
文檔編號(hào)H02M1/08GK101304209SQ20081000401
公開日2008年11月12日 申請(qǐng)日期2008年1月16日 優(yōu)先權(quán)日2007年5月7日
發(fā)明者堺憲治, 田中良和 申請(qǐng)人:三菱電機(jī)株式會(huì)社