專(zhuān)利名稱(chēng)：參數(shù)控制電路及形成該電路的方法
技術(shù)領(lǐng)域：
總的來(lái)說(shuō)，本發(fā)明涉及電子技術(shù)，且更具體地，本發(fā)明涉及用于 形成半導(dǎo)體器件和結(jié)構(gòu)的方法。
背景技術(shù)：
過(guò)去，電子工業(yè)利用多種方法和結(jié)構(gòu)來(lái)形成將輸出電壓調(diào)節(jié)到期 望值的開(kāi)關(guān)電源控制器。在某些情況下，電源系統(tǒng)包括變壓器，并使 用了控制通過(guò)變壓器初級(jí)側(cè)的電流的一個(gè)電源開(kāi)關(guān)和一個(gè)變壓器次 級(jí)側(cè)中的次級(jí)開(kāi)關(guān)。通常，來(lái)自變壓器次級(jí)側(cè)的信號(hào)被用作控制信號(hào)
來(lái)控制次級(jí)開(kāi)關(guān)的開(kāi)關(guān)。這種電源系統(tǒng)的一個(gè)例子公開(kāi)在于2003年3 月18號(hào)頒布給Christopher David Bridge的美國(guó)專(zhuān)利號(hào)為6,535,400 的專(zhuān)利中。這種電源系統(tǒng)的一個(gè)問(wèn)題在于由于開(kāi)關(guān)通過(guò)變壓器次級(jí)側(cè) 的電流而在同步信號(hào)上產(chǎn)生的噪聲。這些噪聲信號(hào)通常會(huì)導(dǎo)致電源系 統(tǒng)的〗氐效運(yùn)行。
而且，用于集成電路的封裝引出線的數(shù)量會(huì)影響集成電路的成 本。端子越多，封裝就越復(fù)雜，因此成本也就越高。當(dāng)集成次級(jí)側(cè)電 源控制器時(shí)，使用于電源控制的管腳的數(shù)量達(dá)到最小是很重要的。
因此，最好有一種能使同步信號(hào)的振蕩影響減到最少并能減少電 路所需要的端子的數(shù)量的電路。


圖1示意性地示出了根據(jù)本發(fā)明的具有次級(jí)側(cè)控制器的電源系 統(tǒng)的一部分的實(shí)施方案。
圖2示意性地示出了根據(jù)本發(fā)明的圖1控制器的一部分的實(shí)施方案。圖3示意性地示出了根據(jù)本發(fā)明的包括圖1控制器的半導(dǎo)體器件 的放大的平面圖。
為了說(shuō)明的簡(jiǎn)單和明了，圖中的元件不一定按照比例，并且在不 同的圖中相同的參考標(biāo)號(hào)代表相同的元件。此夕卜，為了說(shuō)明的簡(jiǎn)要， 省略了眾所周知的步驟和元件的說(shuō)明和細(xì)節(jié)。這里使用的載流電極 (current carrying electrode )是指器件的承栽通過(guò)該器件的電流的元 件，例如MOS晶體管的源極或漏極、或雙極晶體管的發(fā)射極或集電 極、或二極管的正極或負(fù)極，而控制電極是指器件的控制通過(guò)該器件 的電流的元件，例如MOS晶體管的柵極或者雙極晶體管的基極。雖 然這里把器件解釋為確定的N-溝道或P-溝道器件，但是本領(lǐng)域的普 通技術(shù)人員應(yīng)認(rèn)識(shí)到，根據(jù)本發(fā)明，互補(bǔ)器件也是可能的。本領(lǐng)域的 技術(shù)人員應(yīng)認(rèn)識(shí)到，這里使用的詞匯"在…期間"、"在…的時(shí)候"、以 及"當(dāng)...時(shí)，，不是表示一旦開(kāi)始操作馬上就會(huì)出現(xiàn)反應(yīng)的準(zhǔn)確術(shù)語(yǔ)，而 是可能會(huì)在被初始操作啟動(dòng)的反應(yīng)之間有一些微小但合理的延遲，例 如傳播延遲。
具體實(shí)施例方式
圖1示意性地示出了利用次級(jí)側(cè)電源控制器或次級(jí)控制器35的 電源系統(tǒng)10的一部分的實(shí)施方案。控制器35被利用來(lái)控制與變壓器 16的次級(jí)線圏18串聯(lián)的次級(jí)側(cè)電源開(kāi)關(guān)，例如晶體管23的操作。系 統(tǒng)10通常接收電源輸入端子11和電源回路端子(power return terminal) 12之間的輸入電壓，并在輸出24和輸出回路25之間將輸 出電壓調(diào)節(jié)到期望值。系統(tǒng)IO通常包括具有初級(jí)側(cè)線圈17和次級(jí)側(cè) 線圏18的變壓器16。電源開(kāi)關(guān)，例如晶體管15用于控制通過(guò)初級(jí)線 圏17的電流，以便調(diào)節(jié)輸出電壓的值。開(kāi)關(guān)控制器14用于提供開(kāi)關(guān) 驅(qū)動(dòng)信號(hào)以便操作晶體管15。諸如光耦合器的反饋網(wǎng)絡(luò)(feedback network) 29形成代表輸出電壓值的反饋信號(hào)。反饋(FB )信號(hào)由控 制器14使用以輔助調(diào)節(jié)輸出電壓的值。系統(tǒng)10的次級(jí)側(cè)通常包括濾 波電容器22、晶體管23以及控制器35。圖2示意性地示出了在關(guān)于圖1的描述中解釋的控i'J器35的一 部分的實(shí)施方案。該描述同時(shí)參考了圖l和圖2?？刂破?5包括具有 截止時(shí)間控制電路72和導(dǎo)通時(shí)間控制電路82的定時(shí)控制部W timing control section )。如將在此后進(jìn)一步看到的，電路82和72被配置成 分別確保晶體管23被觸發(fā)時(shí)達(dá)到至少最小的導(dǎo)通時(shí)間和被禁用時(shí)達(dá) 到至少最小的截止時(shí)間?？刂破?5還包括邏輯控制部分，該邏輯控 制部分包括接收器47、參考信號(hào)發(fā)生器電路即參考(ref) 48、緩沖 驅(qū)動(dòng)器50、或非門(mén)64、鎖存器51和61、或門(mén)52和55、與門(mén)53、 54、 56和62、反相器59和65、比較器67和68、以及參考信號(hào)發(fā)生器電 路即參考(reference) 69。參考69形成第一和第二參考信號(hào)70和71， 其中信號(hào)70的值大于信號(hào)71的值。如在此之后進(jìn)一步看到的，參考 信號(hào)70的值通常接近于輸入40上接收的電壓的值，且信號(hào)71的值, 通常接近于回路41上的電壓的值。接收器47接收來(lái)自同步(SYN) 輸入43上的線圏18的同步(SYN)信號(hào)，并響應(yīng)性地產(chǎn)生由控制器 35的邏輯控制部分使用的邏輯信號(hào)?？刂破?5的電壓輸入40和電壓 回路41通常分別連接到輸出24和回路25，以便,控制^35接收操 作功率。定時(shí)(TM)輸入42通常連接到定時(shí)節(jié)點(diǎn)34 (圖1)。觸發(fā) 器(TR)輸入44用于輔助控制晶體管23。當(dāng)系統(tǒng)10以連續(xù)導(dǎo)通模 式操作時(shí)，在晶體管15被觸發(fā)之前，線圏18甲的電流(在正常的系 統(tǒng)負(fù)載條件下)從未下降到零。為了保'證晶體管15和23從未在同時(shí) 被觸發(fā)，來(lái)自控制器、4的開(kāi)關(guān)驅(qū)動(dòng)信號(hào)通過(guò)信號(hào)隔離(SI)器件27 耦合進(jìn)TR輸入44。耦合進(jìn)輸入44的信號(hào)將開(kāi)關(guān)驅(qū)動(dòng)信號(hào)引導(dǎo)到晶 體管15，因此其可用作復(fù)位信號(hào)，有助于防止晶體管15和23同時(shí)被 開(kāi)啟。
在操作中，當(dāng)控制器14觸發(fā)晶體管15 (圖1)時(shí)，電流流過(guò)線 圏17,線圏17在其電感中存儲(chǔ)能量。當(dāng)晶體管15被觸發(fā)后，晶體管 23被禁用，且沒(méi)有電流從負(fù)載26流到線圏28。負(fù)載26的電流由電 容器22供給。當(dāng)控制器14禁用晶體管15后，通過(guò)線圈17的電流終 止，且能量從線圏17轉(zhuǎn)移到線圏18。當(dāng)能量轉(zhuǎn)移開(kāi)始時(shí)，晶體管23被禁用，且電流從負(fù)載26通過(guò)晶體管23的體二極管流到線圏18。這 導(dǎo)致SYN信號(hào)的值以及還有控制器35的輸入43上的和晶體管23的 漏極上的電壓快速?gòu)母唠妷鹤兓截?fù)電壓。負(fù)電壓的值通常被晶體管 23的體二極管鉗位到大約一伏特(IV)，小于回路25上的電壓。在 這個(gè)轉(zhuǎn)變過(guò)程中，到晶體管23的接線中的寄生電感和晶體管23的寄 生電容可能會(huì)導(dǎo)致SYN信號(hào)中的振鈴(ringing)或振蕩。振鈴或振 蕩由控制器35接收，而控制器35可觸發(fā)連接到輸入43的邏輯元件， 并可導(dǎo)致到晶體管23 (圖1)的驅(qū)動(dòng)信號(hào)中的不希望的振蕩。然而， 導(dǎo)通時(shí)間控制電路82配置成在SYN信號(hào)降低時(shí)防止該振蕩影響控制 邏輯部分一時(shí)間間隔，從而為晶體管23提供最短的導(dǎo)通時(shí)間。類(lèi)似 地，當(dāng)晶體管23截止時(shí)，且當(dāng)以非連續(xù)導(dǎo)通模式操作時(shí)，當(dāng)晶體管 15被觸發(fā)時(shí)，SYN信號(hào)升高，且再次發(fā)生振蕩。然而，截止時(shí)間控 制電路72配置成在SYN信號(hào)升高后防止該振蕩影響控制邏輯部分一 不同的時(shí)間間隔，從而為晶體管23提供最短的截止時(shí)間。電路82和 72的作用是輔助防止晶體管23的假禁用(false disabling )和再觸發(fā)。
為了理解控制器35的操作的目的，假設(shè)晶體管15被觸發(fā)、電流 流過(guò)線圏17、且電容器85被放電到的值小于分別由比較器67和68 接收的信號(hào)71和70的值。因?yàn)闆](méi)有電流流過(guò)線圏18，所以高電壓被 施加到輸入43，迫使比較器47的輸出降低。假設(shè)電容器85從前一個(gè) 周期放電，比較器67的輸出低，迫使反相器的輸出升高來(lái)使鎖存器 57置位。鎖存器57的低的Q橫杠(Q bar )輸出以及鎖存器61的低 的Q輸出迫使門(mén)60的輸出升高。來(lái)自門(mén)60的高電壓(high)觸發(fā)晶 體管90以上拉節(jié)點(diǎn)83，并確保電容器85放電。鎖存器57的高的Q 橫杠輸出迫使門(mén)58的輸出升高，以禁用晶體管84。這樣，比較器67 的輸出低，反相器65的輸出為高電壓，且比較器68的輸出為高電壓。 比較器68的高電壓確保鎖存器被復(fù)位。
當(dāng)晶體管15被禁用時(shí)，傳遞到線圏18的能量形成輸入43上的 低電壓，從而迫使比較器47的輸出升高。因?yàn)榉聪嗥?5已經(jīng)是高電 壓了，所以門(mén)62的輸出被升高以使鎖存器61置位。高的Q輸出迫使門(mén)60的輸出降低，禁用晶體管90，從而允許電容器85充電。因?yàn)榉?相器65的輸出是高電壓，所以來(lái)自接收器47的高電壓通過(guò)門(mén)53傳 播，并使鎖存器51置位，這就觸發(fā)晶體管23 (圖1)。來(lái)自接收器 47的高電壓還通過(guò)門(mén)62傳播，并使鎖存器61置位。來(lái)自鎖存器61 的Q橫杠輸出的低電壓防止SYN信號(hào)中的變化通過(guò)門(mén)54傳播，并防 止鎖存器51復(fù)位。來(lái)自鎖存器61的Q輸出的高電壓觸發(fā)晶體管88 和93以接通電流鏡，并使電流91流動(dòng)通過(guò)晶體管92和電流鏡，而 該電流鏡由晶體管87和92配置形成。從輸入42流動(dòng)通過(guò)晶體管92 的電流91被通過(guò)晶體管87鏡像，而大小是晶體管87和92之間的比 例。通過(guò)晶體管87的電流由另一個(gè)由晶體管86和89配置形成的電 流鏡接收，從而使電流95流動(dòng)通過(guò)晶體管89。電流95的值與電流 91的值成比例，而大小比例是晶體管92和87以及晶體管86和89之 間的比例。電流95用于給電容器85充電。信號(hào)71的值非常小，且 通常非常接近回路41上的值。在優(yōu)選實(shí)施方式中，信號(hào)71的值大約 是0.2伏特。結(jié)果，電容器85上的電壓快速充電到超過(guò)信號(hào)71的值， 迫使比較器67的輸出升高。來(lái)自比較器67上的高電壓迫使反相器65 的輸出降低，防止SYN信號(hào)中的任何變化傳播到鎖存器51和61的 置位輸入。來(lái)自反相器59的低電壓防止來(lái)自比較器67的高電壓影響 門(mén)56的輸出，并防止鎖存器51復(fù)位。
如可以看到的，如果SYN振蕩，則其必須首先升高，因?yàn)槠湟?經(jīng)是低電壓了。如果SYN升高，則接收器47的輸出將降低，而這不 會(huì)影響鎖存器51和61的置位輸入。來(lái)自接收器47的低電壓將迫使 反相器59的輸出升高，這將迫使門(mén)55的輸出升高。因?yàn)殒i存器61 的Q橫杠輸出是低電壓，所以來(lái)自門(mén)55的高電壓將不會(huì)使鎖存器51 復(fù)位。因?yàn)楸容^器68的輸出是高電壓，所以來(lái)自接收器47的低電壓 將不會(huì)影響門(mén)64，也不使鎖存器61復(fù)位。因此，電容器85繼續(xù)充電， 直到到達(dá)信號(hào)70的值，這就迫使比較器68的輸出降低。從而，電路 82確保晶體管23保持被觸發(fā)最短的導(dǎo)通時(shí)間，而與SYN信號(hào)的振蕩 無(wú)關(guān)。來(lái)自比較器68的低電壓迫使反相器66的輸出升高以使鎖存器57復(fù)位。來(lái)自比較器68的低壓還迫使門(mén)64的輸出升高以使鎖存器 61復(fù)位。
當(dāng)電容器85已經(jīng)充電到信號(hào)70的值，并且比較器68的輸出降 低時(shí)，如果SYN由于晶體管15是被禁用的而還是低電壓的話，那么 接收器47的輸出就依然是高電壓，且鎖存器61不受來(lái)自比較器的低 電壓的影響。如果當(dāng)電容器85充電時(shí)或當(dāng)晶體管15 (圖1)被觸發(fā) 以迫使SYN升高時(shí)SYN是高電壓的話，那么接收器47的輸出就降 低。低電壓迫使反相器59的輸出和門(mén)55的輸出升高，但是鎖存器61 的Q橫杠輸出是低壓，防止鎖存器51復(fù)位。來(lái)自接收器47的低電壓 還傳播通過(guò)門(mén)64，并使鎖存器61復(fù)位。
復(fù)位鎖存器61開(kāi)始了電容器85的放電循環(huán)。鎖存器61的高的 Q橫杠輸出觸發(fā)待由門(mén)55控制的門(mén)54，從而使鎖存器51復(fù)位，并禁 用晶體管23。復(fù)位鎖存器61還迫使鎖存器61的Q輸出降低，這就 禁用晶體管88和93，從而禁用晶體管87和92的電流鏡，并且還導(dǎo) 致晶體管87和92成為高阻抗。因此，電流95不再被供給到電容器 85。因?yàn)殡娏?5不再流動(dòng)，截止時(shí)間控制電路72提供用來(lái)給電容器 85放電的電流77。晶體管78的發(fā)射極的電壓大約等于輸入42上的 電壓。晶體管78的發(fā)射極上的電壓導(dǎo)致電流81流動(dòng)通過(guò)晶體管74。 晶體管73和74的電流鏡配置導(dǎo)致電流77流動(dòng)通過(guò)晶體管73。電流 77成比例于電流81，大小比例在晶體管73和74之間。電流77快速 將電容器85放電到小于信號(hào)70的值的值，這迫使比較器68的輸出 升高。來(lái)自比較器68的高電壓防止SYN信號(hào)中的任何振蕩影響鎖存 器61的復(fù)位輸入。由于電容器85放電至低于信號(hào)71的值，比較器 67的輸出被降低。來(lái)自比較器67的低電壓迫使反相器65的輸出升高， 這就使鎖存器57置位。鎖存器57的低的Q橫杠輸出以及鎖存器61 的低從Q輸出迫使門(mén)60的輸出升高以觸發(fā)晶體管90，從而確保電容 器85保持放電。因?yàn)檩斎?2在大約晶體管92的基極-發(fā)射極電壓和 為晶體管36和37的戴維南等效(thevenin equivalent )電壓之間轉(zhuǎn)換， 所以開(kāi)關(guān)可能會(huì)受到輸入42上的寄生元件的影響。使用鎖存器57以及晶體管84和90來(lái)確保電容器85保持放電，防止輸入42上的任何 寄生元件影響控制器35的操作。
SYN信號(hào)的任何振蕩都會(huì)首先迫使SYN降低，因?yàn)槠湟呀?jīng)是高 電壓了。如果SYN降低，那么接收器47的輸出將升高，因?yàn)楸容^器 67的輸出是高電壓，且反相器65的輸出是低電壓，因此來(lái)自接收器 47的高電壓將不會(huì)使鎖存器51置位，并且也不會(huì)使鎖存器61置位。 從而，晶體管23保持禁用，而與SYN信號(hào)中的任何振蕩無(wú)關(guān)。晶體 管23保持禁用，直到電容器85放電至信號(hào)的71的值。因此，電路 72為晶體管23設(shè)定最短的截止時(shí)間間隔。
在當(dāng)電容器85放電期間，但是是在電容器85上的電壓大約等于 信號(hào)71的值之前，SYN信號(hào)上的任何振蕩都被忽略了。當(dāng)電流77使 電容器85放電至大約信號(hào)71的值時(shí)，比較器67的輸出降低。來(lái)自 比較器67的低電壓迫使65的輸出升高。下一次電流在線圏18中流 動(dòng)，通過(guò)晶體管23的內(nèi)部體二極管，且SYN輸入信號(hào)從高電壓變到 低電壓，接收器47的輸出將升高，使門(mén)53的輸入成為高電壓，從而 使鎖存器51置位，并觸發(fā)晶體管23。如可以看到的，電路82配置成 響應(yīng)于SYN信號(hào)而形成通過(guò)輸入43的第一輸入電流，并4吏用電流95 來(lái)形成導(dǎo)通時(shí)間間隔。類(lèi)似地，電路72配置成響應(yīng)于禁用電流95的 SYN信號(hào)而形成通過(guò)輸入43的第二輸入電流，并配置成4吏用電流77 來(lái)形成截止時(shí)間間隔。
用于電容器85充電的時(shí)間間隔以及用于電容器85放電的分開(kāi)的 時(shí)間間隔根據(jù)控制器35的單個(gè)輸入端子42設(shè)定。當(dāng)晶體管87和92 的電流鏡被禁用時(shí)，晶體管36和37輔助形成戴維南等效電路，該戴 維南等效電路設(shè)定電流91的值，從而設(shè)定電流95的值，以及電容器 85充電所需要的時(shí)間間隔。當(dāng)晶體管88和93被觸發(fā)時(shí)，晶體管92 和93使輸入42鉗位到一大約是晶體管93的飽和電壓加上晶體管92 的基極-發(fā)射極電壓(Vbe)的電壓值(Vcp)。通常，Vcp大約是一 伏特(IV)。因?yàn)殡娮?6被連接來(lái)接收一大約是輸出24上的輸出電 壓的固定電壓，因此電阻36和37形成一電壓源，該電壓源具有由下式給出的戴維南等效電壓
Vth = ((Vo*R37)/(R36+R37)) 其中
Vth—由電阻36和37形成的戴維南等效電壓 Vo —輸出24和回路25之間的輸出電壓 R36—電阻36的值，以及 R37—電阻37的值
戴維南電壓源以及電阻36和37的等效電阻形成到輸入42中的 電$危，該電流由下式給出 191 = (Vth畫(huà)Vcp)/Rth
=(Vth畫(huà)Vcp)/((l/R36)+(l/R37)) 由之前的公式代替Vth,得到
191 = (((Vo*R37)/(R36+R37))-Vcp)/((l/R36)+(l/R37))
=(Vo-Vcp)(R37/(R36+R37)) 其中
191 一電流91的值，以及
Vcp—由晶體管93的飽和電壓加上晶體管92的Vbe形成的鉗 位電壓。
當(dāng)晶體管87和92的電流鏡被禁用時(shí)，電阻36和37輔助形成另 一個(gè)戴維南等效電路，該戴維南等效電路設(shè)定電流77的值以及電容 器85放電所需的時(shí)間間隔。由于晶體管88和93被禁用了，電路72 將輸入42鉗位到一大約是晶體管74的集電級(jí)到發(fā)射級(jí)的電壓(Vce )。 這個(gè)電壓通常為大約0.5伏待。因?yàn)殡娮?6被連接來(lái)接收大約是輸出 24上的輸出電壓的固定電壓，電阻36和37形成一電壓源，該電壓源 具有由下式給出的戴維南等效電壓
Vth = ((Vo*R37)/(R36+R37))
其中
Vth2—使電容器85放電的戴維南等效電壓 Vo —輸出24和回路25之間的輸出電壓R36 —電阻36的值，以及 R37 —電阻37的值。
電阻36和37的截維南等效電壓源以及電阻36和37的等效電阻 形成到輸入42中的不同的電流，該電流由下式給出<formula>formula see original document page 13</formula>
其中
181 — 電流81的值
Vce— 晶體管74的集電極發(fā)射極電壓，以及 R76— 電阻79的值。
因此，電路72和82的配置允許單個(gè)輸入42可用于為控制器35 設(shè)定兩個(gè)不同的時(shí)間間隔。
在一個(gè)示例性實(shí)施方案中，輸出24和回路25之間的輸出電壓的 值是十九伏特(19v )，晶體管93的飽和電壓是大約0.4伏特，且晶 體管92的Vbe是大約0.5伏特，因此輸入42上的Vcp電壓是大約一 伏特(lv)。此外，晶體管74的Vce是大約0.5伏特，電阻36是大 約二萬(wàn)(20k)ohm，且電阻37是二千(200 ) ohm，且電流鏡比例全 是一比一。對(duì)于該示例性實(shí)施方案，電流95是大約四十毫安培 (40ma)，且電流77是大約十二點(diǎn)五毫安培(12.5ma )。
本領(lǐng)域的技術(shù)人員應(yīng)理解，電路72和82可用來(lái)設(shè)定兩個(gè)不同的 電壓電平、或兩個(gè)不同的電流，以及另外兩個(gè)不同的時(shí)間間隔，其中 所述不同的電壓如由在電容器85上形成的兩個(gè)不同的電壓所顯示的， 所述兩個(gè)不同的電流如由電流77和95可看出的，所述兩個(gè)不同的時(shí) 間間隔由電路72和82形成。此外，應(yīng)理解，除了晶體管87和92的 電流鏡被開(kāi)關(guān)外，晶體管73和74的電流鏡可被開(kāi)關(guān)。
為了便于控制器35的這種操作，輸入42通常連接到晶體管80 的基極、晶體管92的基極和集電極以及晶體管87的基極。晶體管92 的發(fā)射極連接到晶體管93的集電極。晶體管93的發(fā)射極通常連接到 晶體管80的集電極、晶體管88的發(fā)射極以及回路41。晶體管88的基極通常連接到晶體管93的基極以及鎖存器61的Q輸出。晶體管 88的集電極連接到晶體管87的發(fā)射極。晶體管87的集電極通常連接 到晶體管86的集電極和基極，以及晶體管89的基極。晶體管86的 發(fā)射極通常連接到晶體管89的發(fā)射極以及輸入40。晶體管89的集電 極通常連接到電容器的第一端子、晶體管的集電極、比較器67的非 反相輸入，以及比較器68的反相輸入。電容器85的第二端子連接到 回路41。晶體管73的發(fā)射極通常連接到晶體管74的發(fā)射極和回路 41。晶體管73的基極通常連接到晶體管74的基極和集電極以及電阻 76的第一端子。電阻的76第二端子連接到晶體管78的發(fā)射極。晶體 管78的集電極連接到輸入40和電阻79的第一端子。電阻79的第二 端子連接到晶體管80的發(fā)射極和晶體管78的基極。比較器67的反 相輸入連接到來(lái)自參考69的接收信號(hào)71。比較器68的非反相輸入 連接到來(lái)自參考69的接收信號(hào)70。比較器68的輸出連接到門(mén)64的 第一輸入，而門(mén)64具有連接到鎖存器61的復(fù)位輸入的輸出。門(mén)64 的第二輸入通常連接到門(mén)62的第一輸入、反相器59的輸入、門(mén)53 的第一輸入、以及接收器47的輸出。門(mén)62的第二輸入通常連接到反 相器65的輸出以及門(mén)53的第二輸出。反相器65的輸入通常連接到 門(mén)56的第一輸入以及比較器67的輸出。反相器59的輸出通常連接 到門(mén)56的第二輸入和門(mén)55的第一輸入。門(mén)56的輸出連接到門(mén)55的 第二輸入，而門(mén)55具有連接到門(mén)54的第一輸入的輸出。門(mén)54的第 二輸入連接到鎖存器61的Q橫杠輸出。門(mén)54的輸出連接到門(mén)52的 第一輸入，而門(mén)52具有連接到鎖存器51的復(fù)位輸入的輸出。門(mén)52 的第二輸入連接到輸入44。門(mén)53的輸出連接到鎖存器51的置位輸入， 而鎖存器51具有連接到驅(qū)動(dòng)器50的輸入的Q輸出。驅(qū)動(dòng)器50的輸 出連接到輸出45。接收器47的反相輸入連接到輸入43,而接收器47 的非反相輸入連接到參考48的輸出。
圖3示意性地示出了形成在半導(dǎo)體芯片101上的半導(dǎo)體器件或集 成電路100的實(shí)施方案的一部分的放大平面圖?？刂破?5形成在芯 片101上。芯片101可包括為了附圖簡(jiǎn)化而沒(méi)有顯示在圖3中的其它電路?？刂破?5以及器件或集成電路100通過(guò)本領(lǐng)域技術(shù)人員公知 的半導(dǎo)體制造技術(shù)而形成在芯片101上。在一個(gè)實(shí)施方案中，控制器
形成在半導(dǎo)體襯底上，作為具有八個(gè)外部引線38-45的集成電路。
考慮到以上所描述的，很明顯，已經(jīng)公開(kāi)了一種新穎的器件和方 法。除了別的特征外，包括使用集成電路的單輸入管腳來(lái)形成兩上不 同的參數(shù)，包括兩個(gè)不同的定時(shí)間隔(例如導(dǎo)通時(shí)間以及截止時(shí)間間 隔)、兩個(gè)不同的電流值(例如電流95和77)，或兩個(gè)不同的電壓 值(例如形成在電容器85上的兩個(gè)電壓電平)。
盡管已經(jīng)就特定的優(yōu)選實(shí)施方案描述了本發(fā)明的主題，但很明 顯，對(duì)對(duì)于半導(dǎo)體領(lǐng)域的技術(shù)人員來(lái)說(shuō)，還有很多可替代方案和改變 形式。更具體地，本發(fā)明的主題是就特定的PNP和NPN晶體管結(jié)構(gòu) 來(lái)描述的，但該方法還可應(yīng)用于其他雙極晶體管、以及MOS、 BiCMOS、金屬半導(dǎo)體FET (MESFET) ， HFET,以及其他晶體管 結(jié)構(gòu)。此外，貫穿使用的詞匯"連接，，是為了描述的簡(jiǎn)潔，然而，其旨 在具有與詞匯"耦合"相同的意思。因此，"連接"應(yīng)該被解釋為包括直
接連接或間接連接。
權(quán)利要求
1.一種參數(shù)控制電路，其包括第一輸入；第一電流鏡，其具有輸入通道和鏡像通道，所述輸入通道耦合到所述第一輸入；開(kāi)關(guān)，其被配置成使第一電流能夠或不能通過(guò)所述第一電流鏡的所述鏡像通道；電容器，其被耦合來(lái)接收所述第一電流；以及第二電流鏡，其具有輸入通道和鏡像通道，其中所述輸入通道被耦合到所述第一輸入，所述第二電流鏡被耦合形成通過(guò)所述鏡像通道的第二電流，以使所述電容器放電，相應(yīng)地所述開(kāi)關(guān)切斷所述第一電流，其中所述第二電流鏡被配置成形成具有第二值的所述第二電流，所述第二值不同于所述第一電流的第一值。
2. 如權(quán)利要求l所述的電路，其中所述第一電流鏡的所述輸入 通道被耦合到所述第 一輸入，且其中所述第二電流鏡的所述輸入通道 被耦合到所述第一輸入。
3. 如權(quán)利要求2所述的電路，其中所述第一電流鏡將所述第一 輸入鉗位到第一電壓值，相應(yīng)地所述開(kāi)關(guān)接通所述第一電流。
4. 如權(quán)利要求3所述的電路，其中所述第二電流鏡被開(kāi)關(guān)。
5. —種用于形成參數(shù)控制電路的方法，包括 將第 一 電路耦合到所述參數(shù)控制電路的第 一輸入；配置所述第 一 電路以使第 一輸入電流根據(jù)控制信號(hào)流動(dòng)通過(guò)所 述第一輸入并形成通過(guò)所述第一電路的第一電流；耦合所述第 一 電路以使用所述第 一 電流來(lái)形成第 一 時(shí)間間隔或 第一電壓或第一電流參數(shù)中的一個(gè)；將第二電路耦合到所述第 一輸入；配置所述第二電路以使第二輸入電流根據(jù)斷開(kāi)通過(guò)所述第一電 路的所述第一電流的所述控制信號(hào)，流動(dòng)通過(guò)所述第一輸入并形成通過(guò)所述第二電路的第二電流；耦合所述第二電路以使用所述第二電流來(lái)形成第二時(shí)間間隔或 第二電壓或第二電流參數(shù)中的一個(gè)。
6. 如權(quán)利要求5所述的方法，其中配置所述第一電路以使所述 第一輸入電流流動(dòng)和配置所述第二電路以使第二輸入電流流動(dòng)的所 述步驟包括配置所述第一電路和所述第二電路以使所述第一輸入電 流和所述第二輸入電流流動(dòng)通過(guò)單個(gè)電阻分壓器。
7. 如權(quán)利要求5所述的方法，其中將所述第一電路和所述第二 電路耦合到所述第一輸入的所述步驟包括配置所述第一電路和所述 第二電路以被耦合到單個(gè)電阻分壓器；以及其中配置所述第一電路和所述第二電路以被耦合到所述單個(gè)電 阻分壓器的所述步驟包括配置所述第一電路以接收所述控制信號(hào)的第一狀態(tài)和相應(yīng)地配置所述單個(gè)電阻分壓器以將第一輸入電流提供 給所述第一電路，以及配置所述第二電路來(lái)配置所迷單個(gè)電阻分壓器 根據(jù)所述控制信號(hào)的第二狀態(tài)將第二輸入電流提供給所述第二電路。
8. —種形成參數(shù)控制電路的方法，包括配置第 一 電流控制電路根據(jù)控制信號(hào)形成通過(guò)所述參數(shù)控制電 路的第一輸入的第一輸入電流；配置所述參數(shù)控制電路以使用所述第一輸入電流來(lái)形成第一時(shí) 間間隔或第 一 電壓或第 一 電流參數(shù)中的 一個(gè)；配置第二電流控制電路根據(jù)使所述第 一 電流控制電路切斷所述 第一輸入電流的所述控制信號(hào)，形成通過(guò)所述第一輸入的第二輸入電 流；配置所述參數(shù)控制電路以使用所述第二輸入電流來(lái)形成第二時(shí) 間間隔或第二電壓或第二電流參數(shù)中的一個(gè)。
9. 如權(quán)利要求16所述的方法，其中配置所述第一電流控制電路 以形成通過(guò)所述第一輸入的所述第一輸入電流的所述步驟包括配置 所述第一電流控制電路以形成通過(guò)電阻分壓器的所述第一輸入電流。
10. 如權(quán)利要求9所述的方法，其中配置所述第二電流控制電路以形成通過(guò)所述第一輸入的所述第二輸入電流的所述步驟包括配置 所述第二電流控制電路以形成通過(guò)所述電阻分壓器的所述第二輸入 電流。
全文摘要
在一個(gè)實(shí)施方式中，一種參數(shù)控制電路的單個(gè)輸入端子被利用來(lái)形成所述參數(shù)控制電路的兩個(gè)不同的參數(shù)。
文檔編號(hào)H02M3/28GK101299576SQ200810087650
公開(kāi)日2008年11月5日 申請(qǐng)日期2008年3月25日 優(yōu)先權(quán)日2007年5月1日
發(fā)明者喬治·H·巴爾伯翰, 泰瑞·奧林德 申請(qǐng)人:半導(dǎo)體元件工業(yè)有限責(zé)任公司