專利名稱：一種基于fpga的多通道高速伺服電機控制裝置的制作方法
技術領域：
本實用新型屬于機電設備制造技術領域，涉及一種電機的控制裝置，具 體涉及一種基于FPGA的多通道高速伺服電機控制裝置。
背景技術：
隨著電力電子及微電子技術日新月異的進步，具有結構簡單、體積小、 重量輕、效率高、功率因數(shù)高等優(yōu)點的高速伺服電動機，其應用領域不斷擴 展。由于高速伺服電機的轉速很高，在工作過程中需要不斷的對其轉速進行 調整，所以，要求對高速伺服電機進行控制調整的控制裝置具有高性能的運 算速度和良好的控制實時性。目前使用的高速伺服電機的控制裝置，采用以 通用處理器或特定IC為核心的運算系統(tǒng)來實現(xiàn)其運算功能；以通用處理器 為核心的運算系統(tǒng)，存在順序執(zhí)行架構的局限性，需要大量運算指令才能完 成工作，無法實現(xiàn)特定需求下所需要的超高速運算處理能力；以特定IC為 核心的運算系統(tǒng)，特定IC具有高速的運算處理能力，每一個特定IC只能控 制一個高速伺服電機，在多個高速伺服電機控制的聯(lián)動性上有著明顯的靈活 性上的局限性，因此，現(xiàn)有的基于這兩種控制方式的高速伺服電動機的控制 裝置不能做到同時對多個高速伺服電機進行實時控制，滿足不了機床、紡織、 火炮等復雜環(huán)境現(xiàn)場的相關技術要求。 發(fā)明內容
本實用新型的目的是提供一種基于FPGA的多通道高速伺服電機控制裝置，該控制裝置根據(jù)高速伺服電機的工作特點，可同時對多個高速伺服電 機進行控制，且可靠性高、控制實時性好、操作靈活，能滿足機床、紡織、 火炮等復雜環(huán)境現(xiàn)場的相關技術要求。
本實用新型所采用的技術方案是， 一種基于FPGA的多通道高速伺服電 機控制裝置，包括數(shù)據(jù)/控制總線，數(shù)據(jù)/控制總線分別與FPGA控制模塊、 至少兩個并行設置的驅動模塊、至少兩個獨立設置的光電碼盤和至少兩個獨 立設置的ADC模塊相連接，F(xiàn)PGA控制模塊包括核心控制單元，核心控制 單元分別與數(shù)碼顯示單元、接口單元、存儲單元和至少兩個并行設置的電機 控制單元相連接，驅動模塊、光電碼盤、ADC模塊和電機控制單元分別與 高速伺服電機形成一一對應。
本實用新型的特征還在于，
多個電機控制單元分別與數(shù)據(jù)/控制總線相連接。
接口單元為RS232/485標準數(shù)據(jù)接口 。
的核心控制單元的CPU采用StratixII2S60芯片。
驅動模塊包括依次連接的光電隔離單元、前置放大單元和MOSFET功 率橋，光電隔離單元與數(shù)據(jù)/控制總線相連接。
本實用新型多通道高速伺服電機控制裝置具有以下優(yōu)點
1. 能最大限度的集成外圍邏輯，實現(xiàn)單片化設計，提高系統(tǒng)的整體可靠
性；
2. 采用獨立的定制運算邏輯和并行處理機制，達到高性能的運算要求， 控制實時性好；
3. 采用硬件定序器和冗余邏輯設計，提高抗干擾性能；
4. 采用Altera的StratixII2S60芯片，內置NiosII操作系統(tǒng)，通過并行處理機制，可實現(xiàn)各個電機控制通道間的實時聯(lián)動；
5.適用于各種功率，轉速最高不超過4萬轉的高速伺服電機；

圖1是本實用新型控制裝置的結構示意圖； 圖2是本實用新型控制裝置的工作流程圖。
圖中，l.FPGA控制模塊，2激據(jù)/控制總線，3.驅動模塊，4.高速伺服電 機，5.光電碼盤，6.ADC模塊，7.電源模塊，8.計算機/pda/數(shù)字鍵盤。
其中，l-l.數(shù)碼顯示單元，l-2.核心控制單元，l-3.接口單元，1-4.電機 控制單元，l-5.存儲單元，3-l.光電隔離單元，3-2.前置放大單元，3-3.MOSFET 功率橋。
具體實施方式

以下結合附圖和具體實施方式
對本實用新型進行詳細說明。 本實用新型控制裝置的結構，如圖1所示。該控制裝置包括數(shù)據(jù)/控制總 線2，數(shù)據(jù)/控制總線2分別與FPGA控制模塊1、至少兩個并行設置的驅動 模塊3、與驅動模塊3的數(shù)量分別對應的光電碼盤5和ADC模塊6相連接。 FPGA控制模塊1包括核心控制單元1-2，核心控制單元1-2分別與數(shù)碼顯示 單元l-l、存儲單元l-5、接口單元l-3和并行設置的至少兩個電機控制單元 1-4相連接，F(xiàn)PGA控制模塊1通過各電機控制單元1-4與數(shù)據(jù)/控制總線2 相連接，各電機控制單元l-4、光電碼盤5、 ADC模塊6與驅動模塊3形成 --對應。
每個驅動模塊3包括依次相接的光電隔離單元3-1、前置放大單元3-2 和MOSFET功率橋3-3，各光電隔離單元3-1分別與數(shù)據(jù)/控制總線2相連接， 各驅動模塊3通過MOSFET功率橋3-3分別與一個對應的高速伺服電機4連接。
各高速伺服電機4分別與對應的光電碼盤5和ADC模塊6相連接。 FPGA控制模塊1還與電源模塊7相連接，F(xiàn)PGA控制模塊1通過接口 單元1-3與計算機/pda/數(shù)字鍵盤8相接，接口單元1-3采用RS232/485標準
數(shù)據(jù)接口。
核心控制單元1-2采用的CPU為StratixII2S60芯片。
ADC模塊6對輸入和輸出FPGA控制模塊1的信號進行數(shù)模轉換。
光電碼盤5定位高速伺服電機4的轉子信息。
FPGA控制模塊1用于實現(xiàn)驅動高速伺服電機所需的所有功能，如PWM 波的生成、電機轉子的位置譯碼、剎車和過流保護、驅動時序控制及控制狀 態(tài)機等，其中的核心控制模塊1-2用于實現(xiàn)多個高速伺服電機4控制單元間 的實時聯(lián)動，數(shù)碼顯示單元1-1用于實時顯示各個高速伺服電機4的運行情 況；存儲單元l-5用于存儲信息報告。
通過計算機/PDA/數(shù)字鍵盤8將電機控制參數(shù)輸入FPGA控制模塊1 。 本實用新型控制裝置，以FPGA芯片StmtixII2S60為核心，將電機驅動 波形發(fā)生、閉環(huán)控制運算和上位機通信功能集于一體，包括FPGA控制模塊 1、.多個互不相連的ADC模塊6、多個并行設置的驅動模塊3和多個獨立設 置的光電碼盤5， FPGA控制模塊1通過數(shù)據(jù)/控制總線2與多個并行設置的 ADC模塊6相連，每個ADC模塊6分別連接一個與之對應的驅動模塊3和 光電碼盤5。
本實用新型控制裝置的工作流程，如圖2所示。
將本控制裝置中的MOSFET功率橋3-3、光電碼盤5和ADC模塊6分 別與對應的高速伺服電機4相連接。啟動本控制裝置，初始化各模塊，通過計算機/PDA/數(shù)字鍵盤8將預先設計的各高速伺服電機4間的聯(lián)動方案輸入 FPGA控制模塊l，存入核心控制單元1-2的CPU中的聯(lián)動寄存器管理單元。 然后，通過核心控制單元l-2讀取存儲單元1-5中預先存儲的高速伺服電機 4啟動所需的相關參數(shù)，并將讀取的該相關參數(shù)存入核心控制單元1-2的CPU 中的聯(lián)動寄存器管理單元，以提高運算速度，此時，高速伺服電機4軟啟動， 從聯(lián)動寄存器管理單元讀取各高速伺服電機4間的聯(lián)動方案，利用計算機 /PDA/數(shù)字鍵盤8通過接口單元1-3對聯(lián)動寄存器管理單元進行實時管理， 如果沒有讀取當前最新配置的聯(lián)動方案，則配置成最后一次的聯(lián)動方案。如 果讀取到當前最新配置的聯(lián)動方案，則進行各個高速伺服電機4間的聯(lián)動配 置，并通過光電碼盤5得到各高速伺服電機4的位置信息，同時，進入位置 PID閉環(huán)控制，得到相應伺服電機4的速度信息，然后，進入速度PID閉環(huán) 控制，讀取母線電壓、母線電流、各項項電壓、各項項電流信息，之后，進 入到電流PID閉環(huán)控制，實現(xiàn)對高速伺服電機4的實時控制，然后，確定是 否停止本控制裝置的運行，若不需停止，則生成本次的信息報告，并將該信 息報告存儲于聯(lián)動寄存器管理單元中，返回讀取聯(lián)動信息，繼續(xù)進行運行， 若需要停止，則本控制裝置停止運行。
權利要求1.一種基于FPGA的多通道高速伺服電機控制裝置，其特征在于，該裝置包括數(shù)據(jù)/控制總線(2)，數(shù)據(jù)/控制總線(2)分別與FPGA控制模塊(1)、至少兩個并行設置的驅動模塊(3)、獨立設置的光電碼盤(5)和至少兩個獨立設置的ADC模塊(6)相連接，所述的FPGA控制模塊(1)包括核心控制單元(1-2)，核心控制單元(1-2)分別與數(shù)碼顯示單元(1-1)、接口單元(1-3)、存儲單元(1-5)和至少兩個并行設置的電機控制單元(1-4)相連接，所述的驅動模塊(3)、光電碼盤(5)、ADC模塊(6)和電機控制單元(1-4)分別與高速伺服電機(4)形成一一對應。
2. 根據(jù)權利要求1所述的控制裝置，其特征在于，所述的多個電機控制 單元(1-4)分別與數(shù)據(jù)/控制總線(2)相連接。
3. 根據(jù)權利要求1所述的控制裝置，其特征在于，所述的接口單元(l-3) 為RS232/485標準數(shù)據(jù)接口 。
4. 根據(jù)權利要求l所述的控制裝置，其特征在于，所述的核心控制單元 (1-2)的CPU采用StratixII2S60芯片。
5. 根據(jù)權利要求1所述的控制裝置，其特征在于，所述的驅動模塊(3) 包括依次連接的光電隔離單元(3-1)、前置放大單元(3-2)和MOSFET功 率橋(3-3)，光電隔離單元(3-1)與數(shù)據(jù)/控制總線(2)相連接。
專利摘要本實用新型公開的一種基于FPGA的多通道高速伺服電機控制裝置，包括數(shù)據(jù)/控制總線，數(shù)據(jù)/控制總線分別與FPGA控制模塊、至少兩個并行設置的驅動模塊、至少兩個獨立設置的光電碼盤和多個獨立設置的ADC模塊相連接，F(xiàn)PGA控制模塊包括核心控制單元，核心控制單元分別與數(shù)碼顯示單元、接口單元、存儲單元和至少兩個并行設置的電機控制單元相連接，驅動模塊、光電碼盤、ADC模塊和電機控制單元分別與高速伺服電機形成一一對應。本實用新型控制裝置，根據(jù)高速伺服電機的工作特點，可同時對多個高速伺服電機進行控制，具有較高的可靠性和良好的控制實時性，操作靈活，能滿足機床、紡織、火炮等復雜環(huán)境現(xiàn)場的相關技術要求。
文檔編號H02P5/00GK201303304SQ200820222559
公開日2009年9月2日 申請日期2008年11月21日 優(yōu)先權日2008年11月21日
發(fā)明者王正茂, 春 田, 苗保剛 申請人:西安飛鷹科技有限責任公司