專利名稱：電源電路及具備電源電路的顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電源電路，更詳細(xì)地說，涉及包括通過電荷泵方式使電源電壓升壓的 升壓部的電源電路和具備這種電源電路的驅(qū)動器單片型顯示裝置。
背景技術(shù)：
以往，已知利用電感使電源電壓升壓的DC-DC變換器。然而，這種DC-DC變換器需 要電感元件，因此不容易小型化，難以作為半導(dǎo)體電路來實現(xiàn)。因此，在便攜電話等那樣的 便攜設(shè)備、集成電路中使電源電壓升壓的情況下，使用由電容器和開關(guān)元件構(gòu)成的電荷泵 電路(例如參照專利文獻(xiàn)1 (日本的特開平10-285911號公報))。例如設(shè)置在便攜電話等中的液晶顯示裝置中，為了生成用于液晶顯示的驅(qū)動用 電壓(例如要對掃描信號線施加的電壓等)而使用電荷泵電路。在這種液晶顯示裝置 中，在使用作為用多晶硅制成的M0S(Metal Oxide Semiconductor)晶體管的薄膜晶體管 (Thin FilmTransistor)(下面簡寫為“TFT”)來構(gòu)成各像素電路的情況下，在形成像素電 路的玻璃基板等絕緣基板上還要形成上述電荷泵電路(例如參照專利文獻(xiàn)2(日本的特開 2007-60732 號公報))。專利文獻(xiàn)1 日本的特開平10-285911號公報專利文獻(xiàn)2 日本的特開2007-60732號公報

發(fā)明內(nèi)容
發(fā)明要解決的問題作為構(gòu)成電荷泵電路的開關(guān)元件，多數(shù)使用由單晶硅或多晶硅制成的MOS晶體管 等場效晶體管。在該情況下，如果考慮制造成本，則優(yōu)選僅使用具有N型和P型中的一方導(dǎo) 電型溝道區(qū)域的場效晶體管的結(jié)構(gòu)。另外，在用于形成要顯示的圖像的多個像素電路被形成在絕緣基板上(典型的是 玻璃基板上)的有源矩陣型的顯示裝置中，僅使用具有N型和P型中的一方導(dǎo)電型的溝道 區(qū)域的TFT作為構(gòu)成各像素電路的開關(guān)元件。因此，在利用用于形成構(gòu)成各像素電路的TFT 的制造工藝將用于驅(qū)動上述多個像素電路的電路的至少一部分也形成在同一絕緣基板上 的情況下，即在驅(qū)動器單片型顯示裝置的情況下，優(yōu)選使用具有與各像素電路的TFT是同 一導(dǎo)電型溝道區(qū)域的TFT作為該同一絕緣基板上的驅(qū)動電路中的開關(guān)元件。例如，在構(gòu)成 各像素電路的開關(guān)元件是N溝道型TFT的情況下，優(yōu)選僅使用N溝道型TFT作為該同一絕 緣基板上的驅(qū)動電路中的開關(guān)元件。在該情況下，在用同一制造工藝在該同一絕緣基板上 也形成電荷泵電路時，優(yōu)選該電荷泵電路中的開關(guān)元件也僅使用N溝道型TFT。然而，會產(chǎn)生如下現(xiàn)象當(dāng)僅使用N溝道型晶體管(M0S晶體管或TFT等)作為開 關(guān)元件來構(gòu)成升壓用的電荷泵電路時，在電荷通過導(dǎo)通狀態(tài)的N溝道型晶體管時，輸出側(cè) 的電壓會相對于該N溝道型晶體管的輸入側(cè)的電壓下降該N溝道型晶體管的閾值電壓(稱 為“閾值降”)。在該情況下，該電荷泵電路就不能使電源電壓升壓到目標(biāo)電壓。下面，關(guān)于這一點，列舉專利文獻(xiàn)1(日本的特開平10-285911號公報)中記載的現(xiàn)有例即圖23所示的電荷泵電路為例進(jìn)行說明。該現(xiàn)有例的電荷泵電路由作為主泵的升壓部51a和作為副泵的驅(qū)動部51b構(gòu)成， 具備第1輸入端子和第2輸入端子Til、Ti2、輸出端子To以及電源端子Tdd，其中，升壓部 51a包括作為開關(guān)元件的N溝道型晶體管(N溝道型MOS晶體管)Ql Q4和電容器C1、C2， 驅(qū)動部51b包括作為開關(guān)元件的N溝道型晶體管(N溝道型MOS晶體管)Q5、Q6和電容器 C3、C4。構(gòu)成升壓部51a和驅(qū)動部51b的上述N溝道型晶體管Ql Q6、電容器Cl C4、第 1輸入端子和第2輸入端子Til、Ti2、輸出端子To以及電源端子Tdd如圖23所示那樣連 接，電源端子Tdd被施加5 [V]的電源電壓VDD，第1輸入端子Til被施加圖24所示的第1 時鐘信號DCK1，第2輸入端子Ti2被施加圖24所示的第2時鐘信號DCK1B。如圖24所示， 第1時鐘信號DCKl和第2時鐘信號DCKlB是電壓在O[V]和5[V] ( = VDD)之間交替且彼 此相反地變化的脈沖信號?；谶@種第1時鐘信號和第2時鐘信號DCK1、DCK1B，利用電容 器Cl、C2使電源電壓VDD升壓為2倍，該升壓后的電壓通過N溝道型晶體管Ql或Q2從輸 出端子To作為升壓電源電壓而輸出。在圖23中，各N溝道型晶體管Ql Q6帶有虛線的圓或X符號，虛線的圓表示帶 有它的晶體管處于導(dǎo)通狀態(tài)，虛線的X符號表示帶有它的晶體管處于截止?fàn)顟B(tài)。另外，各 連接點帶有的數(shù)字或式表示該連接點的電壓。利用這種虛線的圓或X符號、數(shù)字或式，圖 23的(A)示出第1時鐘信號DCKl的電壓為O[V]、第2時鐘信號DCKlB的電壓為5[V]時的 (即圖24所示的A期間的)各N溝道型晶體管Ql Q6的導(dǎo)通/截止?fàn)顟B(tài)和各連接點的 電壓，圖23的⑶表示第1時鐘信號DCKl的電壓為5 [V]、第2時鐘信號DCKlB的電壓為 O[V]時的(即圖24所示的B期間的)各N溝道型晶體管Ql Q6的導(dǎo)通/截止?fàn)顟B(tài)和各 連接點的電壓。此外，在圖23中，各晶體管Ql Q6的源極端子、漏極端子、柵極端子帶有 參照符號〃 s〃、‘‘ d〃、‘‘ g〃。在穩(wěn)定動作狀態(tài)下，該電荷泵電路交替重復(fù)作為圖23的(A)所示的狀態(tài)的A期間 和作為圖23的⑶所示的狀態(tài)的B期間。并且在A期間，從驅(qū)動部51b將10[V]的電壓作 為控制信號施加到N溝道型晶體管Q2、Q3的柵極端子，并且將5 [V]的電壓作為控制信號施 加到N溝道型晶體管Ql、Q4的柵極端子，在B期間，從驅(qū)動部51b將5[V]的電壓作為控制 信號施加到N溝道型晶體管Q2、Q3，并且將10[V]的電壓作為控制信號施加到N溝道型晶體 管Q1、Q4的柵極端子。其結(jié)果是，電容器Cl在A期間其一端被施加電源電壓VDD( = 5[V]) 而被充電(此時電容器Cl的另一端被施加的電壓為0[V])，在B期間，另一端被施加的第1 時鐘信號DCKl的電壓為5 [V]，由此在電容器Cl的上述一端獲得10 [V]的電壓。另外，電容 器C2在B期間其一端被施加電源電壓VDD( = 5[V])而被充電(此時電容器C2的另一端 被施加的電壓為0[V])，在A期間，另一端被施加的第2時鐘信號DCKlB的電壓為5[V]，由 此在電容器C2的上述一端獲得10[V]的電壓。這樣得到的10[V]的電壓作為升壓電源電 壓在A期間通過N溝道型晶體管Q2從輸出端子To輸出，在B期間通過N溝道型晶體管Ql 從輸出端子To輸出。然而，A期間N溝道型晶體管Q2的柵極端子被施加的電壓和B期間N溝道型晶體 管Ql的柵極端子被施加的電壓均為10[V]，與晶體管Ql、Q2的源極端子的電壓相等，因此 會產(chǎn)生閾值降。其結(jié)果是，從輸出端子To實際輸出的電壓成為從10[V]降低N溝道型晶體管Ql、Q2的閾值電壓Vth后的電壓IO-Vth[V](參照圖23的㈧和(B))。這樣，當(dāng)僅使用N溝道型晶體管作為開關(guān)元件來構(gòu)成電荷泵電路時，會由于閾值 降而不能升壓到目標(biāo)電壓。在使用作為MOS晶體管的一種的TFT作為電荷泵電路的開關(guān)元 件的情況下，閾值以及閾值的偏差都比較大，因此其閾值降特別成問題。另一方面，當(dāng)為了 盡可能升壓到接近目標(biāo)電壓的值而減小閾值電壓時，會經(jīng)由要處于截止?fàn)顟B(tài)的MOS晶體管 產(chǎn)生電荷的逆流，不能進(jìn)行穩(wěn)定的升壓動作。因此本發(fā)明的目的在于提供一種包括即使僅使用N溝道型晶體管作為開關(guān)元件 也不產(chǎn)生閾值降的電荷泵方式的升壓部的電源電路。另外，本發(fā)明的另一目的在于提供一 種具備這種電源電路的驅(qū)動器單片型顯示裝置。用于解決問題的方案本發(fā)明的第1方案是一種使從外部施加的輸入電源電壓升壓的電荷 泵方式的電 源電路，其特征在于具備升壓部，其包括充電用電容器以及與該充電用電容器的一端連 接的輸入側(cè)開關(guān)元件和輸出側(cè)開關(guān)元件，通過上述輸入側(cè)開關(guān)元件使施加到上述充電用電 容器的電壓升壓，通過上述輸出側(cè)開關(guān)元件輸出該升壓后的電壓作為升壓電源電壓；和驅(qū) 動部，所述驅(qū)動部生成使上述輸入側(cè)開關(guān)元件和輸出側(cè)開關(guān)元件彼此相反地導(dǎo)通和截止的 控制信號，上述輸入側(cè)開關(guān)元件和輸出側(cè)開關(guān)元件均為具有正的閾值電壓的N溝道型晶體 管，上述驅(qū)動部生成上述控制信號，使得導(dǎo)通上述輸出側(cè)開關(guān)元件時要施加到上述輸出側(cè) 開關(guān)元件的上述控制信號的電壓比上述升壓后的電壓至少高出上述閾值電壓。本發(fā)明的第2方案的特征在于在本發(fā)明的第1方案中，還具備電平移位器，所述 電平移位器接收振幅彼此相同、電壓彼此相反地變化的第1時鐘信號和第2時鐘信號，將該 第1時鐘信號和第2時鐘信號分別變換為振幅比上述第1時鐘信號和第2時鐘信號的振幅 至少大出上述閾值電壓的第3時鐘信號和第4時鐘信號，上述充電用電容器的另一端被施 加上述第1時鐘信號，上述驅(qū)動部根據(jù)上述第3時鐘信號和第4時鐘信號，生成相位與上述 第1時鐘信號和第2時鐘信號分別相同、電壓在上述輸入電源電壓和比上述輸入電源電壓 大出上述第3時鐘信號和第4時鐘信號的振幅的電壓之間交替且彼此相反地變化的2個脈 沖信號作為構(gòu)成上述控制信號的第1開關(guān)控制信號和第2開關(guān)控制信號。本發(fā)明的第3方案的特征在于在本發(fā)明的第1方案中，上述升壓部包括電源端 子，其用于接收上述輸入電源電壓；第1輸入端子和第2輸入端子，其用于分別接收振幅彼 此相同、電壓相反地變化的第1時鐘信號和第2時鐘信號；輸出端子，其用于輸出上述升壓 電源電壓；作為上述輸出側(cè)開關(guān)元件的N溝道型晶體管的第1開關(guān)元件和第2開關(guān)元件；作 為上述輸入側(cè)開關(guān)元件的N溝道型晶體管的第3開關(guān)元件和第4開關(guān)元件；作為上述充電 用電容器的第1電容器，其一端通過上述第3開關(guān)元件與上述電源端子連接并且通過上述 第1開關(guān)元件與上述輸出端子連接，另一端與上述第1輸入端子連接；以及作為上述充電用 電容器的第2電容器，其一端通過上述第4開關(guān)元件與上述電源端子連接并且通過上述第 2開關(guān)元件與上述輸出端子連接，另一端與上述第2輸入端子連接，上述驅(qū)動部包括第3 輸入端子和第4輸入端子，其用于分別接收振幅彼此相同、電壓彼此相反地變化的第3時鐘 信號和第4時鐘信號；作為N溝道型晶體管的第5開關(guān)元件和第6開關(guān)元件；第3電容器， 其一端通過上述第5開關(guān)元件與上述電源端子連接并且與上述第6開關(guān)元件的控制端子連 接，另一端與上述第3輸入端子連接；以及第4電容器，其一端通過上述第6開關(guān)元件與上述電源端子連接并且與上述第5開關(guān)元件的控制端子連接，另一端與上述第4輸入端子連接，上述第3電容器的上述一端的電壓作為構(gòu)成上述控制信號的第1開關(guān)控制信號被施加 到上述第1開關(guān)元件和第4開關(guān)元件的控制端子，上述第4電容器的上述一端的電壓作為 構(gòu)成上述控制信號的第2開關(guān)控制信號被施加到上述第2開關(guān)元件和第3開關(guān)元件的控制端子。本發(fā)明的第4方案的特征在于在本發(fā)明的第3方案中，還具備電平移位器，其將 上述第1時鐘信號和第2時鐘信號變換為振幅比上述第1時鐘信號和第2時鐘信號的振幅 至少大出上述閾值電壓的時鐘信號，輸出該變換后的時鐘信號作為上述第3時鐘信號和第 4時鐘信號。本發(fā)明的第5方案的特征在于在本發(fā)明的第4方案中，上述電平移位器將上述第 1時鐘信號和第2時鐘信號變換為如下時鐘信號所述時鐘信號以與上述輸入電源電壓的 基準(zhǔn)電位相當(dāng)?shù)慕拥仉妷簽榛鶞?zhǔn)，電壓在絕對值與上述第1時鐘信號和第2時鐘信號的振 幅均相等的負(fù)電壓和正電壓之間交替變化，輸出該變換后的時鐘信號作為第3時鐘信號和 第4時鐘信號，上述第1時鐘信號和第2時鐘信號是電壓在上述輸入電源電壓和上述接地 電壓之間交替變化的信號，上述第3時鐘信號和第4時鐘信號是電壓在絕對值與上述輸入 電源電壓均相等的負(fù)電壓和正電壓之間交替變化的信號。本發(fā)明的第6方案的特征在于在本發(fā)明的第5方案中，還具備負(fù)側(cè)電源電路，其 包括上述電平移位器，輸出絕對值與上述輸入電源電壓相等的負(fù)電壓作為負(fù)電源電壓，上 述負(fù)側(cè)電源電路包括接地端子，其用于接收上述接地電壓；負(fù)輸出端子，其用于輸出上述 負(fù)電源電壓；第1時鐘輸出端子和第2時鐘輸出端子；作為N溝道型晶體管的第7開關(guān)元件 至第12開關(guān)元件；第5電容器，其一端通過上述第9開關(guān)元件與上述接地端子連接，并且通 過上述第7開關(guān)元件與上述負(fù)輸出端子連接，并且通過上述第11開關(guān)元件與上述第1時鐘 輸出端子連接，另一端與上述第1輸入端子和上述第12開關(guān)元件的控制端子連接；第6電 容器，其一端通過上述第10開關(guān)元件與上述接地端子連接，并且通過上述第8開關(guān)元件與 上述負(fù)輸出端子連接，并且通過上述第12開關(guān)元件與上述第2時鐘輸出端子連接，另一端 與上述第2輸入端子和上述第11開關(guān)元件的控制端子連接；第1電阻元件，其一端與上述 第1時鐘輸出端子、上述第8開關(guān)元件的控制端子和第9開關(guān)元件的控制端子連接，另一端 與上述電源端子連接；以及第2電阻元件，其一端與上述第2時鐘輸出端子、上述第7開關(guān) 元件的控制端子和上述第10開關(guān)元件的控制端子連接，另一端與上述電源端子連接，上述 第9開關(guān)元件、第10開關(guān)元件、第11開關(guān)元件、第12開關(guān)元件、上述第5電容器、第6電容 器、以及上述第1電阻元件和第2電阻元件構(gòu)成上述電平移位器，上述第1時鐘輸出端子和 第2時鐘輸出端子的電壓分別作為上述第3時鐘信號和第4時鐘信號被施加到上述第3輸 入端子和第4輸入端子。本發(fā)明的第7方案的特征在于在本發(fā)明的第1方案中，構(gòu)成上述升壓部和上述驅(qū) 動部的開關(guān)元件由多晶硅制成。本發(fā)明的第8方案的特征在于在本發(fā)明的第1方案中，構(gòu)成上述升壓部和上述驅(qū) 動部的開關(guān)元件是N溝道型薄膜晶體管。本發(fā)明的第9方案是一種用于形成要顯示的圖像的多個像素電路和用于驅(qū)動該 多個像素電路的電路的至少一部分被形成在同一基板上的驅(qū)動器單片型顯示裝置，其特征在于具備顯示部，其包括上述多個像素電路；電源電路，其是本發(fā)明的第1方案至第8方案中的任一方案的電源電路；以及驅(qū)動電路，其從上述電源電路接收上述升壓電源電壓，驅(qū) 動上述顯示部的驅(qū)動電路，上述多個像素電路、上述驅(qū)動電路的至少一部分和上述電源電 路形成在同一基板上。本發(fā)明的第10方案的特征在于在本發(fā)明的第9方案中，構(gòu)成上述同一基板上形 成的上述多個像素電路、上述驅(qū)動電路的至少一部分和上述電源電路的開關(guān)元件是N溝道 型薄膜晶體管。發(fā)明效果根據(jù)本發(fā)明的第1方案，在通過輸出側(cè)開關(guān)元件輸出在充電用電容器的一端所獲 得的升壓后的電壓作為升壓電源電壓時，為了導(dǎo)通作為輸出側(cè)開關(guān)元件的N溝道型晶體管 而對該N溝道型晶體管的控制端子(柵極端子)施加比該升壓后的電壓至少高出該N溝道 型晶體管的閾值電壓的電壓。因此，該N溝道型晶體管不產(chǎn)生閾值降地原樣輸出該升壓后 的電壓作為升壓電源電壓。因此，即使是僅使用N溝道型晶體管作為開關(guān)元件的結(jié)構(gòu)，也能 夠提供不受N溝道型晶體管的閾值、該閾值的偏差的影響而可靠地輸出所希望的升壓電源 電壓的電源電路。并且，與使用N溝道型晶體管和P溝道型晶體管兩者相比，通過僅使用N 溝道型晶體管作為開關(guān)元件能夠簡化制造工序而降低成本。根據(jù)本發(fā)明的第2方案，利用施加到充電用電容器的另一端的第1時鐘信號，在該 充電用電容器的一端獲得比輸入電源電壓高出第1時鐘信號的振幅的電壓。另一方面，在 電平移位器中，獲得振幅比第1時鐘信號和第2時鐘信號的振幅至少大出N溝道型晶體管 的閾值電壓的第3時鐘信號和第4時鐘信號，在驅(qū)動部中，根據(jù)該第3時鐘信號和第4時鐘 信號生成相位與第1時鐘信號和第2時鐘信號分別相同、電壓在輸入電源電壓和比輸入電 源電壓大出第3時鐘信號和第4時鐘信號的振幅的電壓之間交替且彼此相反地變化的2個 脈沖信號作為第1開關(guān)控制信號和第2開關(guān)控制信號。由此，在使作為輸出側(cè)開關(guān)元件的 N溝道型晶體管導(dǎo)通時施加到其控制端子的電壓比輸入電源電壓與第1時鐘信號和第2時 鐘信號的振幅的和(升壓后的電壓)至少高出上述閾值電壓。因此，作為輸出側(cè)開關(guān)元件 的N溝道型晶體管不產(chǎn)生閾值降，比在充電用電容器的一端所獲得的升壓后的電壓即輸入 電源電壓高出第1時鐘信號的振幅的電壓被原樣輸出作為升壓電源電壓。因此，即使是僅 使用N溝道型晶體管作為開關(guān)元件的結(jié)果，也能夠不受N溝道型晶體管的閾值、該閾值的偏 差的影響，可靠地輸出所希望的升壓電源電壓。此外，在施加振幅與輸入電源電壓相等、電壓彼此相反地變化的2個脈沖信號作 為第1時鐘信號和第2時鐘信號的情況下，作為外部的電源，只要預(yù)備供給輸入電源電壓的 單一電源，就能使本發(fā)明的第2方案的電源電路動作。由此，能夠不受N溝道型晶體管的閾 值、該閾值的偏差的影響，可靠地獲得所希望的升壓電源電壓。根據(jù)本發(fā)明的第3方案，在第1電容器和第2電容器中，充電和升壓是交替且彼此 互補(bǔ)地進(jìn)行的。即，第1電容器的一端所獲得的升壓后的電壓通過第1開關(guān)元件輸出的動 作狀態(tài)和第2電容器的一端所獲得的升壓后的電壓通過第2開關(guān)元件輸出的動作狀態(tài)交替 重復(fù)，在第1電容器和第2電容器中的一方進(jìn)行升壓的情況下，另一方進(jìn)行充電。這種互補(bǔ) 的升壓動作能提高對負(fù)載的電流供給能力。另外，使作為輸出側(cè)開關(guān)元件的第1開關(guān)元件和第2開關(guān)元件導(dǎo)通時要施加到這些開關(guān)元件的控制端子的第1開關(guān)控制信號和第2開關(guān)控制信號的電壓成為比輸入電源電壓高出第3時鐘信號和第4時鐘信號的振幅的電壓。另一方面，第1電容器和第2電容器 的一端所獲得的升壓后的電壓是比輸入電源電壓高出第1時鐘信號和第2時鐘信號的振幅 的電壓。因此，要施加到第3輸入端子和第4輸入端子的第3時鐘信號和第4時鐘信號的 振幅比第1時鐘信號和第2時鐘信號的振幅至少大出N溝道型晶體管的閾值電壓，由此能 夠在輸出側(cè)開關(guān)元件中避免閾值降。因此，根據(jù)本發(fā)明的第3方案，在升壓部和驅(qū)動部中均 僅使用N溝道型晶體管作為開關(guān)元件，也能夠不受N溝道型晶體管的閾值、該閾值的偏差的 影響，可靠地獲得所希望的升壓電源電壓。根據(jù)本發(fā)明的第4方案，要施加到第3輸入端子和第4輸入端子的第3時鐘信號 和第4時鐘信號作為振幅比第1時鐘信號和第2時鐘信號的振幅至少大出N溝道型晶體管 的閾值電壓的時鐘信號從電平移位器輸出。由此，在使作為輸出側(cè)開關(guān)元件的第1開關(guān)元 件和第2開關(guān)元件導(dǎo)通時要施加到該開關(guān)元件的控制端子的第1開關(guān)控制信號和第2開關(guān) 控制信號的電壓成為比輸入電源電壓與第1時鐘信號和第2時鐘信號的振幅的和至少高出 N溝道型晶體管的閾值電壓的電壓。其結(jié)果是，能將升壓后的電壓即相當(dāng)于輸入電源電壓與 第1時鐘信號和第2時鐘信號的振幅的和的電壓不產(chǎn)生閾值降地作為升壓電源電壓輸出。根據(jù)本發(fā)明的第5方案，施加第1時鐘信號和第2時鐘信號作為電壓在輸入電源 電壓和接地電壓之間交替變化的時鐘信號，由此，作為電壓在絕對值均與輸入電源電壓相 等的負(fù)電壓和正電壓之間交替變化的時鐘信號從電平移位器輸出第3時鐘信號和第4時鐘 信號。根據(jù)該第3時鐘信號和第4時鐘信號，在使作為輸出側(cè)開關(guān)元件的第1開關(guān)元件和 第2開關(guān)元件導(dǎo)通時要施加到該開關(guān)元件的控制端子的第1開關(guān)控制信號和第2開關(guān)控制 信號的電壓成為與輸入電源電壓的3倍相當(dāng)?shù)碾妷骸Ｆ浣Y(jié)果是，能將升壓后的電壓即與輸 入電源電壓的2倍相當(dāng)?shù)碾妷翰划a(chǎn)生閾值降地作為升壓電源電壓輸出。而且，由于施加了 第1時鐘信號和第2時鐘信號作為電壓在輸入電源電壓和接地電壓之間交替變化的時鐘信 號，因此只需預(yù)備供給輸入電源電壓的單一電源作為外部的電源即可。根據(jù)本發(fā)明的第6方案，當(dāng)將第1時鐘信號和第2時鐘信號作為電壓在輸入電源 電壓和接地電壓之間交替變化的時鐘信號分別施加到第1輸入端子和第2輸入端子時，在 負(fù)側(cè)電源電路中，根據(jù)該第1時鐘信號和第2時鐘信號生成第3時鐘信號和第4時鐘信號 作為電壓在絕對值均與輸入電源電壓相等的負(fù)電壓和正電壓之間交替變化的時鐘信號，并 且輸出絕對值與輸入電源電壓相等的負(fù)電壓作為負(fù)電源電壓。因此，本發(fā)明的第6方案除 了能獲得與本發(fā)明的第5方案同樣的效果之外還能獲得負(fù)電源電壓，因此在需要升壓電源 電壓和負(fù)電源電壓兩者的電子設(shè)備中是有效的。根據(jù)本發(fā)明的第7方案，在僅使用N溝道型晶體管作為開關(guān)元件的情況下也不產(chǎn) 生閾值降，因此能夠使用與由單晶硅制成的情況相比閾值較大、該閾值的偏差較大的由多 晶硅制成的N溝道型晶體管，在玻璃基板等絕緣性基板上形成能夠可靠地輸出希望的升壓 電源電壓的電源電路。根據(jù)本發(fā)明的第8方案，在僅使用N溝道型晶體管作為開關(guān)元件的情況下也不產(chǎn) 生閾值降，因此能夠使用與由單晶硅制成的情況相比閾值較大、該閾值的偏差較大的作為 薄膜晶體管的N溝道型晶體管，在玻璃基板等絕緣性基板上形成能夠可靠地輸出希望的升 壓電源電壓的電源電路。
根據(jù)本發(fā)明的第9方案，在驅(qū)動器單片型顯示裝置中，在同一基板上與多個像素電路和驅(qū)動電路的至少一部分一起形成升壓用的電源電路，在該電源電路中，能夠僅使用N 溝道型晶體管作為開關(guān)元件，并且不產(chǎn)生閾值降、可靠地輸出希望的升壓電源電壓。由此， 能實現(xiàn)顯示裝置的小型化，降低制造成本。根據(jù)本發(fā)明的第10方案，在驅(qū)動器單片型顯示裝置中，在同一基板上與多個像素 電路和驅(qū)動電路的至少一部分一起形成升壓用的電源電路，在該電源電路中能夠不產(chǎn)生閾 值降、可靠地輸出希望的升壓電源電壓。而且，僅使用N溝道型薄膜晶體管作為構(gòu)成形成在 同一基板上的多個像素電路、驅(qū)動電路的至少一部分和電源電路的開關(guān)元件，因此與使用N 溝道型薄膜晶體管和P溝道型薄膜晶體管兩者的情況相比，能夠以工序數(shù)較少的制造工藝 同時形成這些電路，由此能夠降低成本。


圖1是本發(fā)明的一個實施方式的電源電路的概略結(jié)構(gòu)的框圖。圖2是用于驅(qū)動上述實施方式中的正側(cè)電源電路的時鐘信號的波形圖。圖3是表示上述實施方式中的正側(cè)電源電路的結(jié)構(gòu)的電路圖。圖4是表示上述實施方式中的負(fù)側(cè)電源電路的結(jié)構(gòu)的電路圖。圖5是表示上述實施方式中的正側(cè)電源電路的第1動作狀態(tài)的圖。圖6是表示上述實施方式中的正側(cè)電源電路的第2動作狀態(tài)的圖。圖7是表示上述實施方式中的正側(cè)電源電路的第3動作狀態(tài)的圖。圖8是表示上述實施方式中的正側(cè)電源電路的第4動作狀態(tài)的圖。圖9是表示上述實施方式中的正側(cè)電源電路的第5動作狀態(tài)的圖。圖10是表示上述實施方式中的正側(cè)電源電路的第6動作狀態(tài)的圖。圖11是表示上述實施方式中的負(fù)側(cè)電源電路的第1動作狀態(tài)的圖。圖12是表示上述實施方式中的負(fù)側(cè)電源電路的第2動作狀態(tài)的圖。圖13是表示上述實施方式中的負(fù)側(cè)電源電路的第3動作狀態(tài)的圖。圖14是表示上述實施方式中的負(fù)側(cè)電源電路的第4動作狀態(tài)的圖。圖15是表示上述實施方式中的負(fù)側(cè)電源電路的第5動作狀態(tài)的圖。圖16是表示上述實施方式的第1變形例的結(jié)構(gòu)的框圖。圖17是用于說明上述實施方式的第2變形例的信號波形圖。圖18是表示上述實施方式的其它變形例的結(jié)構(gòu)的框圖。圖19是表示上述第2變形例中的正側(cè)電源電路的動作的圖(A、B)。圖20是表示上述第2變形例中的負(fù)側(cè)電源電路的動作的圖(A、B)。圖21是表示具備上述實施方式的電源電路的驅(qū)動器單片型液晶顯示裝置的結(jié)構(gòu) 的框圖。圖22是表示上述驅(qū)動器單片型液晶顯示裝置中的像素形成部的電氣結(jié)構(gòu)的電路 圖。圖23是用于說明電荷泵方式的電源電路的現(xiàn)有例的結(jié)構(gòu)和動作的電路圖(A、B)。圖24是用于驅(qū)動上述現(xiàn)有例的電源電路的時鐘信號的波形圖。附圖標(biāo)記說明
10 薄膜晶體管(TFT) ；11 正側(cè)電源電路；Ila 升壓部；lib 驅(qū)動部；12 負(fù)側(cè)電 源電路；14 電平移位器；100 液晶面板；110 像素陣列；120 源極驅(qū)動器(數(shù)據(jù)信號線驅(qū) 動電路)；130:柵極驅(qū)動器(掃描信號線驅(qū)動電路)；140:CS驅(qū)動器(輔助電容線驅(qū)動電 路)；150 電源供給部；200 顯示控制電路；Til 第1輸入端子；Ti2 第2輸入端子；Ti3 第3輸入端子；Ti4 第4輸入端子；To 輸出端子；ToN 負(fù)輸出端子；Tdd 電源端子；Tss 接地端子；Tcol 第1時鐘輸出端子；Tco2 第2時鐘輸出端子；Ql Q12 第1 第12N溝 道型晶體管；Cl C6 第1 第6電容器；Rl、R2 第1電阻元件和第2電阻元件；DCK1、 DCKlB 第1時鐘信號和第2時鐘信號；DCK2、DCK2B 第3時鐘信號和第4時鐘信號；CG1、 CG2 第1開關(guān)控制信號和第2開關(guān)控制信號；VDD 電源電壓(輸入電源電壓)；VSS 接地電 壓；VOUT 升壓電源電壓；VoN:負(fù)電源電壓；Scpw 電源控制信號；VPWl VPW4 電源電壓。
具體實施例方式下面參照

本發(fā)明的實施方式。<1.結(jié)構(gòu) >圖1是表示本發(fā)明的一個實施方式的電源電路的概略結(jié)構(gòu)的框圖。該電源電路由 發(fā)揮電荷泵方式的升壓用電源電路的功能的正側(cè)電源電路11和生成負(fù)的電源電壓的負(fù)側(cè) 電源電路12構(gòu)成，具備如下外部端子用于分別接收從外部施加的第1時鐘信號和第2時 鐘信號DCK1、DCKlB的第1輸入端子和第2輸入端子Til、Τ 2 ；用于接收作為從外部施加 的輸入電源電壓的正的電源電壓VDD的電源端子Tdd;與外部接地線連接，用于接收作為輸 入電源電壓的基準(zhǔn)電位的接地電壓VSS的接地端子Tss ；用于輸出升壓后的電壓VOUT(= 2VDD)的輸出端子To;以及用于輸出所生成的負(fù)的電源電壓VoN( = -VDD)的負(fù)輸出端子。正側(cè)電源電路11從外部接收電壓在電源電壓VDD和接地電壓VSS之間交替且彼 此相反地變化的2個脈沖信號作為上述第1時鐘信號和第2時鐘信號DCK1、DCK1B,并且 從負(fù)側(cè)電源電路12接收電壓在絕對值與電源電壓VDD相等的負(fù)電壓(-VDD)與電源電壓 VDD之間交替且彼此相反地變化的2個脈沖信號作為第3時鐘信號和第4時鐘信號DCK2、 DCK2B。圖2是表示該第1 第4時鐘信號DCK1、DCK1B、DCK2、DCK2B的信號波形圖。正側(cè) 電源電路11利用這些第1 第4時鐘信號00(1、00(18、00(2、00(28，將來自外部的電源電 壓VDD升壓為2倍，將升壓后的電壓2VDD作為升壓電源電壓VOUT從輸出端子To輸出。負(fù)側(cè)電源電路12利用上述第1時鐘信號和第2時鐘信號DCKl、DCK1B,生成要施 加到正側(cè)電源電路11的上述第3時鐘信號和第4時鐘信號DCK2、DCK2B,并且生成絕對值 與電源電壓VDD相等的負(fù)的電壓，將所生成的負(fù)的電壓(-VDD)作為負(fù)電源電壓VoN從負(fù)輸 出端子ToN輸出。圖3是表示正側(cè)電源電路11的結(jié)構(gòu)的電路圖，圖4是表示負(fù)側(cè)電源電路12的結(jié) 構(gòu)的電路圖。如圖3和圖4所示，在本實施方式的電源電路中，使用N溝道型晶體管Ql Q12作為開關(guān)元件，不使用P溝道型晶體管。此外，在圖3和圖4所示的結(jié)構(gòu)中，使用N溝道 型MOS (Metal Oxide Semiconductor 金屬氧化物半導(dǎo)體)晶體管作為開關(guān)元件，但是，本 實施方式中使用的開關(guān)元件不限于MOS晶體管，只要是具有正的閾值電壓的N溝道型晶體 管(下面簡寫為“Nch晶體管”)即可，也可以是其它類型的N溝道型場效晶體管。正側(cè)電源電路11包括利用電荷泵方式使電源電壓VDD互補(bǔ)地升壓的升壓部Ila和生成用于驅(qū)動該升壓部Ila的第1開關(guān)控制信號和第2開關(guān)控制信號CG1、CG2的驅(qū)動部 lib。升壓部Ila除了包括作為外部端子的上述第1輸入端子和第2輸入端子Til、Ti2、電源端子Tdd以及輸出端子To之外，還包括作為輸出側(cè)開關(guān)元件的Nch晶體管Q1、Q2、作 為輸入側(cè)開關(guān)元件的Nch晶體管Q3、Q4以及作為充電用電容器的第1電容器和第2電容器 Cl、C2，這些結(jié)構(gòu)元素如圖3所示那樣連接。即，電容器Cl的一端通過Nch晶體管Q3與電 源端子Tdd連接，并且通過Nch晶體管Ql與輸出端子To連接，電容器Cl的另一端與第1 輸入端子Til連接。另外，電容器C2的一端通過Nch晶體管Q4與電源端子Tdd連接，并且 通過Nch晶體管Q2與輸出端子To連接，電容器C2的另一端與第2輸入端予Ti2連接。驅(qū)動部lib包括作為開關(guān)元件的Nch晶體管Q5、Q6、作為充電用電容器的第3電 容器和第4電容器C3、C4以及作為內(nèi)部端子的第3輸入端子和第4輸入端子Ti3、Ti4，這 些結(jié)構(gòu)元素按圖3所示那樣連接。S卩，電容器C3的一端通過Nch晶體管Q5與電源端子Tdd連接，并且與Nch晶體管 Q6和升壓部Ila的Nch晶體管Ql、Q4的柵極端子連接，電容器C3的另一端與第3輸入端 子Ti3連接。另外，電容器C4的一端通過Nch晶體管Q6與電源端子Tdd連接，并且與Nch 晶體管Q5和升壓部Ila的Nch晶體管Q2、Q3的柵極端子連接，電容器C4的另一端與第4 輸入端子Ti4連接。由此，電容器C3的上述一端的電壓作為第1開關(guān)控制信號CGl被施加 到升壓部Ila的Nch晶體管Q1、Q4的柵極端子，電容器C4的上述一端的電壓作為第2開關(guān) 控制信號CG2被施加到升壓部Ila的Nch晶體管Q2、Q3的柵極端子。負(fù)側(cè)電源電路12除了包括作為外部端子的電源端子Tdd、接地端子Tss以及負(fù)輸 出端子ToN之外，還包括作為開關(guān)元件的Nch晶體管Q7 Q12、作為充電用電容器的第5電 容器和第6電容器C5、C6、第1電阻元件和第2電阻元件Rl、R2以及作為內(nèi)部端子的第1 時鐘輸出端子和第2時鐘輸出端子TC01、TC02，這些結(jié)構(gòu)元素如圖4所示那樣連接。即，電容器C5的一端通過Nch晶體管Q9與接地端子Tss連接，并且通過Nch晶體 管Q7與負(fù)輸出端子ToN連接，電容器C5的另一端與上述第1輸入端子Til和Nch晶體管 Q12的柵極端子連接。另外，電容器C6的一端通過Nch晶體管QlO與接地端子Tss連接， 并且通過Nch晶體管Q8與負(fù)輸出端子ToN連接，電容器C6的另一端與上述第2輸入端子 Τ 2和Nch晶體管Qll的柵極端子連接。并且，電容器C5的上述一端通過Nch晶體管Qll 與第1時鐘輸出端子Tcol連接，電容器C6的上述一端通過Nch晶體管Q12與第2時鐘輸 出端子Tco2連接。另外，第1時鐘輸出端子Tcol通過第1電阻元件Rl與電源端子Tdd連接，第2時 鐘輸出端子Tco2通過第2電阻元件R2與電源端子Tdd連接。并且，第1時鐘輸出端子Tcol 與上述正側(cè)電源電路11中的驅(qū)動部lib的第3輸入端子Ti3直接連接，第1時鐘輸出端子 Tcol的電壓作為第3時鐘信號DCK2被施加到驅(qū)動部lib的電容器C3的上述另一端。并 且，第2時鐘輸出端子Tco2與上述正側(cè)電源電路11中的驅(qū)動部lib的第4輸入端子Ti4 直接連接，第2時鐘輸出端子Tco2的電壓作為第4時鐘信號DCK2B被施加到驅(qū)動部lib的 電容器C4的上述另一端(參照圖1)。<2.正側(cè)電源電路的動作〉其次，參照圖5 圖10來說明本實施方式中的正側(cè)電源電路11的動作。在圖5 圖10中，晶體管Ql Q6帶有虛線的圓或X符號，虛線的圓表示帶有它的晶體管為導(dǎo)通狀態(tài)，虛線的X符號表示帶有它的晶體管為截止?fàn)顟B(tài)。另外，各連接點帶有的數(shù)字或式表示 該連接點的電壓。在此，連接點與僅著眼于連接關(guān)系來表現(xiàn)電路的圖的節(jié)點相當(dāng)，下面將電 路中的連接點稱為“節(jié)點”。此外，下面說明電源電壓VDD為5[V]、接地電壓VSS為0[V]的 情況。并且，在圖5 圖10中，各晶體管Ql Q6的源極端子、漏極端子、柵極端子分別帶 有參照符號"s"、“ d"、“ g"。用于正側(cè)電源電路11的動作說明的以上表現(xiàn)方法、前 提，在后述的負(fù)側(cè)電源電路12的動作說明、變形例的動作說明中也是相同的(參照圖11 圖15、圖19、圖20)。此外，下面在用數(shù)值、式表示電壓時，單位為伏特，表示作為單位的伏特 的"[V]"在不需要時會省略。另外，下面用附圖標(biāo)記"Vth"表示作為構(gòu)成所說明的電路 的開關(guān)元件的Nch晶體管的閾值電壓(Vth > 0)。首先，考慮電源接通前的正側(cè)電源電路11的狀態(tài)。此時，VDD = VSS = 0，生成第 1時鐘信號和第2時鐘信號DCK1、DCK1B的外部電路未動作，所有節(jié)點的電位為0[V](電容 器Cl C4也未被充電)。即，用表示信號的"DCK1"等的附圖標(biāo)記來表示該信號所施加 的節(jié)點的電位(或者以接地點為基準(zhǔn)的電壓)，則成為DCKl = DCKlB = 0，DCK2 = DCK2B = 0，VOUT = 0。在此，DCK2和DCK2B表示負(fù)側(cè)電源電路12中的第1時鐘輸出端子和第2時鐘輸 出端子Tcol、Tco2的電壓，在初始狀態(tài)下為0[V](參照后述的負(fù)側(cè)電源電路12的動作說 明)。在該初始狀態(tài)下，晶體管Ql Q6均為截止?fàn)顟B(tài)。圖5表示剛對上述初始狀態(tài)的正側(cè)電源電路11接通電源后的動作狀態(tài)(下面稱 為“第1動作狀態(tài)”)。其中，生成第1時鐘信號和第2時鐘信號DCK1、DCK1B的外部電路未 動作，成為DCKl = DCKlB = 0，DCK2 = DCK2B = 0。在該第1動作狀態(tài)下，Nch晶體管Ql Q6的柵極端子的電壓均為0 [V]，與這些柵 極端子對應(yīng)的節(jié)點以外的節(jié)點的電壓為ο [V]或5 [V]，因此Nch晶體管Ql Q6均仍為截止 狀態(tài)。圖6表示生成第1時鐘信號和第2時鐘信號DCKl、DCKlB的外部電路剛開始動作 后(時鐘動作剛開始后)的正側(cè)電源電路11的動作狀態(tài)(下面稱為“第2動作狀態(tài)”)。因 此，VDD = 5，VSS = 0。其中，第1時鐘信號和第2時鐘信號DCK1、DCK1B處于圖2所示的A 期間的狀態(tài)。此時，如后述那樣，圖2所示的第3時鐘信號和第4時鐘信號DCK2、DCK2B從 負(fù)側(cè)電源電路12分別被施加到第3輸入端子和第4輸入端子Ti3、Ti4。在時鐘動作剛開 始后的A期間，如圖2所示，成為DCKl = 0，DCKlB = 5，DCK2 = _5，DCK2B = 5。DCK2B = 5的電壓通過電容器C4被施加到晶體管Q2、Q3、Q5的柵極端子(g)和晶 體管Q6的漏極端子(d)。由此，晶體管Q2、Q3、Q5成為導(dǎo)通狀態(tài)。然而，該晶體管Q2、Q3、 Q5的漏極端子(d)的電壓成為比作為這些源極端子(s)的電壓的5[V]低了其閾值電壓Vth 的值。即，在Nch晶體管Q2、Q3、Q5中發(fā)生閾值降。另外，在剛從第1動作狀態(tài)變?yōu)榈?動作狀態(tài)后，DCK2 = _5的電壓被施加到第3 輸入端子Ti3，因此，雖然晶體管Q5的漏極端子(d)的電壓也會下降，但是通過導(dǎo)通狀態(tài)的 晶體管Q5從電源端子Tdd向電容器C3供給電荷，由此晶體管Q5的漏極端子(d)的電壓會上升。然而，如上所述會產(chǎn)生閾值降，因此結(jié)果是晶體管Q5的漏極端子(d)的電壓成為5-Vth[V]。同樣，晶體管Q2和Q3的漏極端子(d)的電壓也成為5-Vth[V]。當(dāng)晶體管Q5的 漏極端子⑷的電壓為5-Vth[V]時，5-Vth[V]的電壓被施加到晶體管Q1、Q4、Q6的柵極端 子。另一方面，考慮到晶體管Q2、Q3、Q5為導(dǎo)通狀態(tài)，如圖6所示，這些晶體管Ql、Q4、Q6的 源極端子(s)和漏極端子(d)的電壓為5-Vth[V]或5[V]。因此，Nch晶體管Q1、Q4、Q6仍 為截止?fàn)顟B(tài)。圖7表示上述第2動作狀態(tài)下的A期間之后的B期間的正側(cè)電源電路11的動作 狀態(tài)(下面稱為“第3動作狀態(tài)”)。在該B期間內(nèi)，如圖2所示，成為DCKl = 5，DCKlB = 0，DCK2 = 5，DCK2B = -5。因此，當(dāng)從A期間變?yōu)锽期間而成為第3動作狀態(tài)時，第3時鐘信號DCK2的電壓 從_5[V]上升到5[V]，因此晶體管Q5的漏極端子(d)和晶體管Q6的柵極端子(g)的電壓 也從5-Vth[V]上升到15-Vth[V]。另外，隨著從A期間變?yōu)锽期間，第4時鐘信號DCK2B的 電壓從5 [V]下降到-5 [V]，因此晶體管Q6的漏極端子(d)和晶體管Q5的柵極端子(g)的 電壓也暫時從5 [V]下降到_5 [V]。由此，晶體管Q5成為截止?fàn)顟B(tài)，晶體管Q6成為導(dǎo)通狀 態(tài)。當(dāng)晶體管Q6成為導(dǎo)通狀態(tài)時，從電源端子Tdd通過晶體管Q6向電容器C4供給電荷， 由此晶體管Q6的漏極端子(d)成為與電源電壓VDD相等的電壓即5[V]。因此，晶體管Q2、 Q3、Q5的柵極端子(g)的電壓也成為5 [V]。此時，晶體管Q5為截止?fàn)顟B(tài)，因此其漏極端子 (d)的電壓仍維持在15-Vth[V]，該15-Vth[V]的電壓也被施加到晶體管Q1、Q4的柵極端子 (g)。另一方面，隨著A期間變?yōu)锽期間，第1時鐘信號DCKl的電壓從0 [V]上升到5 [V]， 因此晶體管Ql的源極端子(s)和晶體管Q3的漏極端子(d)的電壓也從5-Vth[V]上升到 IO-Vth [V]。如上所述，對晶體管Ql的柵極端子(g)施加15-Vth[V]，對晶體管Q3的柵極端 子(g)施加5 [V]，因此作為輸出側(cè)開關(guān)元件的晶體管Ql成為導(dǎo)通狀態(tài)，作為輸入側(cè)開關(guān)元 件的晶體管Q3成為截止?fàn)顟B(tài)。在此，即使晶體管Ql、Q2等是使用多晶硅的薄膜晶體管，閾 值電壓Vth也不過2 3[V]左右。因此，晶體管Q 1的柵極、源極間的電壓為(15-Vth) - (IO-Vth) = 5 [V]，充分高于閾值電壓Vth。因此，在作為輸出側(cè)開關(guān)元件的晶體管Ql中不產(chǎn)生閾值 降，輸出端子To的電壓為10-Vth。另夕卜，隨著從A期間變?yōu)锽期間，第2時鐘信號DCKlB的電壓從5 [V]下降到0 [V]， 因此晶體管Q2的源極端子(s)和晶體管Q4的漏極端子(d)的電壓也暫時從5[V]下降到 0[V]。然而，作為輸入側(cè)開關(guān)元件的晶體管Q4由于如上所述15-Vth[V]的電壓被施加到其 柵極端子(g)而成為導(dǎo)通狀態(tài)。由此，從電源端子Tdd通過晶體管Q4向電容器C2供給電 荷，因此晶體管Q4的漏極端子(d)和晶體管Q2的源極端子(s)成為與電源電壓VDD相等 的電壓即5 [V]。此時晶體管Q2的柵極端子(g)、源極端子(S)、漏極端子(d)的電壓分別為 5 [V]、5 [V]、10-Vth [V]，因此作為輸出側(cè)開關(guān)元件的晶體管Q2成為截止?fàn)顟B(tài)。圖8表示上述第3動作狀態(tài)的B期間之后的A期間的正側(cè)電源電路11的動作狀 態(tài)(下面稱為“第4動作狀態(tài)”)。當(dāng)從B期間變?yōu)锳期間而成為第4動作狀態(tài)時，第3時鐘 信號00(2的電壓從5[幻下降到_5 [V]，因此晶體管Q5的漏極端子(d)和晶體管Q6的柵極 端子(g)的電壓也暫時從15-Vth [V]下降到5-Vth[V]。另外，隨著B期間變?yōu)锳期間，第4時鐘信號DCK2B的電壓從_5[V]上升到5[V]，因此晶體管Q6的漏極端子(d)和晶體管Q5 的柵極端子(g)的電壓也從5 [V]上升到15 [V]。由此，晶體管Q5成為導(dǎo)通狀態(tài)，晶體管Q6 成為截止?fàn)顟B(tài)。當(dāng)晶體管Q5成為導(dǎo)通狀態(tài)時，從電源端子Tdd通過晶體管Q5向電容器C3 供給電荷，由此晶體管Q5的漏極端子(d)成為與電源電壓VDD相等的電壓即5[V]。因此， 晶體管Ql、Q4、Q6的柵極端子(g)的電壓也成為5[V]。此時，晶體管Q6成為截止?fàn)顟B(tài)，因 此其漏極端子(d)的電壓原樣維持15[V]，該15[V]的電壓也被施加到晶體管Q2、Q3的柵 極端子(g)。另一方面，隨著從B期間變?yōu)锳期間，第2時鐘信號DCKlB的電壓從0 [V]上升到5[V]，因此晶體管Q2的源極端子(s)和晶體管Q4的漏極端子(d)的電壓也從5[V]上升到 10 [V]。如上所述對晶體管Q2的柵極端子(g)施加15 [V]，對晶體管Q4的柵極端子(g)施 加5 [V]，因此作為輸出側(cè)開關(guān)元件的晶體管Q2成為導(dǎo)通狀態(tài)，作為輸入側(cè)開關(guān)元件的晶體 管Q4成為截止?fàn)顟B(tài)。此時，Nch晶體管Q2的柵極、源極間的電壓為15-10 = 5 [V]，充分高 于閾值電壓Vth。因此，作為輸出側(cè)開關(guān)元件的晶體管Q2不發(fā)生閾值降，輸出端子To的電 壓為10 [V]。另外，隨著從B期間變?yōu)锳期間，第1時鐘信號DCKl的電壓從5[V]下降到0[V]， 因此晶體管Ql的源極端子(s)和晶體管Q3的漏極端子(d)的電壓也暫時從10-Vth[V]下 降到5-Vth[V]。然而，作為輸入側(cè)開關(guān)元件的晶體管Q3由于如上所述15[V]的電壓被施加 到其柵極端子(g)而成為導(dǎo)通狀態(tài)。由此，從電源端子Tdd通過晶體管Q3向電容器Cl供 給電荷，因此晶體管Q3的漏極端子(d)和晶體管Ql的源極端子(s)成為與電源電壓VDD 相等的電壓即5 [V]。此時晶體管Ql的柵極端子(g)、源極端子(S)、漏極端子(d)的電壓分 別為5 [V]、5 [V]、10 [V]，作為輸出側(cè)開關(guān)元件的晶體管Q2成為截止?fàn)顟B(tài)。圖9表示上述第4動作狀態(tài)的A期間之后的B期間的正側(cè)電源電路11的動作狀 態(tài)(下面稱為“第5動作狀態(tài)”)。當(dāng)從A期間變?yōu)锽期間而成為第5動作狀態(tài)時，第3時 鐘信號00(2的電壓從-5[幻上升到5 [V]，因此晶體管Q5的漏極端子(d)和晶體管Q6的柵 極端子(g)的電壓也從5[V]上升到15[V]。另外，隨著從A期間變?yōu)锽期間，第4時鐘信號 DCK2B的電壓從5[V]下降到_5[V]，因此晶體管Q6的漏極端子(d)和晶體管Q5的柵極端子 (g)的電壓也從15 [V]下降到5 [V]。由此，晶體管Q5成為截止?fàn)顟B(tài)，晶體管Q6成為導(dǎo)通狀 態(tài)。并且，晶體管Q5的漏極端子(d)和晶體管Q6的柵極端子(g)的電壓原樣維持15[V]， 并且晶體管Q6的漏極端子(d)和晶體管Q5的柵極端子(g)的電壓原樣維持5[V]。因此， 在升壓部Ila中，被分別對晶體管Q1、Q4的柵極端子(g)施加15[V]，對晶體管Q2、Q3的柵 極端子(g)施加5[V]。另一方面，隨著從A期間變?yōu)锽期間，第1時鐘信號DCKl的電壓從0[V]上升到 5[V]，因此晶體管Ql的源極端子(s)和晶體管Q3的漏極端子(d)的電壓也從5[V]上升到 10 [V]。如上所述，對晶體管Ql的柵極端子(g)施加15[幻，對晶體管03的柵極端子(g)施 加5 [V]，因此作為輸出側(cè)開關(guān)元件的晶體管Ql成為導(dǎo)通狀態(tài)，作為輸入側(cè)開關(guān)元件的晶體 管Q3成為截止?fàn)顟B(tài)。此時，Nch晶體管Ql的柵極、源極間的電壓為15-10 = 5 [V]，充分高 于閾值電壓Vth。因此，作為輸出側(cè)開關(guān)元件的晶體管Ql不產(chǎn)生閾值降，輸出端子To的電 壓為10 [V]。另外，隨著從A期間變?yōu)锽期間，第2時鐘信號DCK IB的電壓從5[V]下降到0[V]，因此晶體管Q2的源極端子(s)和晶體管Q4的漏極端子(d)的電壓也從10[V]下降到5[V]。另一方面，作為輸入側(cè)開關(guān)元件的晶體管Q4由于如上所述15[V]的電壓被施加到其柵極端 子(g)而成為導(dǎo)通狀態(tài)。由此，電源電壓VDD( = 5[V])通過晶體管Q4而被施加到電容器 C2，電容器C2維持充電為5[V]的狀態(tài)。此時晶體管Q2的柵極端子(g)、源極端子(s)、漏 極端子⑷的電壓分別為5[V]、5[V]、10[V]，因此作為輸出側(cè)開關(guān)元件的晶體管Q2成為截 止?fàn)顟B(tài)。圖10表示上述第5動作狀態(tài)的B期間之后的A期間的正側(cè)電源電路11的動作狀 態(tài)(下面稱為“第6動作狀態(tài)”)。當(dāng)從B期間變?yōu)锳期間而成為第6動作狀態(tài)時，第3時 鐘信號00(2的電壓從5[幻下降到_5 [V]，因此晶體管Q5的漏極端子(d)和晶體管Q6的柵 極端子(g)的電壓也從15[V]下降到5[V]。另外，隨著從B期間變?yōu)锳期間，第4時鐘信 號DCK2B的電壓從_5[V]上升到5[V]，因此晶體管Q6的漏極端子(d)和晶體管Q5的柵極 端子(g)的電壓也從5 [V]上升到15 [V]。由此，晶體管Q5成為導(dǎo)通狀態(tài)，晶體管Q6成為 截止?fàn)顟B(tài)。并且，晶體管Q5的漏極端子(d)和晶體管Q6的柵極端子(g)的電壓原樣維持 5[V]，并且晶體管Q6的漏極端子(d)和晶體管Q5的柵極端子(g)的電壓原樣維持15[V]。 因此，在升壓部Ila中，對晶體管Q1、Q4的柵極端子(g)施加5[V]，對晶體管Q2、Q3的柵極 端子(g)施加15[V]。另一方面，隨著從B期間變?yōu)锳期間，第2時鐘信號DCKlB的電壓從0[V]上升到 5[V]，因此晶體管Q2的源極端子(s)和晶體管Q4的漏極端子(d)的電壓也從5[V]上升到 10 [V]。如上所述，對晶體管Q2的柵極端子(g)施加15 [V]，對晶體管Q4的柵極端子(g)施 加5 [V]，因此作為輸出側(cè)開關(guān)元件的晶體管Q2成為導(dǎo)通狀態(tài)，作為輸入側(cè)開關(guān)元件的晶體 管Q4成為截止?fàn)顟B(tài)。此時，Nch晶體管Q2的柵極、源極間的電壓為15-10 = 5[V]，充分高 于閾值電壓Vth。因此，作為輸出側(cè)開關(guān)元件的晶體管Q2不產(chǎn)生閾值降，輸出端子To的電 壓為10 [V]。另外，隨著從B期間變?yōu)锳期間，第1時鐘信號DCK 1的電壓從5[V]下降到0[V]， 因此晶體管Ql的源極端子(s)和晶體管Q3的漏極端子(d)的電壓也從10 [V]下降到5 [V]。 如上所述，對晶體管Q3的柵極端子(g)施加15[V]，因此作為輸入側(cè)開關(guān)元件的晶體管Q3 成為導(dǎo)通狀態(tài)。由此，電源電壓VDD( = 5[V])通過晶體管Q3被施加到電容器Cl，電容器 Cl原樣維持充電為5[V]的狀態(tài)。此時晶體管Ql的柵極端子(g)、源極端子(S)、漏極端子 (d)的電壓分別為5[幻、5[幻、10[幻，作為輸出側(cè)開關(guān)元件的晶體管01成為截止?fàn)顟B(tài)。此后，正側(cè)電源電路11進(jìn)行交替重復(fù)圖10所示的第6動作狀態(tài)和圖9所示的第5 動作狀態(tài)的穩(wěn)定動作。并且，在與第6動作狀態(tài)對應(yīng)的A期間，第1電容器Cl通過晶體管 Q3被施加電源電壓VDD( = 5[V])而被充電，并且第2電容器C2的一端獲得的升壓后的電 壓(=10[V])通過晶體管Q2從輸出端子To輸出。另外，在與第5動作狀態(tài)對應(yīng)的B期間， 第2電容器C2通過晶體管Q4被施加電源電壓VDD ( = 5 [V])而被充電，并且第1電容器Cl 的一端獲得的升壓后的電壓(=10[V])通過晶體管Ql從輸出端子To輸出。在穩(wěn)定動作 下，通過這種第5動作狀態(tài)和第6動作狀態(tài)交替重復(fù)的互補(bǔ)的升壓所獲得的電壓2VDD(= 10[V])會不產(chǎn)生閾值降地從輸出端子To作為升壓電源電壓VOUT而輸出。<3.負(fù)側(cè)電源電路的動作〉下面，參照圖11 圖15來說明本實施方式中的負(fù)側(cè)電源電路12的動作。如上所述，用于負(fù)側(cè)電源電路12的動作說明的附圖中的表現(xiàn)方法(表示晶體管的導(dǎo)通狀態(tài)、截止 狀態(tài)的虛線的圓、X符號等)、前提(電源電壓VDD的值等)與用于正側(cè)電源電路11的動 作說明的表現(xiàn)方法、前提是相同的。首先，考慮電源接通前的負(fù)側(cè)電源電路12的狀態(tài)。此時，VDD = VSS = 0，生成第 1時鐘信號和第2時鐘信號DCK1、DCK1B的外部電路未動作，所有節(jié)點的電位為0[V](電容 器C5、C6也未被充電)。即，當(dāng)表示信號的"DCK1"等的附圖標(biāo)記也表示該信號所施加的 節(jié)點的電位(或者將接地點作為基準(zhǔn)的電壓)時，則成為DCKl = DCKlB = 0，DCK2 = DCK2B = 0，VoN = 0。在此DCK2 = DCK2B = 0意味著第1時鐘輸出端子和第2時鐘輸出端子Tcol、Tco2 的電壓為O [V]，因此，此時正側(cè)電源電路11的第3輸入端子和第4輸入端子Ti3、Ti4的電 壓也為O [V]。在該初始狀態(tài)下，晶體管Q7 Q12均為截止?fàn)顟B(tài)。圖11表示上述初始狀態(tài)的負(fù)側(cè)電源電路12剛接通電源后的動作狀態(tài)(下面稱 為“第1動作狀態(tài)”)。因此，VDD = 5，VSS = O。其中，生成第1時鐘信號和第2時鐘信號 DCKU DCKlB的外部電路未動作，為DCKl = DCKlB = O。在該第1動作狀態(tài)下，在Nch晶體 管Qll、Q12中，其柵極端子的電壓均為O[V]，因此處于截止?fàn)顟B(tài)。該晶體管Qll、Q12的漏 極端子(d)分別通過第1電阻元件和第2電阻元件R1、R2與電源端子Tdd連接。在此，第1 電阻元件和第2電阻元件R1、R2具有比晶體管Q11、Q12的導(dǎo)通電阻足夠大的電阻值，發(fā)揮 上拉電阻的功能。因此，這些晶體管Q11、Q12的漏極端子(d)的電壓均為5[V]，成為DCK2 =DCK2B = 5。該5[V]的電壓被施加到晶體管Q7 QlO的柵極端子(g)。另一方面，晶體 管Q7 QlO的源極端子(s)和漏極端子(d)的電壓均為0[V]。因此，該晶體管Q7 QlO 均為導(dǎo)通狀態(tài)。圖12表示生成第1時鐘信號和第2時鐘信號DCK1、DCK1B的外部電路剛開始動作 后的負(fù)側(cè)電源電路12的動作狀態(tài)(下面稱為“第2動作狀態(tài)”)。其中，第1時鐘信號和第 2時鐘信號DCKl、DCKlB處于圖2所示的A期間的狀態(tài)。此時，DCKl = 0，DCKlB = 5，這些 第1時鐘信號和第2時鐘信號DCK1、DCK1B的電壓分別被施加到晶體管Q12、Q11的柵極端 子(g)。因此，晶體管Q12仍為截止?fàn)顟B(tài)，而晶體管Qll成為導(dǎo)通狀態(tài)。由此，晶體管Qll的 漏極端子⑷的電壓為0[V]即DCK2 = 0。此外，當(dāng)晶體管Qll成為導(dǎo)通狀態(tài)時，從電源端 子Tdd通過第1電阻元件Rl和晶體管Qll向電容器C5供給電荷，但是，由于電阻元件Rl 的電阻值和電容器C5的電容值的積(或基于該積的時間常數(shù))足夠大，因此可以認(rèn)為在圖 2所示的A期間內(nèi)(第1時鐘信號和第2時鐘信號DCK1、DCK1B的半周期內(nèi))維持DCK2 = 0的狀態(tài)。在此，隨著從第1動作狀態(tài)變?yōu)榈?動作狀態(tài)，第2時鐘信號DCKlB的電壓從0 [V] 上升到5 [V]，因此晶體管QlO的漏極端子(d)的電壓也暫時從0 [V]上升到5 [V]。然而，晶 體管QlO仍為導(dǎo)通狀態(tài)，因此晶體管QlO的漏極端子(d)的電壓回到0[V]。另一方面，晶 體管Qll的漏極端子⑷的電壓即第3時鐘信號DCK2的電壓如上所述為0[V]，因此晶體 管Q8、Q9由于它們的柵極端子(g)被施加0[V]而成為截止?fàn)顟B(tài)。此外，晶體管Q7仍為導(dǎo) 通狀態(tài)。圖13表示上述第2動作狀態(tài)的A期間之后的B期間的負(fù)側(cè)電源電路12的動作狀 態(tài)(下面稱為“第3動作狀態(tài)”)。在該B期間，如圖2所示，為DCKl = 5，DCKlB = 0。該第1時鐘信號和第2時鐘信號DCK1、DCKlB的電壓分別施加到晶體管Q12、Q11的柵極端子 (g)，因此晶體管Q12成為導(dǎo)通狀態(tài)，晶體管Qll成為截止?fàn)顟B(tài)。當(dāng)晶體管Qll成為截止?fàn)?態(tài)時，第1電阻元件Rl發(fā)揮上拉電阻的功能，該晶體管Qll的漏極端子(d)的電壓即第3 時鐘信號00(2電壓為5[幻。該5[V]的電壓被施加到晶體管Q8、Q9的柵極端子(g)。另一方面，隨著從A期間變?yōu)锽期間，第2時鐘信號DCKlB的電壓從5 [V]下降 到0[v]，因此晶體管Q12的源極端子(S)的電壓即電容器C6—端的電壓也從0[V]下降 到-5 [V]。該晶體管Q12如上所述成為導(dǎo)通狀態(tài)，因此晶體管Q12的漏極端子(d)的電壓即 第4時鐘信號DCK2B的電壓也為-5 [V]。晶體管Q7、Q10的柵極端子(g)也被施加該_5[V] 的電壓，晶體管Q7、QlO也成為截止?fàn)顟B(tài)。此外，當(dāng)晶體管Q12成為導(dǎo)通狀態(tài)時，電源端子 Tdd通過第2電阻元件R2和晶體管Q12向電容器C6供給電荷，但是，電阻元件R2的電阻值 和電容器C6的電容值的積(或基于該積的時間常數(shù))足夠大，另外，晶體管QlO由于其柵 極端子(g)被施加-5 [V]的電壓而成為截止?fàn)顟B(tài)。因此，能夠認(rèn)為在圖2所示的B期間內(nèi) (第1時鐘信號和第2時鐘信號DCK1、DCKlB的半周期內(nèi))維持DCK2B = -5的狀態(tài)。另一方面，隨著從A期間變?yōu)锽期間，第1時鐘信號DCKl的電壓從0[V]上升到 5 [V]，因此晶體管Q9的漏極端子(d)的電壓即電容器C5—端的電壓也暫時從0 [V]上升到 5[V]。然而，晶體管Q9由于其柵極端子(g)被施加5[V]而成為導(dǎo)通狀態(tài)，因此電容器C5 的該一端的電壓回到0[V]。晶體管Q8由于其柵極端子(g)和源極端子(s)分別被施加5[V]和_5[V]而成為 導(dǎo)通狀態(tài)。其結(jié)果是，電容器C6的一端通過晶體管Q8與負(fù)輸出端子ToN導(dǎo)通連接，負(fù)輸出 端子ToN的電壓為-5 [V]。圖14表示上述第3動作狀態(tài)的B期間之后的A期間的負(fù)側(cè)電源電路12的動作狀 態(tài)(下面稱為“第4動作狀態(tài)”)。當(dāng)從B期間變?yōu)锳期間而成為第4動作狀態(tài)時，第1時鐘 信號DCKl的電壓從5 [V]下降到O [V]，因此晶體管Q 12的柵極端子(g)的電壓從5 [V]下 降到0[V]，晶體管Q7、Q11的源極端子(s)的電壓也從0[V]下降到_5[V]。另外，隨著從B 期間變?yōu)锳期間，第2時鐘信號DCKlB的電壓從O [V]上升到5 [V]，因此晶體管Ql 1的柵極端 子(g)的電壓也從O [V]上升到5[V]，晶體管Q8、Q12的源極端子(s)的電壓從_5[V]上升 到0[V]。這樣，晶體管Qll由于其柵極端子(g)和源極端子(s)分別被施加5[V]和-5[V] 而成為導(dǎo)通狀態(tài)，晶體管Q12由于其柵極端子(g)和源極端子(s)都被施加0[V]而成為截 止?fàn)顟B(tài)。隨著晶體管Q12成為截止?fàn)顟B(tài)，第2電阻元件R2發(fā)揮上拉電阻的功能，該晶體管 Q12的漏極端子(d)的電壓即第4時鐘信號DCK2B的電壓為5[V]。該5[V]的電壓被施加 到晶體管Q7、QlO的柵極端子(g)。另一方面，隨著晶體管Qll成為導(dǎo)通狀態(tài)，晶體管Qll的漏極端子(d)的電壓即第 3時鐘信號DCK2的電壓與晶體管Qll的源極端子(s)的電壓相等而成為_5[V]。該_5[V] 的電壓也被施加到晶體管Q8、Q9的柵極端子(g)，晶體管Q8、Q9成為截止?fàn)顟B(tài)。此外，電阻 元件Rl的電阻值和電容器C5的電容值的積(或基于該積的時間常數(shù))足夠大，因此即使 晶體管Qll成為導(dǎo)通狀態(tài)，在圖2所示的A期間內(nèi)也維持DCK2 = -5的狀態(tài)。如上所述，晶體管Q7的柵極端子(g)和源極端子(s)分別被施加5 [V]和_5[V]， 由此成為導(dǎo)通狀態(tài)。其結(jié)果是，電容器C5的一端通過晶體管Q7與負(fù)輸出端子ToN導(dǎo)通連接，負(fù)輸出端子ToN的電壓為-5 [V]。如上所述，晶體管QlO的柵極端子(g)和源極端子(s)分別被施加5 [V]和O [V]， 由此成為導(dǎo)通狀態(tài)。其結(jié)果是，電容器C6的一端通過晶體管QlO與接地端子Tss導(dǎo)通連接， 成為O[V]。圖15表示上述第4動作狀態(tài)下的A期間之后的B期間的負(fù)側(cè)電源電路12的動作 狀態(tài)(下面稱為“第5動作狀態(tài)”)。當(dāng)從A期間變?yōu)锽期間而成為第5動作狀態(tài)時，第1時 鐘信號DCKl的電壓從O [V]上升到5 [V]，因此晶體管Q12的柵極端子(g)的電壓也從O [V] 上升到5[V]，晶體管Q7、Q11的源極端子(s)的電壓從_5[V]上升到0[V]。另外，隨著從A 期間變?yōu)锽期間，第2時鐘信號DCKlB的電壓從5[V]下降到0[V]，因此晶體管Qll的柵極 端子(g)的電壓也從5[V]下降到0[V]，晶體管Q8、Q12的源極端子(s)的電壓從O[V]下 降到_5[V]。這樣，在晶體管Qll中，由于其柵極端子(g)和源極端子(s)都被施加0[V] 而變成截止?fàn)顟B(tài)，在晶體管Q12中，由于其柵極端子(g)和源極端子(s)被分別施加5[V] 和_5[V]而變成導(dǎo)通狀態(tài)。隨著晶體管Qll成為截止?fàn)顟B(tài)，第1電阻元件Rl發(fā)揮上拉電阻的功能，該晶體管 Qll的漏極端子⑷的電壓即第3時鐘信號DCK2的電壓為5[V]。該5[V]的電壓被施加到 晶體管Q8、Q9的柵極端子(g)。另一方面，隨著晶體管Q 12成為導(dǎo)通狀態(tài)，晶體管Q12的漏極端子(d)的電壓即 第4時鐘信號DCK2B的電壓與晶體管Q12的源極端子(s)的電壓相等，成為_5 [V]。該-5 [V] 的電壓也被施加到晶體管Q7、Q10的柵極端子(g)，晶體管Q7、Q10成為截止?fàn)顟B(tài)。此外，電 阻元件R2的電阻值和電容器C6的電容值的積(或基于該積的時間常數(shù))足夠大，因此即 使晶體管Q12成為導(dǎo)通狀態(tài)，在圖2所示的B期間內(nèi)也維持DCK2B = -5的狀態(tài)。如上所述，晶體管Q8的柵極端子(g)和源極端子(s)分別被施加5 [V]和_5[V]， 由此變成導(dǎo)通狀態(tài)。其結(jié)果是，電容器C6的一端通過晶體管Q8與負(fù)輸出端子ToN導(dǎo)通連 接，負(fù)輸出端子ToN的電壓為-5 [V]。如上所述，晶體管Q9的柵極端子(g)和源極端子(s)分別被施加5 [V]和O [V]，由 此變成導(dǎo)通狀態(tài)。其結(jié)果是，電容器C5的一端通過晶體管Q9與接地端子Tss導(dǎo)通連接，成 為 0[V]。此后，負(fù)側(cè)電源電路12進(jìn)行交替重復(fù)圖14所示的第4動作狀態(tài)和圖15所示的第5 動作狀態(tài)的穩(wěn)定動作。并且，在與第4動作狀態(tài)對應(yīng)的A期間，電容器C6的一端通過晶體管 QlO被施加接地電壓VSS( = 0[V])并且另一端被施加DCK1B( = 5[V])從而被充電，電容器 C5的一端獲得的負(fù)電壓( = _5[V])通過晶體管Q7從負(fù)輸出端子ToN輸出。另外，在與第 5動作狀態(tài)對應(yīng)的B期間，電容器C5的一端通過晶體管Q9被施加接地電壓VSS( = 0[V]) 并且另一端被施加DCKl ( = 5[V])從而被充電，電容器C6的一端獲得的負(fù)電壓( = -5[V]) 通過晶體管Q8從負(fù)輸出端子ToN輸出。在這種穩(wěn)定動作中，如圖2所示，負(fù)側(cè)電源電路12將電壓水平在A期間為_5[V]、在B期間為5 [V]的脈沖信號作為第3時鐘信號DCK2從第1時鐘輸出端子Tcol輸出，并且 將電壓水平在A期間為5 [V]、在B期間為-5 [V]的脈沖信號、即相對于第3時鐘信號DCK2 電壓相反地變化的脈沖信號作為第4時鐘信號DCK2B從第2時鐘輸出端子Tco2輸出。這 些第3時鐘信號和第4時鐘信號DCK2、DCK2B如上所述用于在正側(cè)電源電路11中生成升壓電源電壓2VDD。<4.效果〉根據(jù)上述本實施方式，使構(gòu)成正側(cè)電源電路11的升壓部Ila的作為開關(guān)元件的 Nch晶體管Ql Q4導(dǎo)通時，對這些柵極端子施加電源電壓VDD( = 5[V])的3倍大小的 電壓3VDD( = 15 [V]),因此能夠在Nch晶體管Ql、Q2中不產(chǎn)生閾值降地將升壓后的電壓 2VDD作為升壓電源電壓VOUT從輸出端子To輸出。S卩，如圖3和圖4所示，即使是僅使用 N溝道型晶體管作為開關(guān)元件的結(jié)構(gòu)，也能夠不產(chǎn)生閾值降地使電源電壓升壓。因此，與 CMOS (Complementary MetalOxide Semiconductor 互補(bǔ)金屬氧化物半導(dǎo)體)結(jié)構(gòu)等那樣需 要N溝道型晶體管和P溝道型晶體管兩者的結(jié)構(gòu)相比，能提供通過簡化制造工序來抑制成 本、并且不受閾值和閾值的偏差影響、可靠地輸出所希望的升壓電源電壓的電源電路。另外，在本實施方式中，為了驅(qū)動正側(cè)電源電路11，需要電壓在絕對值與電源電壓 VDD相等的負(fù)電壓即-VDD( = -5[V])和電源電壓VDD( = 5[V])之間交替且彼此相反地變 化的第3時鐘信號和第4時鐘信號DCK2、DCK2B，這些第3時鐘信號和第4時鐘信號DCK2、 DCK2B是在負(fù)側(cè)電源電路12中從電源電壓VDD獲得負(fù)電源電壓(-VDD)時生成的(參照圖 1、圖14、圖15)。因此，根據(jù)上述實施方式，例如在像液晶顯示裝置那樣需要升壓電源電壓 2VDD和負(fù)電源電壓(-VDD)兩者的電子設(shè)備中能低成本地緊湊地實現(xiàn)電源電路。并且，在上述實施方式中，為了生成升壓電源電壓(2VDD)和負(fù)電源電壓(-VDD)而 應(yīng)從外部供給的電源電壓最好是單一電源電壓VDD，要從外部供給的信號也最好只是與該 電源電壓VDD對應(yīng)的振幅的時鐘信號DCK1、DCK1B。該特征有助于使采用本實施方式的電 源電路的電子設(shè)備的與電源有關(guān)的結(jié)構(gòu)簡化。<5.變形例〉<5.1第1變形例〉在上述實施方式中，能夠得到升壓電源電壓(2VDD)和負(fù)電源電壓(-VDD)兩者，但 是在不需要生成負(fù)電源電壓的情況下，只要使用負(fù)側(cè)電源電路12中除了晶體管Q7、Q8以 及負(fù)輸出端子ToN以外的部分12a來代替負(fù)側(cè)電源電路12即可。從圖4可知，能夠?qū)⒃?部分12a視為電平移位器，所述電平移位器將電壓在電源電壓VDD( = 5[V])和接地電壓 VSS( = O[V])之間交替且彼此相反地變化的信號DCK1、DCKlB變換成電壓在負(fù)電源電壓 ("VDD( = -5[V]))和電源電壓VDD( = 5[V])之間交替且彼此相反地變化的第3時鐘信號 和第4時鐘信號DCK2、DCK2B。圖16是表示使用了這種電平移位器12a的電源電路即上述實施方式的第1變形 例的框圖。該第1變形例是在圖1所示的上述實施方式中用電平移位器12a(參照圖4)置 換了負(fù)側(cè)電源電路12的結(jié)構(gòu)。根據(jù)這種第1變形例，能提供除了不能獲得負(fù)電源電壓這一 點以外，具有與上述實施方式相同效果的電源電路。<5. 2第2變形例〉在上述實施方式中，生成從外部施加的電源電壓VDD的2倍大小的電壓(2VDD)作 為升壓電源電壓，相對于電源電壓VDD的升壓量是VDD ( = 5 [V])，但是也可以改變升壓量的大小。從圖9和圖10所示的正側(cè)電源電路11的升壓部Ila的動作可知，第1時鐘信號 和第2時鐘信號DCK1、DCKlB的振幅為升壓量。因此，例如在從5[V]的電源電壓VDD得到8[V]的升壓電源電壓的情況下升壓量為3[V]，因此將第1時鐘信號和第2時鐘信號DCK1、 DCKlB的振幅改為3[V]即可。S卩，在外部生成圖17所示的波形的第1時鐘信號和第2時鐘 信號DCK1、DCK1B，將這種第1時鐘信號和第2時鐘信號DCKl、DCKlB施加到圖1、圖3以及 圖4所示的結(jié)構(gòu)的電源電路的第1輸入端子和第2輸入端子Til、Ti2即可(下面將這種電 源電路稱為“第2變形例”)。圖19是表示這種第2變形例中的正側(cè)電源電路11的動作的圖。在該第2變形例 的穩(wěn)定動作中，在正側(cè)電源電路11中交替重復(fù)圖19的(A)所示的動作狀態(tài)和圖19的(B) 所示的動作狀態(tài)。在此，圖19的(A)表示圖17所示的A期間的動作狀態(tài)，與上述實施方式 中的正側(cè)電源電路11的第6動作狀態(tài)(圖10)對應(yīng)。另外，圖19的⑶表示圖17所示的 B期間的動作狀態(tài)，與上述實施方式中的正側(cè)電源電路11的第5動作狀態(tài)(圖9)對應(yīng)。
圖20是表示這種第2變形例中的負(fù)側(cè)電源電路12的動作的圖。在該第2變形例 的穩(wěn)定動作中，在負(fù)側(cè)電源電路12中交替重復(fù)圖20的㈧所示的動作狀態(tài)和圖20的(B) 所示的動作狀態(tài)。在此，圖20的(A)表示圖17所示的A期間的動作狀態(tài)，與上述實施方式 中的負(fù)側(cè)電源電路12的第4動作狀態(tài)(圖14)對應(yīng)。另外，圖20的⑶表示圖17所示的 B期間的動作狀態(tài)，與上述實施方式中的負(fù)側(cè)電源電路12的第5動作狀態(tài)(圖15)對應(yīng)。
從圖19和圖20可知，根據(jù)第2變形例，與上述實施方式相比，表示正側(cè)電源電路 11和負(fù)側(cè)電源電路12的各節(jié)點上的電壓的數(shù)值有一些不同，在負(fù)側(cè)電源電路12中，如圖 17所示生成電壓在_3[V]和5[V]之間交替且彼此相反地變化的2個脈沖信號作為第3時 鐘信號和第4時鐘信號DCK2、DCK2B。并且，如圖19所示在正側(cè)電源電路11中，使用這種 第3時鐘信號和第4時鐘信號DCK2、DCK2B和振幅為3 [V]的第1時鐘信號和第2時鐘信號 00(1、00(讓，生成8[￥]的電壓作為升壓電源電壓V0UT。此時，Nch晶體管Ql Q4中要導(dǎo) 通的晶體管的柵極端子(g)被施加13[V]，升壓后的電壓為8[V]，因此不產(chǎn)生閾值降。這樣，即使在升壓量不同于上述實施方式中的VDD = 5[V]的情況下，也能夠不產(chǎn) 生閾值降地使電源電壓VDD升壓。<5. 3其它變形例等〉從對正側(cè)電源電路11的動作的上述說明可知(例如參照圖19)，在升壓部Ila中， 充電用電容器Cl或C2的一端通過作為輸入側(cè)開關(guān)元件的Nch晶體管Q3或Q4被施加電源 電壓VDD后，該充電用電容器Cl或C2的另一端被施加第1或第2時鐘信號DCK1、DCK1B， 由此得到使電源電壓VDD以第1時鐘信號或第2時鐘信號DCK1、DCKlB的振幅量升壓后的 電壓(VDD+A1)(在此，以Al表示該振幅)。該升壓后的電壓(VDD+A1)通過作為輸出側(cè)開關(guān) 元件的Nch晶體管Ql、Q2從輸出端子To作為升壓電源電壓VOUT = (VDD+A1)被輸出。因此，第1輸入端子和第2輸入端子Til、Τ 2上要從外部施加的第1時鐘信號和 第2時鐘信號DCK1、DCK1B不限于圖2、圖17所示的情況，只要是將所希望的升壓電源電壓 VOUT相對于來自外部的電源電壓VDD的升壓量(VOUT-VDD)作為振幅的脈沖信號即可。其 中，在升壓部Ila如圖3所示那樣構(gòu)成來互補(bǔ)地進(jìn)行升壓動作的情況下，第1時鐘信號DCKl 和第2時鐘信號必須是電壓彼此相反變化的信號(參照圖2、圖17)。如上所述，設(shè)第1時鐘信號和第2時鐘信號DCK1、DCK1B的振幅為Al，則在圖4所 示的結(jié)構(gòu)的負(fù)側(cè)電源電路12(或電平移位器12a)中，生成電壓在絕對值與上述振幅Al相 等的負(fù)電壓(-Al)和電源電壓VDD之間交替且彼此相反地變化的2個脈沖信號，作為要施加到正側(cè)電源電路11中的驅(qū)動部lib的第3輸入端子和第4輸入端子Ti3、Ti4的第3時 鐘信號和第4時鐘信號DCK2、DCK2B。在該情況下，正側(cè)電源電路11的驅(qū)動部lib生成比 電源電壓VDD高出上述第3時鐘信號和第4時鐘信號DCK2、DCK2B的振幅(VDD+A1)的電壓 (2VDD+A1)，作為用于使升壓部Ila的作為開關(guān)元件的Nch晶體管Ql Q4導(dǎo)通的第1開關(guān) 控制信號和第2開關(guān)控制信號CG1、CG2，另外，生成與電源電壓VDD相等的電壓作為用于使 這些Nch晶體管Ql Q4截止的第1開關(guān)控制信號和第2開關(guān)控制信號CG1、CG2。因此，升 壓部Ila中的作為輸出側(cè)開關(guān)元件的Nch晶體管Q1、Q2中要導(dǎo)通的晶體管的柵極端子(g) 被施加比升壓后的電壓(VDD+A1)高出電源電壓VDD的電壓。該電源電壓VDD通常比Nch 晶體管Ql、Q2的閾值電壓Vth高，因此不產(chǎn)生閾值降。 因此，根據(jù)圖1或圖16所示的結(jié)構(gòu)的電源電路，從外部施加振幅與升壓量相等的 脈沖信號作為第ι時鐘信號和第2時鐘信號DCK1、DCK1B，由此能夠僅使用N溝道型晶體管 作為開關(guān)元件并且不產(chǎn)生閾值降地從輸出端子To輸出所希望的升壓電源電壓。另外，負(fù)側(cè)電源電路12或電平移位器12a不限于圖4所示的結(jié)構(gòu)，更普遍的如圖 18所示，使用電平移位器14代替負(fù)側(cè)電源電路12或電平移位器12a即可，所述電平移位器 14生成具有至少比第1時鐘信號和第2時鐘信號DCK1、DCK1B的振幅Al大出閾值電壓Vth 的振幅A2的第3時鐘信號和第4時鐘信號DCK2、DCK2B。即，使用如下電平移位器14即可， 所述電平移位器14從外部接收具有振幅A 1的第1時鐘信號和第2時鐘信號DCK1、DCK1B， 將其電平移位為具有比Al+Vth大的振幅A2的2個脈沖信號，將這2個脈沖信號作為第3 時鐘信號和第4時鐘信號DCK2、DCK2B輸出。在該情況下，在使正側(cè)電源電路11中的作為 輸出側(cè)開關(guān)元件的Nch晶體管Ql、Q2導(dǎo)通時，其柵極端子(g)被施加的電壓為VDD+A2( > VDD+Al+Vth)，升壓電源電壓為VDD+A1，因此不產(chǎn)生閾值降。此外，在圖18所示的結(jié)構(gòu)中，在將電壓在接地電壓VSS( = 0)和電源電壓VDD(> 0)之間交替且彼此相反地變化的2個脈沖信號作為第1時鐘信號和第2時鐘信號從外部 分別施加到第1輸入端子和第2輸入端子Til、Τ 2的情況下，只要在外部預(yù)備單一的電源 電壓VDD就能獲得升壓電源電壓VOUT ( = 2VDD)。在該情況下，電平移位器14輸出具有 比VDD+Vth大的振幅A2的第3時鐘信號和第4時鐘信號DCK2、DCK2B，在使正側(cè)電源電路 11中的作為輸出側(cè)開關(guān)元件的Nch晶體管Q1、Q2導(dǎo)通時，其柵極端子(g)被施加的電壓為 VDD+A2 ( > 2VDD+Vth)，升壓電源電壓為2VDD。因此，在該情況下也不產(chǎn)生閾值降。另外，在上述實施方式和變形例中，升壓部1 Ia互補(bǔ)地進(jìn)行升壓動作(圖3等)，但 是本發(fā)明不限于這種結(jié)構(gòu)，也可以包括連接至少1個充電用電容器和與其一端連接的作為 輸入側(cè)開關(guān)元件和輸出側(cè)開關(guān)元件的N溝道型晶體管的結(jié)構(gòu)，利用電荷泵方式使電源電壓 升壓。并且，在能夠從外部供給上述那樣的第3時鐘信號和第4時鐘信號DCK2、DCK2B的情 況下(圖2、圖17、圖18)，可省略負(fù)側(cè)電源電路12 (或電平移位器12a)，僅以上述那樣的正 側(cè)電源電路11實現(xiàn)升壓用電源電路。<6.驅(qū)動器單片型顯示裝置中的應(yīng)用>下面，說明在液晶顯示裝置中使用本發(fā)明的電源電路的例子。圖21是表示這種液 晶顯示裝置的結(jié)構(gòu)的框圖。該液晶顯示裝置是具備液晶面板100和顯示控制電路200的驅(qū) 動器單片型顯示裝置，液晶面板100包括夾持液晶層的TFT基板和對置基板。在液晶面板100上的TFT基板中，在玻璃等絕緣性基板上，多個數(shù)據(jù)信號線和多個掃描信號線彼此交叉地形成為格子狀，并且形成與多個掃描信號線分別并行地延伸的多個 輔助電容線作為輔助電極，多個像素電路(像素形成部)與該多個數(shù)據(jù)信號線和該多個掃 描信號線的交叉點分別對應(yīng)地形成為矩陣狀(下面將這樣形成為矩陣狀的該多個像素電 路稱為“像素陣列”)。該TFT基板還包括作為數(shù)據(jù)信號線驅(qū)動電路的源極驅(qū)動器120、作為 掃描信號線驅(qū)動電路的柵極驅(qū)動器130、作為輔助電容線驅(qū)動電路的CS驅(qū)動器140和包括 上述實施方式的電源電路(圖1)的電源供給部150，該源極驅(qū)動器120、柵極驅(qū)動器130、 CS驅(qū)動器140以及電源供給部150是在用于形成上述多個像素電路的制造工藝中同時形成 的。此外，構(gòu)成在液晶面板100中所形成的上述驅(qū)動電路120 140和電源供給部150的 開關(guān)元件等有源元件均為N溝道型TFT，是由多晶硅制成的。在液晶面板100的對置基板中，在玻璃等透明絕緣性基板上，在整個面上依次層 疊有共用電極Ecom和取向膜。圖22是表示在液晶面板100中用于形成要顯示的圖像的各像素的像素形成部Pix 的電氣結(jié)構(gòu)的電路圖。各像素形成部Pix包括構(gòu)成上述像素陣列110的1個像素電路和與 上述多個像素電路共同設(shè)置的液晶層和共用電極Ecom。如圖22所示，各像素形成部Pix包 括作為開關(guān)元件的N溝道型TFT 10，其源極端子與對應(yīng)的數(shù)據(jù)信號線SL(j)電連接并且 柵極端子與對應(yīng)的掃描信號線GL(i)電連接；液晶電容Clc，其由與該TFT 10的漏極端子 連接的像素電極、液晶層以及共用電極Ecom形成；以及輔助電容Ccs，其由該像素電極和與 上述掃描信號線GL(i)對應(yīng)的輔助電容線CSL(i)形成。
顯示控制電路200根據(jù)從外部信號源(未圖示)施加的圖像信號Sv和控制信號 Sc，生成用于使源極驅(qū)動器120動作的驅(qū)動控制信號(包括用于將與像素值相當(dāng)?shù)碾妷菏?加到各像素電極的圖像信號)Ssdv、用于使柵極驅(qū)動器130動作的驅(qū)動控制信號Sgdv、用于 使CS驅(qū)動器140動作的驅(qū)動控制信號Scsdv以及用于使電源供給部150動作的包括后述 的時鐘信號等的電源控制信號Scpw。另外，顯示控制電路200還生成用于使共用電極驅(qū)動 電路(未圖示)動作的信號，所述共用電極驅(qū)動電路生成用于驅(qū)動共用電極Ecom的共用電 壓 Vcom0柵極驅(qū)動器130根據(jù)上述驅(qū)動控制信號Sgdv生成掃描信號G(I) G(m)并施加 到上述多個掃描信號線(m為掃描信號線的條數(shù))，使得令TFT 10導(dǎo)通的電壓依次施加到 上述多個掃描信號線。源極驅(qū)動器120根據(jù)上述驅(qū)動控制信號Ssdv生成用于在液晶面板 100上顯示圖像的數(shù)據(jù)信號S(I) S(η)，將其施加到上述多個數(shù)據(jù)信號線。CS驅(qū)動器140 根據(jù)上述驅(qū)動控制信號Scsdv，生成用于通過輔助電容Ccs控制像素電極的電位的CS信號 CS(I) CS (m)，將其施加到上述多個輔助電容線。電源供給部150根據(jù)上述電源控制信號Scpw，從施加到液晶面板100的電源電壓 VDD(未圖示)生成要供給柵極驅(qū)動器130的電源電壓VPW1、VPW2、要供給源極驅(qū)動器120 的電源電壓VPW3以及要供給CS驅(qū)動器140的電源電壓VPW4。如上所述，該電源供給部150 包括上述實施方式的電源電路(圖1)，從該電源電路中的正側(cè)電源電路11和負(fù)側(cè)電源電路 12分別輸出的升壓電源電壓VOUT和負(fù)電源電壓VpN作為電源電壓VPWl、VPW2供給柵極驅(qū) 動器130。另外，其它電源電壓VPW3、VPW4由圖18所示的(上述實施方式的)變形例的電 源電路生成。另外，在VPW3、VPW4與VPWl為相同電壓的情況下，也可以將正側(cè)電源電路11 的輸出VOUT作為VPW1、VPW3、VPW4供給柵極驅(qū)動器130、源極驅(qū)動器120、CS驅(qū)動器140。
在上述那樣的驅(qū)動器單片型液晶顯示裝置中，像素陣列110、源極驅(qū)動器120、柵 極驅(qū)動器130、CS驅(qū)動器140中的開關(guān)元件等有源元件使用N溝道型TFT，未使用P溝道型 TFT0因此，與使用N溝道型TFT和P溝道型TFT兩者的情況相比，能夠簡化制造工藝而抑 制成本。而且，電源供給部150包括上述實施方式或其變形例的電源電路，因此不產(chǎn)生閾值 降地生成要供給源極驅(qū)動器120、柵極驅(qū)動器130以及CS驅(qū)動器140的電源電壓VPWl VPff40另外，在圖21的液晶顯示裝置中利用由多晶硅制成的TFT來實現(xiàn)電源供給部150，因 此與由單晶硅制成的情況相比，作為開關(guān)元件的N溝道型晶體管(TFT)的閾值的偏差、閾值 自身比較大。但是，如上所述不產(chǎn)生閾值降，因此能進(jìn)行穩(wěn)定的升壓動作，可靠地生成希望 的升壓電源電壓。 工業(yè)實用件本發(fā)明適用于包括通過電荷泵方式使電源電壓升壓的升壓部的電源電路和具備 這種電源電路的驅(qū)動器單片型顯示裝置。
權(quán)利要求
一種電源電路，是使從外部施加的輸入電源電壓升壓的電荷泵方式的電源電路，其特征在于具備升壓部，其包括充電用電容器以及與該充電用電容器的一端連接的輸入側(cè)開關(guān)元件和輸出側(cè)開關(guān)元件，通過上述輸入側(cè)開關(guān)元件使施加到上述充電用電容器的電壓升壓，通過上述輸出側(cè)開關(guān)元件輸出該升壓后的電壓作為升壓電源電壓；和驅(qū)動部，其生成使上述輸入側(cè)開關(guān)元件和輸出側(cè)開關(guān)元件彼此相反地導(dǎo)通和截止的控制信號，上述輸入側(cè)開關(guān)元件和輸出側(cè)開關(guān)元件均是具有正的閾值電壓的N溝道型晶體管，上述驅(qū)動部生成上述控制信號，使得在使上述輸出側(cè)開關(guān)元件導(dǎo)通時要施加到上述輸出側(cè)開關(guān)元件的上述控制信號的電壓比上述升壓后的電壓至少高出上述閾值電壓。
2.根據(jù)權(quán)利要求1所述的電源電路，其特征在于 還具備電平移位器，其接收振幅彼此相同、電壓彼此相反地變化的第1時鐘信號和第2 時鐘信號，將該第1時鐘信號和第2時鐘信號分別變換為振幅比上述第1時鐘信號和第2 時鐘信號的振幅至少大出上述閾值電壓的第3時鐘信號和第4時鐘信號， 上述充電用電容器的另一端被施加上述第1時鐘信號，上述驅(qū)動部根據(jù)上述第3時鐘信號和第4時鐘信號，生成相位與上述第1時鐘信號和 第2時鐘信號分別相同、電壓在上述輸入電源電壓和比上述輸入電源電壓大出上述第3時 鐘信號和第4時鐘信號的振幅的電壓之間交替且彼此相反地變化的2個脈沖信號作為構(gòu)成 上述控制信號的第1開關(guān)控制信號和第2開關(guān)控制信號。
3.根據(jù)權(quán)利要求1所述的電源電路，其特征在于 上述升壓部包括電源端子，其用于接收上述輸入電源電壓；第1輸入端子和第2輸入端子，其用于分別接收振幅彼此相同、電壓相反地變化的第1 時鐘信號和第2時鐘信號；輸出端子，其用于輸出上述升壓電源電壓；第1開關(guān)元件和第2開關(guān)元件，其是作為上述輸出側(cè)開關(guān)元件的N溝道型晶體管； 第3開關(guān)元件和第4開關(guān)元件，其是作為上述輸入側(cè)開關(guān)元件的N溝道型晶體管； 作為上述充電用電容器的第1電容器，其一端通過上述第3開關(guān)元件與上述電源端子 連接并且通過上述第1開關(guān)元件與上述輸出端子連接，另一端與上述第1輸入端子連接；以 及作為上述充電用電容器的第2電容器，其一端通過上述第4開關(guān)元件與上述電源端子 連接并且通過上述第2開關(guān)元件與上述輸出端子連接，另一端與上述第2輸入端子連接， 上述驅(qū)動部包括第3輸入端子和第4輸入端子，其用于分別接收振幅彼此相同、電壓彼此相反地變化的 第3時鐘信號和第4時鐘信號；第5開關(guān)元件和第6開關(guān)元件，其是N溝道型晶體管；第3電容器，其一端通過上述第5開關(guān)元件與上述電源端子連接并且與上述第6開關(guān) 元件的控制端子連接，另一端與上述第3輸入端子連接；以及第4電容器，其一端通過上述第6開關(guān)元件與上述電源端子連接并且與上述第5開關(guān) 元件的控制端子連接，另一端與上述第4輸入端子連接，上述第3電容器的上述一端的電壓作為構(gòu)成上述控制信號的第1開關(guān)控制信號被施加 到上述第1開關(guān)元件和第4開關(guān)元件的控制端子，上述第4電容器的上述一端的電壓作為構(gòu)成上述控制信號的第2開關(guān)控制信號被施加 到上述第2開關(guān)元件和第3開關(guān)元件的控制端子。
4.根據(jù)權(quán)利要求3所述的電源電路，其特征在于還具備電平移位器，其將上述第1時鐘信號和第2時鐘信號變換為振幅比上述第1時 鐘信號和第2時鐘信號的振幅至少大出上述閾值電壓的時鐘信號，輸出該變換后的時鐘信 號作為上述第3時鐘信號和第4時鐘信號。
5.根據(jù)權(quán)利要求4所述的電源電路，其特征在于上述電平移位器將上述第1時鐘信號和第2時鐘信號變換為如下時鐘信號其以與上 述輸入電源電壓的基準(zhǔn)電位相當(dāng)?shù)慕拥仉妷簽榛鶞?zhǔn)，電壓在絕對值與上述第1時鐘信號和 第2時鐘信號的振幅均相等的負(fù)電壓和正電壓之間交替變化，輸出該變換后的時鐘信號作 為第3時鐘信號和第4時鐘信號，上述第1時鐘信號和第2時鐘信號是電壓在上述輸入電源電壓和上述接地電壓之間交 替變化的信號，上述第3時鐘信號和第4時鐘信號是電壓在絕對值與上述輸入電源電壓均相等的負(fù)電 壓和正電壓之間交替變化的信號。
6.根據(jù)權(quán)利要求5所述的電源電路，其特征在于還具備負(fù)側(cè)電源電路，所述負(fù)側(cè)電源電路包括上述電平移位器，輸出絕對值與上述輸 入電源電壓相等的負(fù)電壓作為負(fù)電源電壓， 上述負(fù)側(cè)電源電路包括 接地端子，其用于接收上述接地電壓； 負(fù)輸出端子，其用于輸出上述負(fù)電源電壓； 第1時鐘輸出端子和第2時鐘輸出端子； 第7開關(guān)元件至第12開關(guān)元件，其是N溝道型晶體管；第5電容器，其一端通過上述第9開關(guān)元件與上述接地端子連接，并且通過上述第7開 關(guān)元件與上述負(fù)輸出端子連接，并且通過上述第11開關(guān)元件與上述第1時鐘輸出端子連 接，另一端與上述第1輸入端子和上述第12開關(guān)元件的控制端子連接；第6電容器，其一端通過上述第10開關(guān)元件與上述接地端子連接，并且通過上述第8 開關(guān)元件與上述負(fù)輸出端子連接，并且通過上述第12開關(guān)元件與上述第2時鐘輸出端子連 接，另一端與上述第2輸入端子和上述第11開關(guān)元件的控制端子連接；第1電阻元件，其一端與上述第1時鐘輸出端子、上述第8開關(guān)元件的控制端子和第9 開關(guān)元件的控制端子連接，另一端與上述電源端子連接；以及第2電阻元件，其一端與上述第2時鐘輸出端子、上述第7開關(guān)元件的控制端子和上述 第10開關(guān)元件的控制端子連接，另一端與上述電源端子連接，上述第9開關(guān)元件、第10開關(guān)元件、第11開關(guān)元件、第12開關(guān)元件、上述第5電容器、 第6電容器以及上述第1電阻元件、第2電阻元件構(gòu)成上述電平移位器，上述第1時鐘輸出端子和第2時鐘輸出端子的電壓分別作為上述第3時鐘信號和第4 時鐘信號施加到上述第3輸入端子和第4輸入端子。
7.根據(jù)權(quán)利要求1所述的電源電路，其特征在于構(gòu)成上述升壓部和上述驅(qū)動部的開關(guān)元件由多晶硅制成。
8.根據(jù)權(quán)利要求1所述的電源電路，其特征在于構(gòu)成上述升壓部和上述驅(qū)動部的開關(guān)元件是N溝道型薄膜晶體管。
9.一種驅(qū)動器單片型顯示裝置，用于形成要顯示的圖像的多個像素電路與用于驅(qū)動該 多個像素電路的電路的至少一部分形成在同一基板上，其特征在于具備顯示部，其包括上述多個像素電路；電源電路，其是權(quán)利要求1至8中的任一項所述的電源電路；以及驅(qū)動電路，其從上述電源電路接收上述升壓電源電壓，驅(qū)動上述顯示部，上述多個像素電路、上述驅(qū)動電路的至少一部分和上述電源電路形成在同一基板上。
10.根據(jù)權(quán)利要求9所述的驅(qū)動器單片型顯示裝置，其特征在于構(gòu)成在上述同一基板上所形成的上述多個像素電路、上述驅(qū)動電路的至少一部分和上 述電源電路的開關(guān)元件是N溝道型薄膜晶體管。
全文摘要
本發(fā)明的目的在于提供一種包括即使僅使用N溝道型晶體管作為開關(guān)元件也不產(chǎn)生閾值降的電荷泵方式的升壓部的電源電路。在驅(qū)動部(11b)中生成要施加到升壓部(11a)中與電容器(C1)和(C2)的一端分別連接的晶體管(Q1、Q3)和(Q2、Q4)的各柵極端子的控制信號。對驅(qū)動部(11b)的電容器(C3、C4)所連接的輸入端子(Ti3、Ti4)施加電壓在-VDD和VDD之間交替變化的時鐘信號DCK2、DCK2B作為使施加到上述電容器(C1、C2)的另一端的時鐘信號DCK1、DCK1B進(jìn)行電平移位的信號(VDD是來自外部的輸入電源電壓)。由此，該驅(qū)動部11b生成電壓在VDD和3VDD之間交替變化的信號作為上述控制信號。
文檔編號H02M3/07GK101821929SQ200880110979
公開日2010年9月1日 申請日期2008年7月24日 優(yōu)先權(quán)日2007年11月13日
發(fā)明者業(yè)天誠二郎, 佐佐木寧, 村上祐一郎, 西修司, 辻野幸生 申請人:夏普株式會社