電源裝置的制作方法

文檔序號：7424010閱讀：886來源：國知局

專利名稱：電源裝置的制作方法
技術領域：
本發(fā)明涉及一種電源裝置，例如對于將高電壓轉換成低電壓的開關電源裝置有效的技術。
背景技術：
例如，在專利文獻l中，記載了多相降壓轉換器(buck converter), 其包括并聯(lián)到共同電容上的n個電感器、分別連接到所述各個電感器的n個輸出開關裝置、通過PWM控制來驅動所述各個輸出開關裝置的n個相輸出裝置、及向所述各個相輸出裝置供給共同的控制信號的相控制裝置(圖l)。相控制裝置向n個相輸出裝置供給諸如三角波等相時序信號或用于確定PWM占空比的PWM控制信號。所述三角波根據n個相輸出裝置每一個中的不同的電壓電平來判定，并由此生成具有對于n個相輸出裝置每一都不同的n個相位(phase)的時序信號(圖 12d) 。 n個相輸出裝置分別在其本身的相位中通過基于所述PWM控制信號的PWM占空比來驅動對應的輸出開關裝置。
專利文獻2中，記載了多相轉換器，其包括并聯(lián)到共同電容上的n個電感器、分別連接到所述各個電感器的n個晶體管對、通過PWM 控制來分別驅動所述晶體管對的n個相位IC、及向所述各個相位IC供給共同的控制信號的控制IC (圖l、圖2)?？刂艻C生成時鐘信號、 phase-out信號(脈沖信號)及為了確定PWM占空比的誤差放大器信號等。第一個相位IC將來自控制IC的phase-out信號作為phase-in信號接收，并在將之延遲一個時鐘后作為phase-out信號向第二個相位IC輸出。第二個相位IC將來自所述第一相位IC的phase-out信號作為 phase-in信號來接收，并且在將之延遲一個時鐘后作為phase-out信號向第三個相位IC輸出。之后也以同樣的方式進行，最后是將來自第n 個相位IC的phase-out信號反饋作為控制IC的phase-in信號。各個相位 IC基于本身的phase-in信號的時序并根據對應于誤差放大器信號的 PWM占空比來驅動對應的晶體管對。
專利文獻3中，記載了一種半導體器件，其中功率晶體管(Power MOSFET)及其驅動電路、向驅動電路傳送開關控制信號的控制電路等裝載于一個封裝內(圖l、圖2)。所述半導體器件采用峰值電流控制方式(圖8、圖9)，其中，通過反映了來自耦合于功率晶體管的外置電容器的檢測電壓的誤差放大器信號(判定基準電平)與通過檢測流經功率晶體管的電流并進行電壓轉換而得到的信號(指示燈(ramp)信號)進行比較的結果，確定PWM占空比。另外，所述半導體器件內置了振蕩電路并可通過外部端子與其他半導體器件共享所述振蕩電路的輸出和所述誤差放大器信號等(圖17)。
非專利文獻l中，記載了六相降壓轉換器，所述六相降壓轉換器包括并聯(lián)到共同電容上的6個電感器、分別連接到所述電感器的6個晶體管對、通過PWM控制分別驅動所述晶體管對的6個驅動IC、及控制所述各個驅動IC的控制IC?？刂艻C包括為了分別檢測流經6個電感器的電流的6對(正極和負極)外部輸入端子、分別向6個驅動IC供給不同位相的PWM信號的6個外部輸出端子、以及為了對共同電容器的設定電壓進行外部設定的多個外部輸入端子等。
《專利文獻1》日本特許公表公報特表2005 - 520475號公報《專利文獻2》日本公開特許公報特開2007 - 1353卯號公報《專利文獻3》日本公開特許公報特開2008 - 17620號公報《非專利文獻1》
riSL6327 data sheet J ONline、 [2008年2月12日檢索〗、Internet < URL: http:〃www.intersil.com/data/fn歷9276.pdf
>

發(fā)明內容
例如，以個人電腦(以下簡稱PC)等為代表的各種電子設備及電氣設備中，一般都配備有將作為商用電源的交流電壓(如100V等)轉換為所需的直流電壓(如12V、 5V、 3. 3V等)的AC/DC轉換器(如ATX電源)。另外，筆記本型PC等還用電池供給特定值的直流電壓。例如，PC等產品中所使用的各種半導體部件需要有穩(wěn)定的電源電壓，有時甚至還需要多個電源電壓值。所以，由所述AC/DC轉換器或電池等所產生的電壓是通過降壓式DC/DC轉換器(降壓轉換器)來轉換成規(guī)定的電壓及穩(wěn)定的電壓后才供應給各種半導體產品。這些轉換器一般被稱為POL
(point of load,負載點)轉換器等，例如，PC中，一般被安裝在主板或各種擴展板(圖形板(Graphic board )等)上的各種信息處理單元
(CPU (中央處理單元)、GPU (圖形處理單元)、存儲器等)的旁邊。
像這類降壓轉換器中，通常使用可得到高功率效率的開關式的降壓轉換器。使用開關式時，降低因開關而產生的紋波電壓及支持較大電流將變得很重要。尤其是對于后者來說，隨著負荷電流量的增加，隨之而來的開關晶體管的與導通電阻相關的損耗和發(fā)熱等都不可忽視。為了解決上述問題，如專利文獻l、 2及非專利文獻1中所述，利用多相位技術，其中將多個電感器并聯(lián)到共同的電容上，并使電流以各自不同的相流過各個電感器，是有利的。如果利用多相位技術，則在理論上，相位數(shù)越多，紋波電壓就會越少。而且，因為負荷電流量可以從各個電感器(各開關晶體管)以分散的方式供給，所以可更容易應對較大電流的問題。另外，由于可以降低電感器的值，所以可實現(xiàn) 高速響應。
但是如果利用專利文獻l、 2及非專利文獻1所述的技術，則必須總是設置主控IC (專利文獻l的相控制裝置、專利文獻2的控制IC、非專利文獻1的控制IC)，并須將多個從IC連接到它。因此，在安裝面積及IC成本等方面，無法降低成本。例如，利用非專利文件l所述的技術，在實現(xiàn)具有比6相更少的相位的多相位電源時，那些為了實現(xiàn) 余下的相的電路就浪費了。另一方面，例如如果利用專利文獻l、 2所述的技術，雖然只需提供與所期望實現(xiàn)的相位數(shù)對應的從IC，但還需另外設置主控IC。所以，要實現(xiàn)的相位數(shù)越少性價比就越低。特別是，在筆記本型PC或各種移動通信設備等等中，由于安裝面積有限，所以所安裝的部件的及安裝部件間的互連布線也優(yōu)選盡可能少。
因此，本發(fā)明的目的之一是提供一種能夠低成本實現(xiàn)多相位電源的電源裝置。另外，根據本說明書的描述及附圖將明了本發(fā)明的上述目的及其他目的以及新穎的特征。
下面，簡要說明關于本專利申請中所公開的發(fā)明中具有代表性的實施方式的概要。
根據本發(fā)明的一個實施方式的電源裝置，包括多個半導體器件、分別與所述多個半導體器件耦合的多個電感器、及共同耦合到所述多個電感器的輸出電容器。每個半導體器件包括第一輸入端子、第一輸出端子、延遲從第一輸入端子輸入的觸發(fā)脈沖信號并將其向第一輸出端子傳送的第一電路、以及將所述觸發(fā)脈沖信號作為起點對內置晶體管進行開關控制并向對應的電感器提供電流的控制電路。這些半導體器件特征在于它們通過將其本身的第一輸出端子與除本身以外的任何一個半導體器件的第一輸入端子耦合而相互以環(huán)狀耦合，由此進行多相位電源操作。
利用上述配置，無需像現(xiàn)有技術中那樣設置主控IC,因此可實現(xiàn)低成本的多相位電源操作。需注意，更具體的，為了使上述配置實現(xiàn)多相位電源操作，例如，多個半導體器件中的任何一個須在啟動期間僅生成觸發(fā)脈沖信號一次。于是，每個半導體器件具有根據來自外部的設定啟動期間生成所述觸發(fā)脈沖信號的功能。所述來自外部的設定可根據例如外部電阻器是否連接在第一輸入端子或第一輸出端子上來進行。因此，與另行設置專用端子時相比，可減少端子數(shù)從而降低成本。
另外，所述各半導體器件具有用于設定晶體管的開關時間的誤差放大器電路，并進一步具有輸出來自所述誤差放大器電路的誤差放大器信號的第二輸出端子和可接收來自其本身以外的誤差放大器信號的第二輸入端子。這允許，例如，多個半導體器件中的任何一個生成
誤差放大器信號，并允許其他的半導體器件共享該誤差放大器信號。因此，可減少布線數(shù)量等而降低成本，另外，由于各個半導體器件中的開關時間的設定基準相同，所以可實現(xiàn)對每一相具有較小偏差的開關控制。另外，特別是在進行所述開關控制時采用了峰值電流的控制方法時，可容易地進行各相的電流的均等化，這是有利的。另外，在此情況下，如果通過各半導體器件內的晶體管的電流來檢測各相的電流，與檢測電感器的電流時相比可減少布線數(shù)量等，從而實現(xiàn)低成本化。
另外，根據本發(fā)明的一個具體實施方式
的電源裝置，除了如上所述的半導體器件之外，還包括供監(jiān)視和設定用的一個半導體器件。所述監(jiān)視和設定用半導體器件具有例如用于設定輸出電容器的電壓值的多個第一設定端子及如上所述的誤差放大器電路。在此情況下，所述誤差放大器電路根據輸出電容器的檢測電壓和關于所述多個第一設定端子的信息，生成誤差放大器信號。然后，所述誤差放大器信號被從如上所述的多個半導體器件的第二輸入端子輸入，并被該半導體器件共享。由于多個第一設定端子通常具有許多個端子，所以將這些端子分開地分配別的半導體器件，從而可實現(xiàn)整體的低成本電源裝置。注意，例如，所述監(jiān)視和設定用半導體器件中也可裝有所謂的傾
斜功能(droop function )等。
如果要簡要說明本專利申請中所公開的發(fā)明當中的代表性的發(fā) 明所得到的效果，那就是可以以低成本實現(xiàn)多相電源。

圖l (a)和(b)示出了根據本發(fā)明的實施方式l的電源裝置的基
ii本概念，圖l (a)為該配置示例的概略圖，圖l (b)為說明圖l (a)的操作示例的示例示圖。
圖2為更加詳細地說明圖1的電源裝置中的配置示例的框圖。
圖3為圖2的電源裝置操作示例的波形圖。
圖4示出了根據本發(fā)明實施方式2的電源裝置中所用的半導體器件的詳細配置示例的框圖。
圖5為示出圖4的半導體器件的封裝形態(tài)的例子的平面圖。
圖6為示出使用了圖4及圖5的半導體器件實現(xiàn)多相位電源時的電源裝置配置示例的布線圖。
圖7 (a)和7 (b)示出了圖4的半導體器件中的定時器電路的細節(jié)，其中圖7 (a)為示出所述配置示例的電路圖，圖7(b)為示出所述操作示例的波形圖。
圖8是圖7的定時器電路中的開始觸發(fā)判定電路的詳細配置示例的電路圖。
圖9是根據本發(fā)明實施方式3的電源裝置中的配置示例的布線圖。
圖10 (a)和10 (b)示出了根據本發(fā)明實施方式4的電源裝置的基本概念，其中圖IO (a)為示出其配置示例的概略圖，圖10(b)為圖10 (a)的操作示例的說明性示圖。
圖ll (a)至ll (c)示出了圖IO (a)和10 (b)的半導體器件中相輸入信號及相輸出信號周邊的例子，其中圖ll (a)為主控器件的概略配置圖，圖ll (b)為從器件的概略配置圖，圖ll(c)為說明其操作示例的說明性示圖。
圖12是根據本發(fā)明的實施方式5的電源裝置中的配置示例的概略圖。
圖13是圖12的電源裝置中監(jiān)視和設定器件的詳細配置示例的框圖。
符號的說明
ACS 電流檢測電路AD邏輯"積"電路
AMP一DF差動放大電路
BK消隱電路
BOOT引導端子
C電容
Cv輸出電容
CIV時鐘控制式反相器電路
CMP比較電路
CM電;充鏡電路
CS電流傳感器端子
CTF頻率^:定端子
CT延遲時間i殳定端子
D二極管
DAC數(shù)字/模擬轉換電路
DEV_SVC監(jiān)視和設定器件
DEV， DEVd半導體器件
DFO差動輸出端子
DFS差動放大信號
DROOPC傾斜控制電路
DROOP傾斜端子
DRV5內部電源端子
DV馬區(qū)動電路
EA誤差放大器電路
EN允許信號
EO一IN誤差放大器輸入端子
EO誤差放大器輸出端子
FB輸出電源電壓檢測端子
FF觸發(fā)器電路
GND地電壓HSCP, LSCP, CTLCP
IR
IV
IB
L
LD
LGC
LPF
MXD
ND
OCPC
OCP
ON/OFF
OR
OSC
OSPG一DLY
OSPG
OVPC
OVP
PGEN
PGND
PG
PH—IN
PH一OUT
PWGD
PWM一EN
Q
REG5REGGD
半導體芯片
可變電$充源
反相器電路
電流源
電感器
負荷
控制邏輯電路低通濾波器電路最大占空比信號反相邏輯"積"電路過電流檢測電路過電流檢測信號器件運行允許設定端子邏輯"加"電路
振蕩電路單觸發(fā)延遲脈沖生成電路單觸發(fā)脈沖生成電路過電壓檢測電路過電壓檢測信號脈沖生成電路地電壓端子"電源正常，，端子相輸入端子相輸出端子輸出電源電壓監(jiān)^f見電路PWM允許信號晶體管
內部電源端子內部電源允許信號RES復位信號
R夕卜部電阻
SBD肖特基二極管
SGND地電壓端子
SN， SP輸出電源電壓檢測端子
STJG開始觸發(fā)判定電路
ST開始觸發(fā)端子
sv穩(wěn)壓器電壓監(jiān)視電路
sw開關端子
SYNCn基準時鐘信號端子
SYNC基準時鐘信號
SYNC一CTX基準時鐘控制部
TM一OUT定時器輸出信號
TM定時器電路
TRG—IN觸發(fā)輸入端子
TRG一OUT觸發(fā)輸出端子
TRKSS軟起動器端子
TSD溫度檢測電路
UVLOC電壓檢測電路
VC比較電路
VCIN電源端子
VID輸出電源電壓設定端子
VIN電源電壓輸入端子
VREG穩(wěn)壓器電路
VR可變電壓生成電路
Vin輸入電源電壓
Vout輸出電源電壓
Vref， Vref_CT基準電壓
1具體實施例方式
以下，根據附圖詳細說明本發(fā)明的實施方式。在為了說明實施方式的所有圖中，原則上是同一構件用同一符號，省略掉重復的說明。另外，在以下的實施方式中，為了方便，在必要時將分幾個部分或將實施方式分割來說明，除了特別說明的以外，這些都不是彼此獨立且無關系的，而是其中的一個可以與其他的一部分或者全部的變形例、詳細內容及補充說明等相互關聯(lián)的。
另外，在以下的實施方式中，當提及要素數(shù)等(包括個數(shù)、數(shù)值、量、范圍等)時，除了特別說明及原理上已經明確限定了特定的數(shù)量等除外，所述的要素數(shù)并不限于特定數(shù)，而是可以指大于等于該特定數(shù)或小于等于該特定數(shù)。而且，在以下的實施方式中，除了特別說明及原理上明確了是必要時除外，所述的構成要素(包括要素、步驟等)也并非是必須的要素。同樣的，在以下的實施方式中，在提及構成要素的形狀、位置關系等時，除了特別說明及原理上已經明確了并非如此時，實質上包括與所述形狀等相近或者類似的情形。同理，所述的數(shù)值及范閨也同樣包括與其相近或類似的。
(實施方式l)
圖l (a)和l (b)所示的是本發(fā)明的實施方式l中的電源裝置的基本概念。圖l(a)為表示所述配置示例的概略圖，圖l(b)為表示圖l(a)的操作示例的說明性示圖。圖l(a)中所示的電源裝置具有用于實現(xiàn)n (11^2)個相位的多相位電源的配置，并包括n個半導體器件(半導體裝置或半導體IC) DEV1
DEV[n、n個電感器Ll ~ Ln及輸出電容器O等。
DEV[l
DEV[nl每一個包括觸發(fā)輸入端子TRGJN、觸發(fā)輸出端子TRG—OUT及定時器電路TM。 TM將TRG一IN信號作為輸入接收，再根據與延遲時間設定端子CT連接的電容器Ctm進行延遲，并將延遲后的信號從TRG—OUT輸出。注意，這里使用基于電容Ctm的模擬延遲，但并不僅限于此，例如，還可替換為一般性的各種延遲電路，諸如使用了例如觸發(fā)器電路或計數(shù)器電路等的數(shù)字延遲等。各半導體器件DEV[II ~ DEV[n的TRGJN及TRG—OUT通過某個半導體器件的TIU^OUT與另外一個半導體器件的TRG一IN耦合，整體耦合成環(huán)狀(ring )。即前段的DEV[ k(ls k ^ ( n - 1))的 TRG—OUT與后段的DEV[k + 1的TRG一IN耦合，最后段的DEV[n
的TRG—OUT與最前段的DEV[l的TRG—IN耦合。電感器L1 ~ Ln的一端分別與DEV[II ~ DEV[nl耦合，另一端與輸出電容器Cv的一端共同耦合。另外，DEV[l] DEVn在允許信號EN被激活時進行操作。
在上述配置中，DEV[l~ DEV[n的每一個分別如圖1 ( b )所示，以對其本身的TRG—IN的輸入信號為起點進行脈寬調制(PWM: Pulse Width Modulation )操作，并向與其本身對應的電感器供給電流。因此，DEV[1進行PWM操作，然后在經過基于TM的延遲時間(以Td 表示)后，DEV[2進行PWM操作，后面的DEV同樣地進行操作。然后，DEVn在進行PWM操作并經過Td后，再一次DEV1進行PWM 操作。因此，可通過開關頻率f (= (Tdxn) 。) [Hz實現(xiàn)n相位的多相位電源操作。
但是，在所述的環(huán)狀連接的環(huán)(loop)體系中，只要輸入脈沖信號一次，接下來該脈沖信號就自動循環(huán)，但是必須以某種形式生長該第一次脈沖信號。因此，圖l(a)的配置示例中，例如通過將該開始觸發(fā)信號端子ST置為固定電壓(此處是地電壓GND) ， DEV[1在允許信號EN激活期間僅生成脈沖一次。例如，通過使ST置為開路，其他的DEV[2~ DEV[n不進行所述的第一次脈沖信號的生成。
如上所述，如果使用圖l所示的電源裝置，就無需像現(xiàn)有技術中所要求的那樣另行準備主控IC,而可以利用n個半導體器件實現(xiàn)n相位的多相位電源。由此，可得到半導體器件本身的成本或安裝成本等較低的低成本電源裝置。另外，與現(xiàn)有技術相比，在電源裝置的設計方面也更加容易了。即如果使用主控IC，則必須設置彼此兼容的主控 IC和n個從IC，而且原則上必須從主控IC向n個從IC延伸n條布線，所以將需要進行比較復雜的設計(布線設計等)。另一方面，在圖l所示的電源裝置中，只需要設置想要的相位數(shù)的半導體器件，再將某個半導體器件的TRG一OUT與別的半導體器件的TRG一IN進行1對1連接便可，設計很容易。而且，圖l所示的電源裝置中的半導體器件可以通過將其本身的TRG一IN與其本身的TRG—OUT連接來通過其自身操作，并可作為單相電源使用。因此可靈活地應對需要構筑各種相位數(shù) 的電源裝置的情況，而且，設計容易且成本低。
圖2是示出了圖l所述的電源裝置中詳細配置示例的圖。圖3是示出圖2的電源裝置操作示例的波形圖。圖2所示的電源裝置是實現(xiàn)2相位的多相位電源的示例，而且還示出了半導體器件DEV中主要部分的配置示例。圖2所示的各個半導體器件DEV[1、[2進行如上述的專利文獻3所示的被稱為峰值電流控制方式的P WM操作。
DEV[1包括9個外部端子。ON/OFF[l為器件操作允許(enable) 設定端子、CS[1為電流傳感(sensing)端子(電流傳感信號)、EO_IN[l
為誤差放大器輸入端子、EO[II為誤差放大器輸出端子。另外， TRG—IN〖1為觸發(fā)輸入端子(觸發(fā)輸入信號)、TRG—OUT〖l為觸發(fā) 輸出端子(觸發(fā)輸出信號)。而且，VIN[1為電源電壓輸入端子、SW[l
為開關端子、FB[1為輸出電源電壓檢測端子。類似的，DEV[2]也包括9個外部端子(ON/OFF[2，CS[2，EO一即，EO[2，TRG一即， TRG一OUT[2，VIN[2，SW[2j， FB[2)。
ON/OFF[1、[2被輸入允許信號EN。電流檢測用的電阻Ril， Ri2分別連接到CS[1，CS[2上。EOJN[l和EO—IN[2分別與EO[1
耦合。TRG—OUT[ll被耦合到TRG—IN[2、TRG—OUT[2被耦合到 TRG_IN[1。另外，TRG—OUT[l上耦合有開始觸發(fā)用的電阻Rs。 VIN[l、[2被輸入輸入電源電壓Vin。 SW[1經由電感器L1耦合到輸出電容器Cv的一端，SW[2經由電感器L2與Cv的一端耦合。所述Cv 的這一端的電壓作為輸出電源電壓Vout、所述Vout為CPU等規(guī)定的負荷LD的電源電壓。另外，所述Vout還,皮輸入FB[l。
各半導體器件DEV[l、[2]分別包括定時器電路TM,脈沖生成電路PGEN，比較電路VC1，觸發(fā)器電路FFp，誤差放大器電路EA，電流檢測電路ACS，消隱(blanking)電路BK,控制邏輯電路LGC，驅動電路DV1、 DV2，以及晶體管Qh、 Ql等。以DEV[1為例進行說明，PGEN在接收到來自TRGJN[1的觸發(fā)輸入信號時輸出復位信號 RES。 FFp在復位輸入接收RES，在置位輸入接收VC1的輸出，并從 (/Q)輸出PWM信號。LGC在接收到所述PWM信號時，經由DV1驅動Qh的柵極、經由DV2驅動Q1的柵極。
Qh的漏極連接到VIN[ll、源極連接到SW[l。Ql的漏極連接到 SWlj，源極連接到地電壓GND。 ACS檢測流經Qh的漏極的電流，并通過BK將該電流屏蔽一定時間后向CS1輸出。由于CS[1上連接有電阻器Ril,所以通過CS[1將所述檢測到的電流轉換為電壓。另外，EA 將通過FB[1檢測到的輸出電源電壓Vout與基準電壓Vref進行比較，以生成作為PWM占空比的判定基準的誤差放大器信號。所述誤差放大器信號經由EOl再次從EOJNl輸入。而且，VCl將所述EOJN[1
的誤差放大器信號作為基準，將通過CS[1]檢測出的電流量進行比較，并將結果傳給FFp的置位輸入。
另一方面，來自TRG—IN[1的觸發(fā)輸入信號也傳給定時器電路 TM。定時器電路TM將所述觸發(fā)輸入信號延遲規(guī)定的延遲時間Td,并然后將其從TRG—OUT[l輸出。而且，TM還包括開始觸發(fā)判定電路 STJG。所述STJG對TRG—OUT[l上是否連接有開始觸發(fā)用的電阻器 Rs進行判別。如果連接，則TM將在經由ON/OFFll輸入允許信號EN 時，僅生成脈沖信號一次并將之從TRG一OUT[II輸出。注意，由于 DEV2的STJG將不生成所述脈沖信號，因為其本身的TBU^OUT2
沒連接有Rs。
所述圖2的電源裝置進行圖3所示的操作。首先，DEV[1在接收到來自TRG—IN[1的觸發(fā)輸入信號時生成復位信號RES。接著，通過所述RES, Qh被驅動為'H，電平(即，導通，ON) ， Q1被驅動為'L，電平(即截止)。注意，在實際操作中，在Qh和Ql的切換時序中必須設定時滯(dead time),但是這里省略了。如果Qh被驅動為導通，來自VIN[1]的輸入電源電壓Vin就;故傳送至SW[l。
由于所述SW[lj的電壓被施加至電感器Ll，所以Qh中流過以規(guī)定的傾斜率上升的斜坡波形(Ramp waveform)電流。所述電流通過 CS1轉換成電壓。在這里，通過圖2的消隱電路BK，設置了從Qh的導通到CS[l中產生電壓之前的一定的屏蔽時間。這是為了在檢測隨著開關產生的尖峰電流而引起的誤動作而設的。所述尖峰電流與連接到Q1上的體二極管的恢復電流相關，但在圖中沒有示出。在所述CS1
處的電壓達到從EOJN[l輸入的誤差放大器信號的電壓電平時， DEVl將Qh驅動為'L，電平(即為截止)，將Q/驅動為'H，電平(即為導通)。Q/為導通(Qh為截止)時，通過儲蓄在L1中的能量并在經由所述Q1的路徑中，繼續(xù)有電流流經L1。其結果，流經電感器L1 的電流ILl在Qh為導通(Ql為截止)時以規(guī)定的傾斜率上升，在Q1為導通(Qh為截止)時，以規(guī)定的傾斜率減少。
另外，DEV[1在觸發(fā)輸入信號被從TRG—IN[1輸入時向其增加經過延遲時間Td，然后將其從TRG—OUT[l輸出。所述從TRGJ3UT[1
輸出的觸發(fā)輸出信號，被作為DEV[2的觸發(fā)輸入信號輸入到 TRG—IN[2。DEV[2]在接收到來自所述TRG—IN[2的觸發(fā)輸入信號時，在產生復位信號RES，然后進行與上述DEV[1]的情形中同樣的操作。而且，與DEV[1一樣，DEV[2]從TRGJ3UT[2輸出觸發(fā)輸出信號，并將其作為DEV[1的觸發(fā)輸入信號輸入到TRG—IN[ll,由此將重復上述操作。
作為所述操作的結果，比所述電感器L1的電流IL1遲半個周期 (cycle)生成電感器L2的電流IL2。輸出電容器Cv在接收到所述ILl 及IL2時生成規(guī)定的輸出電源電壓Vout，并且負荷LD將所述Vout作為電源電壓、將IL1及IL2作為電源電流來進行期望的操作。雖然并沒有特別限定，但是輸入電源電壓Vin可以為12V，輸出電源電壓Vout可以為l. 2V， IL1及IL2各自分別為幾十A，等等。
以這樣的方式，圖2所示的電源裝置除了用于反饋輸出電源電壓 Vout的反饋環(huán)(feedback loop )之外，還包括監(jiān)視并反饋輸入電流IL 的反饋環(huán)，由此根據由所述電壓反饋環(huán)生成的誤差放大器信號(判定電平)控制輸入電流IL的峰值電流。如果采用這種峰值電流控制方式，如專利文獻3所述的，可消除反饋環(huán)體系中的不穩(wěn)定因素以易于進行相位補償，另外，還可高速響應與負荷LD相關的輸出電源電壓Vout的波動。
另外，在圖2所示的電源裝置中，經由EO—IN[l及EO—IN[2使 DEV[l和DEV[2共享由DEV[l]的誤差放大器電路EA生成的誤差放大器信號。在多相位電源中，通過使各相中流過的電流均衡化，可得到被良好平衡了的穩(wěn)定的電源。例如，在DEV[1及DEV[21各自分別使用其本身的EA并生成其本身的誤差放大器信號(判定電平)時，隨著工藝波動，判定電平會出現(xiàn)一些偏差。另一方面，在圖2所示的電源裝置中，由于統(tǒng)一了所述判定電平，所以可實現(xiàn)電流IL1和電流IL2 的均衡化。
而且，使用圖2所述的半導體器件來構筑多相位電源時，所述相數(shù)越多，越可減少布線數(shù)。即，例如，在上述的專利文獻l、 2及非專利文獻l中，由于通過從主控IC或從IC對n個相位的n個電感器進行n 對布線來進行電流檢測，所以，布線數(shù)隨相數(shù)的增加而進一步增加。另一方面，在圖2所述的電源裝置中，由于在每一半導體器件DEV[l2I內進行電流檢測，所以無需進行如上述的布線。因此，結合圖l所述的各種效果，圖2的電源裝置可以具有適合實現(xiàn)多相位電源的配置。注意，這里只是以2相為例，因此容易理解，對于3相及3相以上的情況，也可以得到同樣的配置和操作，并獲得同樣的效果。
如上所述，使用本實施方式l的電源裝置，可實現(xiàn)具有代表性的低成本多相位電源。 (實施方式2)
在實施方式2中，將就實施方式1中所述的半導體器件DEV的更詳細的配置示例進行說明。圖4為示出在本發(fā)明的實施方式2的電源裝置中所使用的半導體器件的詳細配置示例的框圖。圖5是示出圖4的半導體器件的封裝形態(tài)的一個示例的平面圖。圖4所示的配置示例為所述圖2所述的配置示例的更具體化的示例，其大致配置及操作與圖2及圖 3相同。在這里，就圖2的配置示例中更具體化的部分著重進行說明。將圖4所示的半導體器件(半導體裝置、半導體IC) DEV進行大致可包括作為高側晶體管(例如MOSFET)的晶體管Qh、作為低側晶體管(例如MOSFET)的晶體管Q1、及控制這些晶體管的各種控制電路。在Qh的源極與漏極之間設有二極管Dl，在Q1的源極與漏極之間設有肖特基二極管SBD1。通過設置所述SBD1，可以在Qh截止后到Ql導通之前的時滯期間降低Q1側上的電流路徑中的電壓降。
如圖5所示，所述晶體管Qh及二極管Dl形成于半導體芯片HSCP 上，晶體管Q1及肖特基二極管SBD1形成于半導體芯片LSCP上，其他各種控制電路形成于半導體芯片CTLCP上。即，圖5所示的半導體器件DEV為3個半導體芯片搭載在一個封裝體上的多芯片模塊SiP (System in Package,封裝中系統(tǒng))或MCM ( Multi Chip Module, 多芯片模塊)。所述半導體器件DEV無特別限制，例如，可通過具有 56個夕卜部端子的8mmx8mm的QFN ( Quad Flat Non-leaded package, 方形扁平無引腳封裝)來實現(xiàn)。
在所述封裝體內，LSCP安裝在大約一半的安裝面積中，而在剩下的面積大約均分的區(qū)域中安裝HSCP和CTLCP。即，低側晶體管Ql 的晶體管面積被設計為高側晶體管Qh的晶體管面積的大約2倍。如圖2 及圖3所示，例如，在將12V的輸入電源電壓Vin轉換為1. 2V的輸出電源電壓Vout時，4吏Ql導通的時間比J吏Qh導通的時間長。因此，通過加大Q1的晶體管面積，可以降低通態(tài)電阻，提高電源裝置的功率效率。另外，如圖4中詳細記載的，HSCP周圍設置有與Qh連接的各種外部端子，LSCP周圍設置有與Q1連接的各種外部端子，而CTLCP周圍設置有用于控制Qh、 Ql的各種控制信號的外部端子。
如圖4所示，Qh的漏極連接到電源電壓輸入端子VIN且源極連接到開關端子SW，而Q1的漏極連接到SW、源極連接到地電壓端子 PGND。所述PGND作為Qh、 Ql專用端子，為了不給其他各種控制電路帶來開關噪聲而被設置成與各種控制電路等的地電壓分隔。SW經由電感器L與輸出電容器Cv連接，所述Cv的電壓作為輸出電源電壓 Vout。
22圖中雖然沒有示出電流檢測電路ACS，但是，例如可通過在 HSCP內形成作為與晶體管Qh電流鏡地連接的具有1/18500的尺寸的晶體管來實現(xiàn)該電流檢測電路ACS。于是，令Qh的電流以IL表示，則通過所述ACS檢測到的IL/18500的電流經由消隱電路BK提供屏蔽期間(例如幾十iis)供給電流傳感端子(電流傳感器信號)CS。用于檢測電流的外部電阻Ri與CS連接，并由此將電流轉換為電壓。注意， CS還連接有用于穩(wěn)定操作的偏置電流源IB2。
驅動電路DV1、 DV2根據來自控制邏輯電路LGC的控制，分別驅動Qh、 Ql。輸入電源電壓Vin被供給給電源端子VCIN以及電源電壓輸入端子VIN。來自所述VCIN的電源電壓經由電壓檢測電路UVLOC 供給穩(wěn)壓電路REG1、 VREG2。電壓檢測電路UVLOC檢測輸入電源電壓不小于規(guī)定的電壓，如果不小于，則將VREG1、 VREG2的操作置為有效。VREG1、 VREG2在接收到12V左右的輸入電源電壓時生成5V左右的內部電源電壓。VREG1向各種控制電路供給所生成的內部電源電壓，還將其輸出到向內部電源端子REG5。 VREG2在將生成的內部電源電壓向DV1、 DV2等供給，還將其向內部電源端子DRV5 輸出。內部電源端子REG5， DRV5分別連接為了穩(wěn)定電壓的電容器 C4, C5。
在這里，由于驅動電路DV1、 DV2驅動Qh及Ql，所以它們需要比較大的電流，并產生較多的噪聲。另一方面，因為其他各種控制電路內具有較多的模擬電路，例如電壓比較電路等，所以必須降低電源噪聲。因此，這些電源由兩個穩(wěn)壓器電路VREG1、 VREG2分開地生成。另外，穩(wěn)壓器(regulator)電壓監(jiān)視電路SV監(jiān)視VREG1、 VREG2 所生成的內部電源電壓，并且如果這些電壓在規(guī)定的范圍內則輸出內部電源允許信號RE GGD 。
引導端子BOOT供給驅動電路DV1的電源電壓。BOOT經由肖特基二極管SBD2與DRV5連接，還經由引導用的外部電容器Cb及外部電阻器Rb與SW連接。Ql為導通時，經由SBD2及BOOT向所述Cb施加內部電源電壓(DRV5)。之后，在Qh為導通時，通過所述Cb抬升傳到SW的Vin并然后將其供給DVl。據此，DVl可以產生大于等于Qh的閾值電壓的電壓。
控制邏輯電路LGC在除了上述的內部電源允許信號REGGD之外，還基于接收到來自觸發(fā)器電路FFp的PWM信號、來自器件操作允許設定端子(ON/OFF)的ON/OFF信號、來自過電流檢測電路OCPC 的過電流檢測信號OCP 、來自過電壓檢測電路OVPC的過電壓檢測信號OVP,來進行操作。LGC在ON/OFF信號(器件操作允許信號)為 ON(即允許狀態(tài))以及REGGD、 OCP及OVP都無異常時，用PWM 信號來控制D VI及D V2 。
對于器件操作允許設定端子(ON/OFF)，從外部輸入允許信號 (圖中未示出)，晶體管Q20也連接于此。在由溫度檢測電路TSD檢測到異常發(fā)熱時，或者在由過電壓檢測電路OVPC檢測到過電壓檢測信號OVP時，晶體管Q20被邏輯"加，，(logical addition)電路OR20驅動為導通。在該情況下，ON/OFF信號被強制性地截止(即禁止操作) 而不管來自外部的允許信號。過電壓檢測電路O VPC通過輸出電源電壓檢測端子FB來監(jiān)^L輸出電源電壓Vout，并在產生過電壓時輸出 OVP。過電流檢測電路OCPC經由比較電路VC3與CS連接，并在CS 產生過電壓時(即有過電流流過時)輸出OCP。
脈沖生成電路PGEN在接收到來自觸發(fā)輸入端子TRGJW的觸發(fā) 輸入信號時，輸出復位信號RES及最大占空比信號MXD。復位信號 RES作為觸發(fā)器電路FFp的復位輸入，M X D經由邏輯"加，，電路ORl 作為FFp的置位輸入。由于電感器L在PWM信號的ON占空比(ON duty)過大時可能飽和損壞器件，MXD信號是為了防止在ON占空比達到容許的最大值時該損壞而迫使PWM信號下降的信號。另外，比較電路VC1的輸出連接到邏輯"加"電路ORl的另一輸入。VC1將來自誤差放大器輸入端子EO一IN的誤差放大器信號與向CS的電壓加上規(guī) 定的偏移電壓(O. IV)的信號進行比較。
注意，在輸入了過電流檢測信號OCP或過電壓檢測信號OVP時，控制邏輯電路LGC強制性地將Qh及Ql驅動為截止。輸出電源電壓監(jiān)電壓Vout不小于規(guī)定的值。即，檢測Vout生成操作正常進行。如果檢測到，則PWGD驅動晶體管Q21，來向"電源正常"(power good)端子 PG發(fā)出該檢測信號。
誤差放大器電路EA通過取基準電壓Vref與輸出電源電壓檢測端子FB處的電壓之間的差來生成誤差放大器信號，并然后將其從誤差放大器輸出端子EO輸出。輸出電容器Cv的輸出電源電壓Vout通過外部電阻器R1、 R2的電阻器分壓器輸入到FB。另外，從EO輸出的誤差放大器信號，通過外部電阻器R4和外部電容器C2設定電源電路的帶寬，且通過外部電阻R5、 R6的電阻器分壓器反饋回EO—IN。
另外，EA還被連接到軟起動端子TRKSS。 TRKSS上連接有外部電阻器R3和外部電容器C1及作為內置晶體管的晶體管Q14。 Q14在 ON/OFF信號為OFF的狀態(tài)(即操作禁止狀態(tài))時、內部電源允許信號REGGD為禁止狀態(tài)時、或者過電流檢測信號OCP被激活時，經由邏輯"加，，電路OR2將TRKSS驅動為地電壓GND。在此情況下，EA的輸出(EO)為GND電平，開關操作停止。反之，在OCP為非激活狀態(tài)、ON/OFF信號為ON狀態(tài)、以及REGGD為允許狀態(tài)時，Q14并截止，并通過R3將來自內部電源端子REG5的電荷儲蓄于C1中。以這樣的方式，執(zhí)行軟起動，其中TRKSS處的電壓將緩慢上升，從而PWM 信號的ON占空比慢慢變大。與上述的PGND不同，地電壓端子SGND 被用于通過內部電源(REG5)操作的各種控制電路。
定時器電路TM在ON/OFF信號或內部電源允許信號REGGD的控制下操作，接收來自觸發(fā)輸入端子TRG—IN的觸發(fā)輸入信號，并向其增加規(guī)定的延遲時間，然后將其從觸發(fā)輸出端子TRG一OUT輸出，詳情將在后面詳述。在此情況下，延遲時間由連接到延遲時間設定端
子CT的外部電容器Ctm及外部電阻器Rtm來設定。另外，TM具有開始觸發(fā)判定電路STJG ，其中在TRG—OUT上連接有電阻的情況下， STJG在通電后操作開始時，僅生成脈沖信號一次。
圖6為使用圖4及圖5所述的半導體器件實現(xiàn)多相位電源的情況下電源裝置的配置示例的布線圖。盡管這里以具有兩相的電源裝置為
例，當然，也可以擴展到具有3相及以上的電源裝置。連接到半導體器件DEV[l]、 DEV[2的各個外部端子的外部電阻器或外部電容器，大部分都與圖4所述的相同。這里，只對構筑多相位電源而獲得的獨特性部分進行說明。
首先，通過將DEV[l]的TRG—OUT與DEV[2的TRG—IN連接，將 DEV[2的TRG—OUT與DEV[l的TRG—IN連接，從而進行如上所述的 2相位的多相位電源操作。即，如圖3所述，在某個周期從DEV[1的SW 向電感器L1供給電流，并然后以與其錯開半個周期的方式從DEV[2
的SW向電感器L2供給電流，并且這些電流輸入到輸出電容器Cv,從而生成輸出電源電壓Vout。在此，為了在接通電源后操作開始時(在開始時或啟動時)只生成J3^沖信號一次，DEV[l的TRG—OUT與地電壓GND之間連接有外部電阻器Rs。另一方面，DEV[2的TRG—OUT 不與該外部電阻器連接。
Vout通過外部電阻器R1、 R2的電阻器分壓器被輸入DEV[1的 FB。另一方面，DEV[2的FB連接到地電壓GND。即，如圖2、圖3所述的，DEV[1生成與Vout對應的誤差》文大器信號，且DEV[11和DEV2
共享該信號。具體地，DEV[l的EO經由外部電阻器R51、 R61的電阻器分壓器與DEV[l的EO—IN連接，同時，經由外部電阻器R52、 R62 的電阻器分壓器與DEV[2的EO—IN連接。由此，如圖2、圖3所述的，可實現(xiàn)各相的電流平衡的均衡化。注意，盡管這里DEVlj的EO經R52、 R62將連接到DEV[2的EO—IN ，但是實際上也可將DEV[l的EO_IN 直接連接到DE V[2]的EO—IN。
允許信號EN經由外部電阻器R9凈皮共同輸入到DEV[l和 DEV2的ON/OFF。另外，DEV[1的TRKSS和DEV[2的TRKSS也彼此共同連接。因此，這允許在DEV[1和DEV[2之間使啟動時或關閉時的時序相一致。
圖7 U)和7 (b)示出了圖4的半導體器件DEV中的所述定時器電路TM的詳細圖，圖7 (a)為示出其配置示例的電路圖，圖7(b)為示出其操作示例的波形圖。圖7 (a)所示的定時器電路TM包括觸發(fā)器電路FF1，晶體管Q1，邏輯"加"電路ORl、 OR2，比較電路 CMP1，開始觸發(fā)判定電路STJG等。FF1利用TRGJN作為置位輸入及OR2的輸出作為復位輸入，通過反轉輸出節(jié)點(/Q)來控制Q1。另一方面，在延遲時間設定端子CT和內部電源電壓(REG5)之間連接有外部電阻器Rtm，并在CT和地電壓GND之間連接有外部電容器 Ctm。 Q1被設置于該CT和地電壓GND之間。
即，在對FF1提供置位輸入時，Ql截止而對Ctm進行充電操作；而進行復位輸入時，Ql導通而Ctm進行放電操作。ORl被輸入ON/OFF 信號的反轉信號和REGGD的反轉信號，該運算結果經由OR2的一個輸入傳給FF1的復位輸入。即，在操作禁止狀態(tài)或內部電源禁止狀態(tài) 時，進行復位輸入；而在除此之外在通常操作狀態(tài)時，不進行復位輸入。
CMP1將CT的電壓和基準電壓VreLCT進行比較，如果CT的電壓比Vref—CT高，則生成定時器輸出信號T]VLOUT。該TM—OUT被輸出到開始觸發(fā)判定電路STJG，還作為OR2的另一輸入。因此，如圖7 (b)所示，在接收到來自TRGJN的觸發(fā)輸入信號時，對Ctm進行充電操作，之后在CT的電壓達到了Vref—CT時，進行放電操作。接下來，在由該充電操作向放電操作轉換時，TM一OUT被輸出。這里，從向 TRG一IN的輸入到TM_OUT的輸出的期間為TM的延遲時間Td 。
使用Ctm的電容值、Rtm的電阻值、Vrefj:T及REG5的電壓值，由公式(1)給出所述延遲時間Td[sec。
Td = - Ctm'Rtm'Ln { 1 - ( Vref一CT ) /REG5} (1)
此外，在使用這樣的定時器電路TM進行圖6等所示的多相位電源操作時，該開關頻率f[Hz由公式(2)給出。
f- (Tdx相位數(shù))—1 (2)
開關頻率f無特別限定，例如可設定為幾百k [Hz等。一旦決定了開關頻率數(shù)f，根據所期望的相數(shù)決定Td，于是用于實現(xiàn)所述Td的 Ctm或Rtm也被決定。注意，在Ctm或Rtm出現(xiàn)精度偏差時，也將產
27生各相位之間相位差的偏移，然而，例如，如果使用常用的絕對精度
為1 %或2 %的Ctm或Rtm，實際使用時幾乎不會產生問題。
圖8為圖7所示的定時器電路TM中的所迷開始觸發(fā)判定電路 STJG的詳細配置示例的電路圖。如圖8所示的開始觸發(fā)判定電路 STJG包括時鐘控制式反相器(Clocked Inverter)電路CIV，電流鏡電路CM，反相器電路IV3、 IV5，邏輯"積"(logical product)電路 AD1，反相的邏輯"積"電路ND1、單觸發(fā)(one-shot)脈沖生成電路 OSPG，單觸發(fā)延遲脈沖生成電路OSPG—DLY，邏輯"加"電路OR3等。 CIV包括串聯(lián)連接在內部電源(REG5)和輸出節(jié)點Nb之間的PMOS 晶體管Qll、 Q12，串聯(lián)連接在Nb和地電壓GND之間的NMOS晶體管 Q13、 Q14，以及連接在Q11的柵極上的反相器電路IV4。
電流鏡電路CM包括設置在從內部電源(REG5)朝向GND的一個電流路徑上的電流源IB12及NMOS晶體管Q15、 Q16;設置于另一電流路徑上的電流源IBll及NMOS晶體管Q17;控制CM的激活/去激活的NMOS晶體管Q18 。來自IB12的電流I2經由二極管連接的Q15 及Q16流入公共源節(jié)點，并從這里經由Q18流入GND。另一方面，來自IB11的電流Il經由Q17流入/^共源節(jié)點，并從這里經由Q18流入 GND。 Q17的柵極和源分別與Q16的柵極和源極共同連接，并且Q17 具有與Q16相同的晶體管尺寸。
CIV的輸出節(jié)點Nb及CM中的IB12與Q15之間的連接節(jié)點共同與 TRG—OUT連接。AD1接收內部電源允許信號REGGD和ON/OFF信號 (器件操作允許信號)，并根據該邏輯積的結果驅動CIV的Q11及Q14。因此，在內部電源及器件操作同為允許的狀態(tài)下，CIV被激活，而在任何一方為禁止的狀態(tài)下將CIV去激活。另外，AD1的輸出經由IV3 與CM中的Q18連接。因此，與CIV相反，在內部電源及器件操作同為允許的狀態(tài)下，CM被去激活，而在任何一方為禁止的狀態(tài)時CM被激活。
NDl接收CM中的IBll和Q17之間的連接節(jié)點Na以及IV3的輸出作為其輸入，并將該反相邏輯積的運算結果向OSPG—DLY輸出。在接收到ND1的向'H，電平的轉變時，OSPG_DLYA成單觸發(fā)脈沖信號，將其延遲一定的時間(例如10ns)并將其輸出到OR3的一個輸入。如圖7所述的定時器輸出信號TM—OUT襪輸入到OR3的另一輸入。OR3 將這些輸入的邏輯"加，，的運算結果輸出到OSPG。在接收到OR3向'H，電平的轉變時，OSPG生成單觸發(fā)脈沖信號，并將其經由IV5向CIV的 Q12及Q13的柵極傳送。
在所述的配置中，CIV起輸出緩沖器的作用，CM起判定是否連接有外部電阻器Rs的判定電路的作用。所述CIV和CM共同連接到 TRG一OUT,但是，由于這些以互補的方式操作使得一方被激活時另一方被去激活，所以它們互不影響。即，例如在由CM進行判定時， CI V不會影響CM的判定操作。
具體說明該操作，首先，在啟動前，由于ON/OFF信號為'L，電平和/或REGGD為'L，電平，所以CIV為去激活狀態(tài)(Qll、 Q14截止)， CM為激活狀態(tài)(Q18導通)。接下來，ND1的一個輸入(IV3的輸出) 為'H，電平。在這樣的狀態(tài)下，在TRG—OUT連接有外部電阻器Rs(例如27kQ)時，IB12的電流I2 (例如10jiA)流經Rs側，且由于施加到 Q15和Q16的電壓不大于閾值電壓，所以Q15及Q16截止。因此，Q17 截止，而節(jié)點Na為'H，電平。其結果是，ND1的輸出為'L，電平。另一方面，在TRG—OUT沒連接有外部電阻器Rs時，IB12的電流I2(例如 10fiA)流入Q15及Q16。因此，Q17雖然也有I2的電流流過，但是因為I2的電流比IB11的電流I1 (例如5fiA)大，所以節(jié)點Na為'L，電平。結果，ND1的輸出為'H，電平。
之后，如果進行啟動，ON/OFF信號及REGGD為'H，電平，所以 CIV就為激活狀態(tài)(Qll、 Q14導通)，而CM為去激活狀態(tài)(Q18截止)。因此，ND1的一個輸入(IV3的輸出)從'H，電平轉變?yōu)?L，電平。這時，如果TIU^OUT連接有Rs時，則在接收到所述一個輸入電平轉變?yōu)?L，時，ND1的輸出從'L，電平電平轉變?yōu)?H，。相反地，如果 TRG—OUT沒連接有Rs,則ND1的輸出保持'H，電平。
因此，僅在TRG—OUT連接有Rs時，OSPG—DLY輸出單觸發(fā)脈沖信號。所述單觸發(fā)脈沖信號經由OR3向OSPG輸入，OSPG再次輸出單觸發(fā)脈沖信號，并且該信號經由IV5及激活狀態(tài)的CIV輸出到 TRG_OUT。另外，在OR3接收定時器輸出信號TM—OUT時，OSPG 也輸出單觸發(fā)脈沖信號并且該信號也經由IV5及CIV輸出到 TRG_OUT。注意，在啟動后的操作期間，由于CM為非激活狀態(tài)，所以不會影響所述單觸發(fā)脈沖信號。而且，在所述操作期間，與CM 內的節(jié)點Na無關地，通過IV3的輸出將ND1的輸出固定為'H，電平，因此，OSPG—DLY不會再次操作。
如上所述，通過使用圖7及圖8中所述的定時器電路TM及開始觸發(fā)判定電路STJG，各個半導體器件可以從TRG一IN接收觸發(fā)輸入信號，對其加以延遲時間Td，并從TRG—OUT輸出該觸發(fā)輸出信號。而且，TRG—OUT連接了外部電阻器Rs的半導體器件在啟動(StartUp) 期間可以從TRG一OUT只輸出觸發(fā)輸出信號一次。注意，在這種情況下，如圖6所述地，最先開始電源開關操作的DEV是DEV[2，該DEV[2
接收了所述啟動期間DEV[1的TRG—OUT,接下來DEV[1開始電源開關操作。
另外，簡要地說，圖7的配置示例包括用于判定有無外部電阻器Rs的判定部件(電流鏡電路CM);和用于如果存在外部電阻器Rs 就反映單觸發(fā)脈沖信號生成電路上啟動信號(REGGD， ON/OFF)的轉變，以及如無外部電阻器Rs就不反映該啟動信號的轉變的部件 (ND1, OSPG—DLY等)。當然，可進行各種變更，只要包括這些部件即可，而不限于圖7的配置示例。另外，當然也可以進行這樣的配置，其基于是否存在與TRG—IN的連接來進行判定，而代替基于是否存在與TIK^OUT的連接來進行判定。
而且，不限于通過外部電阻器Rs進行判定，例如，還可以是這樣的配置根據外部端子被設置為電源電壓電平還是被設置為地電壓電平來判定。但是，在這種情況下，由于向外部端子增加了一個引腳，所以從這方面來看，最好還是采用通過外部電阻器Rs進行判定的方式。由于Rs具有如27kQ的高電阻，所以幾乎不會影響來自TRG—OUT的觸發(fā)輸出信號。
如上所述，通過采用如本實施方式2的電源裝置，可以與實施方式1的情形一樣，實現(xiàn)具有代表性的低成本的多相位電源。 (實施方式3)
在實施方式3中，將說明采用實施方式2 (圖4等)中所述的半導體器件DEV實現(xiàn)單相電源的例子。圖9所示的是根據本發(fā)明的實施方式3的電源裝置中的配置示例的布線圖。圖9所示的半導體器件 DEV[l，連接有與圖4的DEV或圖6的DEV[1I的相同的外部電阻器及外部電容器。其不同點是DEV[l]的觸發(fā)輸出端子TIK^OUT與其本身的觸發(fā)輸入端子TRGJN連接，且TRG—OUT與外部電阻器Rs連接。除此之外，其配置與圖4的DEV或圖6的DEV[1]相同，所以在這里不再重復說明。
圖4等所述的半導體器件DEV，無需象現(xiàn)有技術中那樣的主控 IC,并示出了可單獨操作的配置示例，所以通過進行圖9所示的連接，該半導體器件DEV可作為單相電源操作。在此情況下，DEV[1在啟動期間檢測外部電阻器Rs并從TRG—OUT產生觸發(fā)輸出信號，而且在觸發(fā)輸出信號被作為觸發(fā)輸入信號輸入TRG一IN時開始電源開關操作。使用圖9所示的配置示例時的開關頻率f [Hz基于上述公式(2)由f-(Td) — i給出，其中Td為從觸發(fā)輸入信號到觸發(fā)輸出信號的延遲時間。
以這樣的方式，如果采用圖4等所述的半導體器件DEV,不僅能夠容易地、低成本地實現(xiàn)多相位電源，而且還能夠容易地、低成本地實現(xiàn)單相電源，因此，能夠提高進行系統(tǒng)電源的設計時的靈活性。即，使用1 ~ n個半導體器件就可實現(xiàn)l ~ n相的電源。 (實施方式4)
圖10 (a)和10 (b)示出了根據本發(fā)明實施方式4的電源裝置的基本概念，圖10 (a)為示出其配置示例的概略圖，圖10(b)為示出圖10 (a)的操作示例的說明性示圖。圖10 (a)所示的電源裝置中，與圖l的電源裝置一樣，通過將n個半導體器件DEVd[l
DEVd[n進行環(huán)狀連接，可實現(xiàn)具有n個相位的多相位電源。在圖l (a)的配置示例中，采用定時器電路TM以模擬的方式設定各相位間隔，而圖IO (a)的配置示例的主要特征是采用基準時鐘信號數(shù)字地設定各相
位間隔。
在圖10U)中，DEVd[l的相輸出端子(相輸出信號)PH—OUT[l
與DEVd[2的相輸入端子(相輸入信號)PHJN[2I連接。DEVd2的 PH_OUT2與DEVd[3的PH_IN3連接。之后的DEVd也是同樣連接。然后，DEVd[nl的PH—OUTnl與DEVd[l的PH—IN[l連接。在此，如圖10( b )所示的，DEVd[l~ DEVd[n的每一個與基準時鐘信號SYNC 同步地產生相輸出信號。在本例中，DEVd[n-l與SYNC的下降沿同步地產生PBLOUT[n- 1，并且接收了所產生的該信號的DEVd[n與 SYNC的下一個上升沿同步開始規(guī)定的PWM操作(SW[n)，然后與下一個下降沿同步產生PI^OUT[nl。
在這里，所述基準時鐘信號SYNC由在頻率設定端子CTF上連接了電容器Cf的DEVd[l產生，并從DEVd[l]的基準時鐘信號端子 SYNC[1輸出。另一方面，DEVd[2] DEVd[nl每一個的CTF被設置為地電壓。在此情況下，DEVd2〗~ DEVd[n的基準時鐘信號端子 SYNC[2~ SYNC〖n作為輸入端子，并接收來自DEVd[l的基準時鐘信號SYNC,由此，DEVd[l
DEVdnl當中可使用共同的基準時鐘信號SYNC。所述基準時鐘信號端子的運行可釆用專利文獻3中記載的技術來實現(xiàn)。
圖ll U)至ll (c)為圖10中的半導體器件中的相輸入信號及相輸出信號周邊的示例，圖ll (a)為主控器件的配置概略圖，圖ll(b) 為從器件的配置概略圖，圖ll (c)為示出其操作示例的說明性示圖。圖ll (a)所示的半導體器件DEVd[l包括振蕩電路OSC、基準時鐘控制部SYNC—CTL、邏輯"加"電路OR30、邏輯"積"電路AD30、觸發(fā) 器電路FF30、以及單觸發(fā)脈沖生成電路OSPGl、 OSPG2等。如圖10 (a)和(b)所述，所述器件是用于生成基準時鐘信號的主控器件。 OSC以與連接到頻率設定端子CTF的電容器Cf相應的頻率生成基準時鐘信號SYNC 。該SYNC經由SYNC—CTL從基準時鐘信號端子SYNC[1輸出。相輸入端子PH—IN[11通過OR30的一個輸入連接到FF30的置位輸入。因此，在相輸入信號^皮輸入時，F(xiàn)F30,皮置位，其輸出(Q)為'H，電平。該FF30的輸出(Q)被傳送到AD30的一個輸入。SYNC被傳送到AD30的另一輸入。因此，如果FF30隨著相輸入信號被置位，則SYNC被從AD30輸出。
所述AD30的輸出被輸入到OSPG2 。在接收到該SYNC的下降沿時，OSPG2生成單觸發(fā)脈沖信號并將之作為相輸出信號從PH一OUT[1
輸出。以這樣的方式，如圖ll(c)所示，在從前段接收到與SYNC的下降沿同步的相輸入信號時，OSPG2將在下一個下降沿輸出相輸出信號。另一方面，所述OSPG2的單觸發(fā)脈沖信號作為FF30的復位輸入。其結果，如圖ll(c)所示，從AD30僅輸出SYNC中的一個'H，脈沖信號。所述從AD30輸出的'H，脈沖信號被作為PWM允許信號PWM—EN 傳送到內部電路，內部電路與該上升沿同步地以規(guī)定的PWM占空比驅動晶體管(即，圖2的Qh、 Q/)。
另夕卜，來自OSC的基準時鐘信號SYNC還被輸入到OSPG1 。 OSPGl在器件啟動后來自OSC的基準時鐘信號SYNC穩(wěn)定時，僅生成啟動脈沖信號一次。該啟動脈沖信號通過OR30的另一輸入成為FF30 的置位輸入。于是，與圖ll (c)所示的相輸入信號的情況一樣，還生成相輸出信號和PW1VLEN。注意，在此情況下，與實施方式2的情形不同，所述主控器件將最先開始開關操作。即，在實施方式2中，主控器件在開始時只生產觸發(fā)輸出信號一次，但在實施方式4中，主控器件在開始時只生成觸發(fā)輸入信號一次。
另外，圖ll (b)所示的半導體器件DEVd[n也與圖11 (a) 的DEVd[l一樣具有同樣的配置。但是，在DEVd[n中頻率設定端子 CTF被設置為地電壓GND，所以其操作與DEVd[l的有少許不同。即， DEVdnl的基準時鐘信號端子SYNC[n作為輸入端子操作，并根據在這里所輸入的基準時鐘信號SYNC進行圖ll (c)所示的操作。此時，由于OSC及OSPGl都不操作，所以將不生成啟動脈沖信號。
如上所述，通過采用本實施方式4中的電源裝置，可以如實施方
33式l等那樣實現(xiàn)具有代表性的低成本的多相位電源。另外，由于是與
基準時鐘信號SYNC同步地進行多相位電源操作，所以與采用了如實施方式2等所述的模擬延遲的情形相比，可以容易地減小每個相位間的相位差的偏差。
(實施方式5)
在實施方式5中，將說明采用前面所述的半導體器件并更進一步擴展了功能的電源裝置的示例。圖12為示出本發(fā)明實施方式5的電源裝置中的配置示例的概略圖。圖12所示的電源裝置的特征在于除了如圖l中所述的相互連接成環(huán)狀的n個半導體器件DEV[l
DEV[n之外，還具有監(jiān)視和設定器件DEV—SVC。 DEV[l
DEV[n]各自具有例如圖4所述的配置示例。
關于監(jiān)視和設定器件DEV一SVC的詳細內容，將在后文中詳述，簡要地說，監(jiān)視和設定器件DEV一SVC具有這樣的功能，即，根據多個輸出電源電壓設定端子VID來改變誤差放大器的判定電平，并由此來設定輸出電容器Cv處的輸出電源電壓Vout的值。即，例如，如圖6 所示的，在前面所述的實施方式中，示出了由DEV[l
DEV[n的誤差放大器輸入端子EO—IN共享來自DEV[1的誤差放大器信號(EO ) 的配置示例。與此相反，在圖12的配置示例中，由DEV[l
DEV[n
的誤差放大器輸入端子EO一IN共享來自DEV—SVC的誤差放大器信號。
如上所述的輸出電源電壓設定端子VID需要較多的引腳，因此，如果要用前面的實施方式的配置示例(即，電源裝置僅包括相同器件) 來實現(xiàn)同樣的功能，則必須對所有器件都提供所述VID。因此，如圖 12的配置示例所述的，通過用分離的芯片來實現(xiàn)該功能，從整體來說可降低成本。在這種情況下，由于DEV一SVC中至少設置誤差放大器，所以可不再需要每一個DEV[l
DEV[n內的誤差放大器(圖4中的 EA)。但是，由于EA并不需要^艮大的面積，從維持DEV[l~ DEV[n
的單獨操作功能的觀點來看，優(yōu)選在DEV[l
DEV[nl內設置誤差放大器。另外，圖12的配置示例中，監(jiān)視和設定器件DEV一SVC的軟起動端子TRKSS與外部電阻器R3、外部電容器Cl及DEV[l
DEVnl的 TRKSS連接。如圖4所示的，這是為了將DEV[l~ DEV[n中的 ON/OFF信號、內部電源允許信號REGGD、過電流檢測信號OCP的信息反映于DEV—SVC的TRKSS上。
圖13是示出圖12的電源裝置中監(jiān)視和設定器件DEV一SVC的詳細配置示例的框圖。圖13所示的監(jiān)視和設定器件DEV一SVC包括輸出電源電壓檢測端子SN、 SP、和FB;輸出電源電壓設定端子VID1 ~ VID7;軟起動端子TRKSS;器件操作允許設定端子(ON/OFF );誤差放大器輸出端子EO;"電源正常"端子PG;傾斜端子DROOP;差動輸出端子DFO等。
例如，SN與連接到輸出電容器Cv的負荷LD (未示出)的地電壓節(jié)點相連接，SP連接到Cv的輸出電源電壓Vout上。差動放大器電路 AMP一DF放大SN和SP之間的電位差，并將差動放大的信號DFS輸出到 DFO。即和前面的實施方式中所述的通過FB進行電壓檢測的情形相比，可進行精度更高的電壓檢測。該DFO經由外部電阻器R50與FB連接。數(shù)字/模擬轉換電路DAC將來自VID1 ~ VID7的輸出電源電壓設定信號轉換為模擬值?？勺冸妷荷呻娐稸R根據所述模擬值生成電壓，并向誤差放大器電路EA輸出。
誤差放大器電路EA放大所述VR和FB之間的電位差，并將結果輸出到EO。EA由此可生成與VIDl ~ VID7對應的誤差放大器信號(EO)。另外，在接收到連接了外部電阻器R3、外部電容C1及內置晶體管Q41 的TRKSS的電壓時，EA進行軟起動。在器件操作允許設定端子 (ON/OFF)的ON/OFF信號為OFF的狀態(tài)(操作禁止狀態(tài))時，Q41 將TRKSS與地電壓GND連接，并且在ON/OFF信號為導通的狀態(tài)時， TRKSS為開路狀態(tài)。在ON/OFF信號變?yōu)镺N狀態(tài)時，TRKSS的電壓緩慢上升，并進行軟起動。
EO經由外部電阻器R4及外部電容C2與FB連接。R4及C2具有設定電源電路帶寬的功能。另外，如圖12所示，EO與DEV[l
DEV[n]的EO一IN連接。另一方面，EA的輸出(即EO電壓)經由低通濾波器電路LPF被輸入到傾斜控制電路DROOPC。 DROOPC利用連接到傾斜端子DROOP的外部電阻器R51的值及EA的輸出電壓控制可變電流源IR。所述IR的電流供給FB。輸出電源電壓監(jiān)視電路PWGD檢測差動放大器信號DFS的電壓值不低于規(guī)定的值。即，檢測正在進行輸出電源電壓Vout的產生操作。檢測到時，PWGD驅動晶體管Q40，并向 "電源正常，，端子PG輸出檢測信號。
這里，已知傾斜是這樣一種功能，其以反比的方式控制輸出電源電壓和輸出電源電流，以使得例如隨著輸出電源電流增加，輸出電源電壓下降。在峰值電流控制方式中，誤差放大器電路EA的輸出電壓與輸出電源電流成正比。因此，響應于EA的輸出電壓，IR的值改變，其結果可使輸出電源電壓Vout發(fā)生變化。具體地說，進行控制以使得 IR電流值可以隨著來自EA的誤差放大器信號的電壓的增加而增加。 IR與EA的輸出(EO)成正比地變大，該比例常數(shù)由外置電阻器R51 的值決定。于是，在此情況下，輸出電源電壓Vout的減少值如公式(3) 所示。
AVout = IRxR51 ( 3 )
如上所述，通過采用本實施方式5的電源裝置，可以與實施方式l 等一樣，實現(xiàn)具有代表性的低成本的多相位電源。即，在欲追加傾斜功能或輸出電源電壓設定功能等等時，通過將這些功能設為分開的器件可以實現(xiàn)整體成本低的多相位電源。具體來說，例如，監(jiān)視和設定器件DEV一SVC如圖13所示的，可以以較小面積實現(xiàn)，另外，在 DEV—SVC與DEV[1] DEV[n之間布線較少，所以可降低器件的成本及安裝費用。
如上所述，基于實施方式對本案發(fā)明人所做的發(fā)明進行了具體說明，但是本發(fā)明并不限于所述的實施方式，而是可進行各種變更而不超出本發(fā)明的范圍。
例如，在所述的實施方式中，列出了采用峰值電流控制方式的半導體器件的配置示例，但是本實施方式是以通過環(huán)狀連接來實現(xiàn)
36多相位電源的方法為主要特征，而并不一定限于峰值電流控制方式。
例如，如所乂^知的，利用三角波生成電路生成PWM信號的電壓控制方式等的配置也是可能的。但是，在多相位電源中，優(yōu)選對各相饋送均等的電流，從這方面來考慮，采用峰值電流控制方式能較容易地進行控制。
另外，在前述的實施方式中，示出了其中利用觸發(fā)輸入信號作為起點進行開關操作的配置示例，但是，不僅可以以觸發(fā)輸入信號為起點，也可以以觸發(fā)輸出信號為起點，這是因為簡而言之，只需以一定間隔進行開關操作。
基于本發(fā)明的一個實施方式的電源裝置，是一種特別適用于多相位DC-DC轉換器的有益技術，但并不限于此，也可廣泛適用于各種電源裝置。
權利要求
1.一種電源裝置，其特征在于，包括多個半導體器件；分別耦合到所述多個半導體器件的多個電感器；及共同耦合到所述多個電感器的輸出電容器；其中，所述多個半導體器件分別包括電源輸入端子，被輸入外部電源電壓；地電壓端子，被輸入地電源電壓；開關端子，與所述多個電感器中的與其本身對應的電感器耦合；第一輸入端子，被輸入第一脈沖輸入信號；第一電路，接收所述第一脈沖輸入信號并在經過第一延遲時間后生成第一脈沖輸出信號；第一輸出端子，輸出所述第一脈沖輸出信號；晶體管，將所述開關端子耦合到所述電源輸入端子或所述地電壓端子；以及控制電路，以所述第一脈沖輸入信號為起點控制所述晶體管的導通/截止；其中，所述多個半導體器件以自身的第一輸出端子與除自身以外的任何一個半導體器件的第一輸入端子耦合，從而彼此環(huán)狀耦合。
2. 根據權利要求l所述的電源裝置，其特征在于，所述第一電路還包括第二電路，該第二電路根據來自外部的設定，在啟動期間僅生成所述第一脈沖輸入信號或所述第一脈沖輸出信號一次。
3. 根據權利要求2所述的電源裝置，其特征在于，所述第二電路根據外部電阻器是否與所述第一輸入端子或者所述第一輸出端子耦合來判定是否生成所述第一脈沖輸入信號或所述第一脈沖輸出信號。
4. 根據權利要求l所述的電源裝置，其特征在于，所述多個半導體器件還分別包括其上反映所述輸出電容器的電壓的第一檢測端子，第二輸入端子，及第二輸出端子；其中，所述控制電路具有誤差放大器電路，該誤差放大器電路反映所述第一檢測端子的電壓，并將用于設定所述晶體管的導通/截止時間的誤差放大器信號向所述第二輸出端子輸出；所述多個半導體器件中的任何一個半導體器件通過所述誤差放大器電路生成所述誤差放大器信號，而其他的半導體器件被配置使得由所述任何一個半導體器件所生成的誤差放大器信號能夠從所述第二輸入端子輸入。
5. 根據權利要求4所述的電源裝置，其特征在于，所述控制電路包括電流檢測電路，用于檢測流過所述晶體管的電流，并將該電流轉換成電壓；以及比較電路，將由所述電流檢測電路轉換的電壓和從所述第二輸入端子輸入的所述誤差放大器信號進行比較；其中，所述控制電路根據所述比較電路的比較結果控制所述晶體管的導通/截止。
6. 根據權利要求l所述的電源裝置，其特征在于，所述第一電路通過利用了對電容器的充電時間的模擬電路生成所述第一延遲時間。
7. 根據權利要求l所述的電源裝置，其特征在于，所述第一電路通過利用了時鐘信號的邊沿的數(shù)字電路生成所述第一延遲時間。
8. —種電源裝置，包括電源輸入端子，；f皮輸入外部電源電壓；地電壓端子，,皮輸入地電源電壓；開關端子，經由外部電感器耦合到外部輸出電容器；第一輸入端子，被輸入第一脈沖輸入信號；第一電路，接收所述第一脈沖輸入信號，并在經過第一延遲時間后生成第一脈沖輸出信號；第一輸出端子，輸出所述第一脈沖輸出信號；晶體管，使所述開關端子與所述電源輸入端子或所述地電壓端子耦合；以及控制電路，以所述第一脈沖輸入信號為起點控制所述晶體管的導通/截止j其中，所述第一電路還包括第二電路，該第二電路根據來自外部的設定，在啟動期間僅生成所述第一脈沖輸入信號或所述第一脈沖輸出信號一次。
9. 根據權利要求8所述的電源裝置，其特征在于，所述第二電路根據外部電阻器是否與所述第一輸入端子或者所述第一輸出端子耦合來判定是否生成所述第一脈沖輸入信號或者所述第一脈沖輸出信號。
10. 根據權利要求8所述的電源裝置，其特征在于，所述電源裝置還包括其上反映所述外部輸出電容器的電壓的第一檢測端子，第二輸入端子，及第二輸出端子；其中，所述控制電路具有誤差放大器電路，該誤差放大器電路反映所述第一檢測端子的電壓，并將用于設定所述晶體管的導通/截止時間的誤差放大器信號向所述第二輸出端子輸出；以及其中，所述控制電路根據從所述第二輸出端子輸出的所述誤差放大器信號是從所述第二輸入端子輸入的，或者根據在自身以外生成的誤差放大器信號是從所述第二輸入端子輸入的，來控制所述晶體管的導通/截止》
11. 根據權利要求10所述的電源裝置，其特征在于，所述控制電路包括電流檢測電路，用于檢測流過所述晶體管的電流，并將該電流轉換成電壓；以及比較電路，將由所述電流檢測電路轉換得到的電壓和從所述第二輸入端子輸入的所述誤差放大器信號進行比較；其中，所述控制電路根據所述比較電路的比較結果控制所述晶體管的導通/截止。
12. 根據權利要求8所述的電源裝置，其特征在于，所述第一電路通過利用了對電容器的充電時間的模擬電路生成所述第一延遲時間。
13. 根據權利要求8所述的電源裝置，其特征在于，所述第一電路通過利用了時鐘信號的邊沿的數(shù)字電路生成所述第一延遲時間。
14. 一種電源裝置，其特征在于，包括多個第一半導體器件，第二半導體器件，分別耦合到所述多個第一半導體器件的多個電感器，及共同耦合到所述多個電感器的輸出電容器；其中，所述多個第一半導體器件分別包括電源輸入端子，被輸入外部電源電壓；地電壓端子，纟皮輸入地電源電壓；開關端子，與所述多個電感器中的與其本身對應的電感器耦合；第一輸入端子，被輸入第一脈沖輸入信號；第一電路，接收所述第一脈沖輸入信號并在經過第一延遲時間后生成第一脈沖輸出信號；第一輸出端子，輸出所述第一脈沖輸出信號；晶體管，將所述開關端子耦合到所述電源輸入端子或所述地電壓端子；第二輸入端子，被輸入用于設定所述晶體管的導通/截止時間的誤差放大器信號；以及控制電路，以所述第一脈沖輸入信號為起點，根據所述誤差放大器信號控制所述晶體管的導通/截止；其中，所述第二半導體器件包括多個第一設定端子，用以設定所述輸出電容器的電壓；第一檢測端子，其上反映所述輸出電容器的電壓；第二輸出端子；以及誤差放大器電路，反映所述第一檢測端子的電壓及所述第一設定端子的信息，并將用于設定包括在所述多個第一半導體器件的每一個中的所述晶體管的導通/截止時間的誤差放大器信號向所述第二輸出端子輸出；其中，所述多個第一半導體器件通過本身的第一輸出端子與本身以外的任何一個第一半導體器件的第一輸入端子耦合而彼此環(huán)狀耦合，且所述多個第一半導體器件的第二輸入端子與所述第二半導體器件的所述第二輸出端子耦合。
15. 根據權利要求14所述的電源裝置，其特征在于，所述第一電路還包括第二電路，該第二電路根據來自外部的設定，在啟動時僅生成所述第一脈沖輸入信號或所述第一脈沖輸出信號一次。
16. 根據權利要求15所述的電源裝置，其特征在于，所述第二電路根據外部電阻器是否與所述第一輸入端子或者所述第一輸出端子耦合來判定是否生成所述第一脈沖輸入信號或所述第一脈沖輸出信號。
17. 根據權利要求14所述的電源裝置，其特征在于，所述第二半導體器件還具有控制流過所述多個電感器的電流與所述輸出電容器的電壓使得它們成反比例關系的傾斜功能。
全文摘要
本發(fā)明公開了一種電源裝置。例如，多個半導體器件DEV[1]～DEV[n]中的每一個分別具有觸發(fā)輸入端子TRG_IN、觸發(fā)輸出端子TRG_OUT及將從TRG_IN輸入的脈沖信號延遲并向TRG_OUT輸出的定時器電路TM。DEV[1]～DEV[n]通過本身的TRG_IN與本身之外的一個半導體器件的TRG_OUT連接，相互成環(huán)狀連接。DEV[1]～DEV[n]各自分別以來自TRG_IN的脈沖信號為起點并進行開關動作，并使電流流向與本身對應的電感器L。另外，通過將開始觸發(fā)端子ST設定為地電壓GND，DEV[1]在啟動時僅生成一次所述的脈沖信號。
文檔編號H02M3/155GK101527509SQ200910007969
公開日2009年9月9日申請日期2009年3月6日優(yōu)先權日2008年3月7日
發(fā)明者工藤良太郎, 長澤俊夫申請人:株式會社瑞薩科技

完整全部詳細技術資料下載