專利名稱：電壓轉(zhuǎn)換電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路設(shè)計，特別是涉及一種電壓轉(zhuǎn)換電路。
背景技術(shù)：
—般來說，核心邏輯器件和輸入/輸出器件在不同的工作電源下進行工作。以 0. 13微米工藝為例，核心邏輯器件通常采用1. 2伏的工作電壓，而輸入/輸出器件需要提供 3. 3伏的工作電壓。因此，將核心邏輯器件和輸入/輸出器件連接并協(xié)同工作時，通常需要 采用電壓轉(zhuǎn)換電路，對信號的工作電源電壓進行轉(zhuǎn)換，也就是說，將信號的工作電源電壓從 核心邏輯器件的較低電源電壓轉(zhuǎn)換到輸入/輸出器件的較高電源電壓。
參考圖l，傳統(tǒng)的電壓轉(zhuǎn)換電路通常包括PMOS管101和102， NM0S管103和104， 以及反相器105。其中，PM0S管101和102的源極與電源電壓V^相連接，PMOS管101的漏 極與PMOS管102的柵極、NMOS管103的漏極相連接，PMOS管101的柵極與PMOS管102的 的漏極、NM0S管104的漏極相連接，并作為電壓轉(zhuǎn)換電路的輸出端，輸出轉(zhuǎn)換結(jié)果；NMOS管 103和104的源極相連接并接地，NMOS管103的柵極通過反相器105與NMOS管103的柵極 相連接并作為電壓轉(zhuǎn)換電路的輸入端。PMOS管101和102以及NMOS管103和104為厚氧 化層MOS管，每個MOS管的閾值電壓為0. 7伏，電源電壓V。。H為3. 3伏。
當輸入電壓大于NMOS管103的閾值電壓時，NMOS管103導通，節(jié)點Nl具有低電 平，此時，當PMOS管102的柵源電壓大于PM0S管102的閾值電壓時，PM0S管102導通，輸 出電壓即為電源電壓VeeH ;而當輸入電壓小于NMOS管103的閾值電壓時，NM0S管103截止， 通過反相器105傳輸至NMOS管104的電壓信號使NMOS管104導通，輸出低電平。
也就是說，輸出信號的邏輯關(guān)系取決于輸入信號的邏輯關(guān)系，當輸入信號為高電 平時，輸出也為高電平；當輸入信號為低電平時，輸出也為低電平。不同的在于，所輸入的電 壓信號為0-1. 0伏，而輸出電壓信號的范圍在0-3. 3伏，因此實現(xiàn)了從較低電壓到較高電壓 的轉(zhuǎn)換，且不改變原有信號的邏輯關(guān)系。 然而，當輸入電壓較低時，傳統(tǒng)的電壓轉(zhuǎn)換電路無法提供足夠的驅(qū)動能力以驅(qū) 動高閾值器件。例如，由于在0. 13微米工藝中，具有厚氧化層MOS管的閾值電壓一般為 0. 6-0. 8伏，當輸入電壓較低，例如為0. 8伏，輸入電壓并不足以使該M0S管導通，從而將導 致電路無法工作。此外，由于采用具有厚氧化層的MOS管，具有較高閾值，輸出信號的上升/ 下降沿相對于輸入信號的上升/下降沿具有較大的延遲，因此傳統(tǒng)的電壓轉(zhuǎn)換電路無法在 高速的條件下進行工作。 為了使電壓轉(zhuǎn)換電路適于高閾值以及高速的工作條件，現(xiàn)有技術(shù)對電壓轉(zhuǎn)換電路 進行了研究，提出了例如零閾值等電路方案，然而大多數(shù)方案結(jié)構(gòu)太過復雜，不僅增加了系 統(tǒng)實現(xiàn)的成本，也需要增加額外的工藝步驟。 此外，專利號為US6642769Bl，名稱為"High Speed Voltage Level ShifterWith A Low Input Voltage"的美國專利中還提供一種電路結(jié)構(gòu)，采用了具有薄氧化層的NMOS 管對接收輸入信號，以提高輸出信號隨輸入信號變化的速度；并且增加柵極與參考電壓Vref相連的NM0S管對以實現(xiàn)對輸入信號的電壓轉(zhuǎn)換。 但是，該方案通過分壓電路從較高電源電壓V。。H與較低電源電壓之間獲取參 考電壓VMf，因此當所獲取的參考電壓VMf接近較高電源電壓V。。H或與輸入信號之間具有較 大差值時，將導致電路不正常工作。而且，該方案不僅增加了分壓電路，還為了保護具有薄 氧化層的NMOS不會被擊穿，增加了柵極與較低電源電壓的NMOS管對進行保護，從而增 加了電路的復雜程度。此外，由于增加了輸入端與輸出端之間的MOS管數(shù)量，輸出信號與輸 入信號之間的延時變大，無法適應高速的工作條件。
發(fā)明內(nèi)容
本發(fā)明解決的技術(shù)問題是提供一種可實現(xiàn)高速工作的穩(wěn)定的電壓轉(zhuǎn)換電路。 為解決上述技術(shù)問題，本發(fā)明提供了一種電壓轉(zhuǎn)換電路，包括輸入單元，用于接
收輸入的數(shù)字信號，獲得所述輸入數(shù)字信號的反相信號，以及傳輸所述輸入的數(shù)字信號和
所述反相信號；偏置電壓單元，用于根據(jù)第二電源電壓，提供根據(jù)所述輸入信號對應的電源
電壓值變化的偏置電壓；轉(zhuǎn)換單元，用于接收所述偏置電壓，根據(jù)通過所述偏置電壓與所述
輸入的數(shù)字信號的比較結(jié)果、以及所述偏置電壓與所述輸入數(shù)字信號的反相信號的比較結(jié)
果，選擇不同的MOS管導通，使得輸出信號為第一電源電壓或為低電平。 可選的，所述根據(jù)第二電源電壓，提供根據(jù)輸入信號對應的電源電壓值變化的偏
置電壓包括使所述第二電源電壓與所述輸入信號對應的電源電壓值相等；使所述偏置電
壓與所述第二電源電壓之間的差值保持固定值。 可選的，所述固定值為晶體管閾值電壓。 可選的，所述偏置電壓單元至少包括第一 NMOS管和第二 NMOS管；所述第一NMOS 管的源極連接所述第二電源電壓，所述第二NMOS管的柵極及其漏極與所述第一電源電壓 相連接；所述第一NMOS管的柵極及其漏極與所述第二NMOS管的源極相連接，并作為所述偏 置電壓單元的輸出端。 可選的，所述偏置電壓單元還包括第一電容，所述第一電容的一端接于所述偏置 電壓單元的輸出端，一端接地，用于根據(jù)所述偏置電壓，進行充、放電。 可選的，所述偏置電壓單元還包括在所述第一NMOS管和第二電源電壓之間，串 聯(lián)連接至少一個NMOS管，連接的所述PM0S管的柵極與所述第一 NMOS管的柵極相連接。
可選的，所述輸入單元包括第一反相器和第二反相器；所述第一反相器和所述 第二反相器串聯(lián)連接，分別將所述輸入數(shù)字信號通過所述第一反相器和所述第二反相器的 信號輸出至所述轉(zhuǎn)換單元。 可選的，所述輸入單元包括一個反相器，用于接收輸入的數(shù)字信號，輸出所述輸 入數(shù)字信號的反相信號。
可選的，所述反相器為薄氧化層的晶體管。 可選的，所述轉(zhuǎn)換單元包括反相器，接收所述輸出信號，并輸出所述輸出信號的 反相信號。 可選的，所述轉(zhuǎn)換單元包括第三NM0S管、第四NM0S管、第一PM0S管和第二PM0S 管；所述第三NMOS管的源極作為所述轉(zhuǎn)換單的第一輸入端，與所述輸入單元的第一輸出端 相連接；所述第四NMOS管的源極作為所述轉(zhuǎn)換單元的第二輸入端，與所述輸入單元的第二輸出端相連接；所述第三NMOS管和所述第四NMOS管的柵極耦接之后，作為所述轉(zhuǎn)換單元的 第三輸入端，與所述偏置電壓單元的輸出端相連接；所述第三NM0S管和所述第四NMOS管 的源極連接第一電源電壓；所述第三NM0S管的漏極與所述第一 PMOS管的漏極和所述第二 PMOS管的柵極相連接；所述第四NMOS管的漏極與所述第一 PMOS管的柵極和所述第二 PMOS 管的漏極相連接，作為所述轉(zhuǎn)換單元的輸出端。 相較于現(xiàn)有技術(shù)，本發(fā)明提供了隨輸入信號電源電壓以及厚氧化層MOS管閾值電 壓變化的偏置電壓，通過將所述偏置電壓與輸入數(shù)字信號的比較結(jié)果、或者所述偏置電壓 與輸入數(shù)字信號的反相信號的比較結(jié)果，判斷并輸出高電平或為低電平，避免了當輸入信 號較小而無法使具有較高閾值電壓的器件導通，進而導致電路無法正常工作的問題。
圖1是傳統(tǒng)電壓轉(zhuǎn)換電路的結(jié)構(gòu)示意圖； 圖2是本發(fā)明電壓轉(zhuǎn)換電路實施方式的結(jié)構(gòu)示意圖； 圖3是本發(fā)明電壓轉(zhuǎn)換電路一種實施方式的電路示意圖； 圖4是本發(fā)明電壓轉(zhuǎn)換電路另一種實施方式的電路示意圖 圖5是本發(fā)明電壓轉(zhuǎn)換電路又一種實施方式的電路示意圖 圖6是本發(fā)明電壓轉(zhuǎn)換電路又一種實施方式的電路示意圖 圖7是本發(fā)明電壓轉(zhuǎn)換電路又一種實施方式的電路示意圖 圖8是采用本發(fā)明電壓轉(zhuǎn)換電路一個具體實施例的波形示意圖； 圖9是采用本發(fā)明電壓轉(zhuǎn)換電路另一個具體實施例的波形示意圖； 圖10是采用本發(fā)明電壓轉(zhuǎn)換電路又一個具體實施例的波形示意圖。
具體實施例方式
參考圖2，本發(fā)明提供了一種電壓轉(zhuǎn)換電路，包括輸入單元201，用于接收輸入的 數(shù)字信號Sl，獲得輸入數(shù)字信號SI的反相信號SI'，以及傳輸輸入的數(shù)字信號SI和其反相 信號SI';偏置電壓單元202，用于根據(jù)第二電源電壓，提供根據(jù)輸入信號SI對應的電源電 壓值變化的偏置電壓S3 ;轉(zhuǎn)換單元203，用于接收所述偏置電壓S3，根據(jù)通過偏置電壓S3 與輸入數(shù)字信號SI的比較結(jié)果以及偏置電壓S3與輸入數(shù)字信號SI的反相信號SI'的比 較結(jié)果，使得輸出信號S2為第一電源電壓或為低電平。 上述電路結(jié)構(gòu)通過將偏置電壓S3與輸入數(shù)字信號Sl、或者與輸入數(shù)字信號SI的
反相信號S1'進行比較，判斷輸出信號S2為高電平或為低電平，從而避免由于所述比較結(jié)
果受器件自身的工藝參數(shù)影響，造成電路無法正常工作。此外，由于偏置電壓S3隨輸入信
號SI的電源電壓值而變化，使輸出信號S2僅與輸入的數(shù)字信號SI和第二電源電壓有關(guān)，
從而避免了由于偏置電壓S3與輸入信號SI之間的過大偏差對輸出信號S2的影響。 下面結(jié)合附圖和具體實施例，對本發(fā)明實施方式進行詳細說明。 參考圖3，在本發(fā)明的一種具體實施方式
中，輸入單元201包括第一反相器301和
第二反相器302，偏置電壓單元202包括第一 NMOS管303和第二 NMOS管304，轉(zhuǎn)換單元203
包括第三NMOS管305、第四NMOS管306、第一 PMOS管307和第二 PMOS管308。 其中，第一反相器301的輸入端作為輸入單元201的輸入端，接收輸入信號S1，其
6輸出端與第二反相器302的輸入端相連，作為輸入單元201的第一輸出端，第二反相器302 的另一端作為輸入單元201的第二輸出端。 第一 NMOS管303的源極連接第二電源電壓V^，第二 NMOS管304的柵極及其漏極 與第一電源電壓VeeH相連接；第一 NMOS管303的柵極及其漏極與第二 NMOS管304的源極 相連接，并作為偏置電壓單元202的輸出端。 第三NMOS管305的源極作為轉(zhuǎn)換單元203的第一輸入端，與輸入單元201的第一 輸出端相連接；第四NM0S管306的源極作為轉(zhuǎn)換單元203的第二輸入端，與輸入單元201 的第二輸出端相連接；第三NM0S管305和第四NM0S管306的柵極耦接之后，作為轉(zhuǎn)換單元 203的第三輸入端，與偏置電壓單元202的輸出端相連接；第三NM0S管305和第四NM0S管 306的源極連接第一電源電壓VeeH ;第三NMOS管305的漏極與第一 PM0S管307的漏極和第 二 PM0S管308的柵極相連接；第四NMOS管306的漏極與第一 PM0S管307的柵極和第二 PM0S管308的漏極相連接，作為轉(zhuǎn)換單元203的輸出端。 其中，第一電源電壓V^用于提供較高的工作電源電壓，例如，V^可為1.8伏-3.3 伏。在上述電路結(jié)構(gòu)的具體工作過程中，根據(jù)輸入信號Sl對應的電源電壓值調(diào)整偏置電壓 單元202中的第二電源電壓Vd。具體來說，由于電壓轉(zhuǎn)換單元是在兩種工作電源電壓之間 進行轉(zhuǎn)換，因此將第二電源電壓Vd設(shè)置為輸入信號Sl所對應的工作電源電壓值，一般來 說，不小于M0S管的閾值電壓，例如，為0. 8伏-1. 2伏。 通過使第一 NMOS管303為短溝道器件，第二 NMOS管304為長溝道器件，可使第一 NMOS管303相較于第二 NMOS管304，具有更大的電流，并以第一 NMOS管303為主導。因此， 可根據(jù)第一 NMOS管303的閾值電壓以及第二電源電壓計算第三NMOS管305和第四NMOS 管306的柵極電壓。 通過調(diào)節(jié)第一 NMOS管303、第三NMOS管305和第四NMOS管的工藝參數(shù)，使其具有 相同的閾值電壓，例如具有相同的寬長比。在此基礎(chǔ)上，計算第三NM0S管305和第四NMOS 管306的柵源電壓值，因此使第三NMOS管305和第四NMOS管306導通的柵源電壓僅與輸 入信號SI所對應的電源電壓值有關(guān)。 例如，輸入信號的電壓值為Vsl時，經(jīng)過輸入單元，在第三NMOS管305和第四NMOS 管306的源極分別具有電壓為V1、V2。并且，第三NM0S管305和第四NMOS管306的柵極具 有電壓V3為V3 = V^+Vthl 。因此第三NMOS管305和第四NMOS管306的柵源電壓V3-V1 、 V3-V2分別為 V3-V1 = VccL+Vthl_Vl ;V3_V2 = VccL+Vthl_Vl (1)。
其中，為Vsl所對應的工作電源電壓值。 要使第三NM0S管305或第四NMOS管306導通，即使其柵源電壓大于其閾值電壓， 也就是說，V3-Vl-Vth3 > 0或者V3-V2-Vth4 > 0。由于第一 NMOS管303、第三NMOS管305 和第四NMOS管具有相同的閾值電壓，即Vthl = Vth3 = Vth4。同時參考上式，可獲得使第 三NMOS管305或第四NMOS管306導通的條件分別為Veef VI > 0 ;或Veef V2 > 0 (2)。
當輸入數(shù)字信號SI為"l"時，輸入信號SI的電壓Vsl為高，此時節(jié)點N100具有 低電平，節(jié)點N200具有高電平，例如，Vsl = 1. 2V時，V1 = 0V，V2 = IV。根據(jù)上述推導，可 獲得第三NMOS管305導通。此時，第二 PM0S管308的柵源電壓為VeeH_Vl = VeeH。由于第 二 PM0S管308的閾值電壓VthD —般來說為0. 7伏，而VeeH在2. 5伏至3. 3伏之間，因此VccH
7> Vthp，第二 PMOS管308導通。VeeH通過第二 PMOS管308傳輸至輸出端，從而使電壓轉(zhuǎn)換電 路輸出高電平。 當輸入數(shù)字信號S1為"0"時，輸入信號S1的電壓Vsl為低，此時節(jié)點NIOO具有 高電平，節(jié)點N200具有低電平，例如，Vsl = 0. 5V時，V1 = IV， V2 = 0V。根據(jù)上述推導，可 獲得第四NMOS管306導通。通過第四NMOS管306的傳輸，電壓轉(zhuǎn)換電路輸出低電平。
參考式(1)和式(2)，本發(fā)明上述實施方式通過提供偏置電壓V3，使得轉(zhuǎn)換單元中 NMOS管是否導通僅取決于輸入信號以及第二電源電壓，而與NMOS管自身工藝參數(shù)等無關(guān)， 從而避免了當輸入信號較小無法使具有較高閾值電壓的器件導通，進而導致電路無法正常 工作的問題。 此外，本發(fā)明上述實施方式還根據(jù)輸入信號所對應的電源電壓值調(diào)整偏置電壓中 的第二電源電壓，從而可保證在式(2)中，當其中一個條件滿足時，另一個條件必不滿足， 避免了由于第二電源電壓與輸入信號之間存在較大差異，導致式(2)中兩個條件同時滿足 而使得電路無法正常工作。 在本發(fā)明其它具體實施里中，還可在輸入單元201中采用具有薄氧化層的晶體管 作為反相器，以提高電路處理速度。例如，當輸入信號S2的電壓為低電平時，信號只需要經(jīng) 過兩個反相管的傳導，使第四NMOS管導通，便能夠輸出低電平，而且由于反相管采用薄氧 化層的晶體管，縮短了信號傳輸?shù)臅r間，從而減少輸出信號與輸入信號之間的延遲，提高電 路處理速度。 在本發(fā)明其它的實施方式中，參考圖4，偏置電壓單元202還可包括第一電容401， 第一電容401的一端接于偏置電壓單元202的輸出端，一端接地。當偏置電壓單元202輸 出端電壓發(fā)生變化時，第一電容401通過直流充、放電，使所輸出的電壓保持固定值，從而 實現(xiàn)偏置電壓的輸出穩(wěn)定。 在本發(fā)明其它的實施方式中，參考圖5，偏置電壓單元202還可包括第五NM0S管 501，其中，第五NMOS管501串聯(lián)連接于第一 畫OS管303與第二電源電壓之間，并且第五 NMOS管501的柵極與第一 NMOS管303的柵極相連。由于生產(chǎn)工藝的限制，晶體管的閾值電 壓與標準值之間存在一定的偏移，當?shù)谝籒MOS管的閾值電壓存在較大偏移時，將影響所獲 得的偏置電壓，因而，無法保證電路的正常工作。因此，通過將第五NM0S管501與第一NM0S 管303串聯(lián)相接，從而使偏置電壓單元202所獲得的偏置電壓為第五NM0S管501的閾值電 壓和第一 NMOS管303的閾值電壓中較大的一個值與第二電源電壓的差值。
在其它的具體實施例中，還可通過多個NMOS管與第一NMOS管的串聯(lián)，以提供更好 的保證。但是，也應注意到，采用越多NMOS管的串聯(lián)，將增加電路的功耗，也增大電路的面 積。 在本發(fā)明其它的實施方式中，參考圖6，輸入單元201可僅包括一個反相器。輸入 信號直接進入第四NMOS管306，并通過反相器601進入第三NMOS管305，從而提高了電路 處理速度，實現(xiàn)所述電壓轉(zhuǎn)換電路可在高速條件下進行工作。 在本發(fā)明其它的實施方式中，參考圖7，輸入單元201包括一個反相器701，轉(zhuǎn)換單 元203在輸出端連接CMOS反相器702，提供了電壓轉(zhuǎn)換的另一種實現(xiàn)結(jié)構(gòu)。
參考圖8至圖IO，采用本發(fā)明電壓轉(zhuǎn)換電路的具體實施例實現(xiàn)從低電壓至高電壓 的轉(zhuǎn)換。其中所采用的晶體管閾值電壓為0. 63伏。當輸入信號Sl的電壓值分別為0. 8伏、1. 0伏和1. 2伏時，第二電源電壓隨之進行調(diào)整，分別為1. 43伏、1. 63伏和1. 83伏，根據(jù)第二電源電壓產(chǎn)生偏置電壓，使輸出電壓S2分別為3. 290伏、3. 292伏和3. 295伏，從而實現(xiàn)即使在輸入電壓接近于晶體管閾值電壓的情況下，也能實現(xiàn)電路的正常工作。此外，采用本發(fā)明電壓轉(zhuǎn)換電路，輸出信號與輸入信號之間的延遲不超過O. 3ns。 與現(xiàn)有技術(shù)相比，本發(fā)明提供了隨輸入信號電源電壓以及厚氧化層M0S管閾值電壓變化的偏置電壓，避免了當輸入信號較小而無法使具有較高閾值電壓的器件導通，進而導致電路無法正常工作的問題。 另外，采用薄氧化層器件對輸入信號或其反相信號進行傳輸，縮短了信號傳輸?shù)臅r間，減少了輸出信號與輸入信號之間的延遲，提高電路處理速度。此外，還擴大了輸入電壓的范圍。 雖然本發(fā)明已通過較佳實施例說明如上，但這些較佳實施例并非用以限定本發(fā)明。本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，應有能力對該較佳實施例做出各種改正和補充，因此，本發(fā)明的保護范圍以權(quán)利要求書的范圍為準。
9
權(quán)利要求
一種電壓轉(zhuǎn)換電路，其特征在于，包括輸入單元，用于接收輸入的數(shù)字信號，獲得所述輸入數(shù)字信號的反相信號，以及傳輸所述輸入的數(shù)字信號和所述反相信號；偏置電壓單元，用于根據(jù)第二電源電壓，提供根據(jù)所述輸入信號對應的電源電壓值變化的偏置電壓；轉(zhuǎn)換單元，用于接收所述偏置電壓，根據(jù)所述偏置電壓與所述輸入的數(shù)字信號的比較結(jié)果、以及所述偏置電壓與所述輸入數(shù)字信號的反相信號的比較結(jié)果，使得輸出信號為第一電源電壓或為低電平。
2. 如權(quán)利要求1所述的電壓轉(zhuǎn)換電路，其特征在于，所述根據(jù)第二電源電壓，提供根據(jù) 輸入信號對應的電源電壓值變化的偏置電壓包括使所述第二電源電壓與所述輸入信號對 應的電源電壓值相等；使所述偏置電壓與所述第二電源電壓之間的差值保持固定值。
3. 如權(quán)利要求2所述的電壓轉(zhuǎn)換電路，其特征在于，所述固定值為晶體管閾值電壓。
4. 如權(quán)利要求1所述的電壓轉(zhuǎn)換電路，其特征在于，所述偏置電壓單元至少包括第一 NM0S管和第二 NM0S管；所述第一 NM0S管的源極連接所述第二電源電壓，所述第二 NM0S管的柵極及其漏極與 所述第一電源電壓相連接；所述第一 NM0S管的柵極及其漏極與所述第二 NM0S管的源極相 連接，并作為所述偏置電壓單元的輸出端。
5. 如權(quán)利要求4所述的電壓轉(zhuǎn)換電路，其特征在于，所述偏置電壓單元還包括第一電容，所述第一電容的一端接于所述偏置電壓單元的輸出端，一端接地，用于根據(jù)所述偏置電 壓，進行充、放電。
6. 如權(quán)利要求4所述的電壓轉(zhuǎn)換電路，其特征在于，所述偏置電壓單元還包括在所述 第一 NM0S管和第二電源電壓之間，串聯(lián)連接至少一個NM0S管，連接的所述PM0S管的柵極 與所述第一 NM0S管的柵極相連接。
7. 如權(quán)利要求l所述的電壓轉(zhuǎn)換電路，其特征在于，所述輸入單元包括第一反相器和 第二反相器；所述第一反相器和所述第二反相器串聯(lián)連接，分別將所述輸入數(shù)字信號通過 所述第一反相器和所述第二反相器的信號輸出至所述轉(zhuǎn)換單元。
8. 如權(quán)利要求1所述的電壓轉(zhuǎn)換電路，其特征在于，所述輸入單元包括一個反相器， 用于接收輸入的數(shù)字信號，輸出所述輸入數(shù)字信號的反相信號。
9. 如權(quán)利要求7或8所述的電壓轉(zhuǎn)換電路，其特征在于，所述反相器為薄氧化層的晶體管。
10. 如權(quán)利要求8所述的電壓轉(zhuǎn)換電路，其特征在于，所述轉(zhuǎn)換單元包括反相器，接收 所述輸出信號，并輸出所述輸出信號的反相信號。
11. 如權(quán)利要求1所述的電壓轉(zhuǎn)換電路，其特征在于，所述轉(zhuǎn)換單元包括第三NM0S管、第四NM0S管、第一 PM0S管和第二 PM0S管；所述第三NM0S管的源極作為所述轉(zhuǎn)換單的第一輸入端，與所述輸入單元的第一輸出 端相連接；所述第四NMOS管的源極作為所述轉(zhuǎn)換單元的第二輸入端，與所述輸入單元的第 二輸出端相連接；所述第三NMOS管和所述第四NMOS管的柵極耦接之后，作為所述轉(zhuǎn)換單元 的第三輸入端，與所述偏置電壓單元的輸出端相連接；所述第三NMOS管和所述第四NMOS管 的源極連接第一電源電壓；所述第三NM0S管的漏極與所述第一 PMOS管的漏極和所述第二 PMOS管的柵極相連接； 所述第四NMOS管的漏極與所述第一 PMOS管的柵極和所述第二 PMOS管的漏極相連接，作為 所述轉(zhuǎn)換單元的輸出端。
全文摘要
一種電壓轉(zhuǎn)換電路，包括輸入單元，用于接收輸入的數(shù)字信號，獲得所述輸入數(shù)字信號的反相信號，以及傳輸所述輸入的數(shù)字信號和所述反相信號；偏置電壓單元，用于根據(jù)第二電源電壓，提供根據(jù)所述輸入信號對應的電源電壓值變化的偏置電壓；轉(zhuǎn)換單元，用于接收所述偏置電壓，根據(jù)所述偏置電壓與所述輸入的數(shù)字信號的比較結(jié)果、以及所述偏置電壓與所述輸入數(shù)字信號的反相信號的比較結(jié)果，使得輸出信號為第一電源電壓或為低電平。本發(fā)明提供了隨輸入信號電源電壓變化的偏置電壓，避免了當輸入信號較小而無法使具有較高閾值電壓的器件導通，影響電路的正常工作。
文檔編號H02M3/135GK101789691SQ20091004589
公開日2010年7月28日 申請日期2009年1月23日 優(yōu)先權(quán)日2009年1月23日
發(fā)明者李智, 歐陽雄 申請人:中芯國際集成電路制造(上海)有限公司