專利名稱：可編程的集成電路及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及涉及初級(jí)端調(diào)節(jié)(PSR)電源和PSR控制器集成電路，尤其涉 及一種可編程的集成電路及方法。
背景技術(shù)：
圖1 (現(xiàn)有技術(shù))是初級(jí)端調(diào)節(jié)恒流/恒壓(PSR CC/CV)反激式電源1的 方框圖。輸入端2、 3上的交流(AC) 110-240伏線電壓通過(guò)全波橋式整流器4 和相關(guān)的平滑電容5整流，以便在第一和第二輸入節(jié)點(diǎn)6和7之間提供整流和 平滑后的近似直流電壓。在第一輸入節(jié)點(diǎn)6上的電壓值本文中還稱為"輸入線 電壓"或"線輸入電壓"(VIN)。
電源1通過(guò)重復(fù)地關(guān)閉和打開(kāi)一個(gè)開(kāi)關(guān)進(jìn)行操作。在所示的例子中，開(kāi)關(guān) 是雙極型晶體管8。關(guān)閉開(kāi)關(guān)8使得初級(jí)電流從節(jié)點(diǎn)6流出，經(jīng)變壓器23的初 級(jí)線圈9、開(kāi)關(guān)8，經(jīng)PSR CC/CV控制器集成電路11內(nèi)部的另一個(gè)開(kāi)關(guān)(未示 出)進(jìn)入PSRCC/CV控制器集成電路的端子10，并且從PSR CC/CV控制器集成 電路11的接地端12到第二輸入節(jié)點(diǎn)7。當(dāng)開(kāi)關(guān)8閉合時(shí)，流過(guò)初級(jí)線圈9的 電流使得能量存儲(chǔ)在變壓器23中。當(dāng)開(kāi)關(guān)8打開(kāi)時(shí)，存儲(chǔ)的能量以脈沖電流的 形式傳遞到電源的輸出，該脈沖電流流過(guò)變壓器23的次級(jí)線圈13和二極管14。 輸出電容15跨接在電源的輸出端16和17。電流脈沖對(duì)電容15充電。在恒壓 (CV)模式中的穩(wěn)態(tài)操作中，開(kāi)關(guān)8以電容15上的輸出電壓V0UT基本恒定保 持在需要的調(diào)節(jié)輸出電壓處的方式進(jìn)行迅速地打開(kāi)和關(guān)閉。輸出電壓VOUT與輔 助線圈18 二端的電壓VAUX相關(guān)。VAUX由包括電阻19和20的分壓器分壓，以 便在PSR CC/CV控制器集成電路11的FB端22上檢測(cè)到分壓器抽頭21上的電 壓。PSR CC/CV控制器集成電路11具有能產(chǎn)生參考電壓VREF的內(nèi)部參考電壓 產(chǎn)生器?？刂萍呻娐?1通過(guò)將FB端子22上的電壓保持等于內(nèi)部參考電壓 VREF，將輸出電壓VOUT調(diào)節(jié)為所需要的調(diào)節(jié)輸出電壓。
由電源輸出提供的電流I0UT與流過(guò)初級(jí)線圈9的電流有關(guān)。在恒流(CC)操作模式中，通過(guò)檢測(cè)跨過(guò)PSR CC/CV控制器集成電路11內(nèi)的開(kāi)關(guān)(未示出) 的電壓檢測(cè)初級(jí)電流的大小。所述電壓是經(jīng)過(guò)所述開(kāi)關(guān)電流和開(kāi)關(guān)電阻的乘積， 其由PSRCC/CV控制器集成電路11內(nèi)的電流檢測(cè)放大器檢測(cè)和放大。通過(guò)將電 流檢測(cè)放大器檢測(cè)的峰值電壓保持等于參考電壓值VILIM，輸出電流IOUT被調(diào) 節(jié)為所需要的調(diào)節(jié)輸出電流。
在圖1的例子中，電源1是諸如可用于對(duì)移動(dòng)電話的可充電電池進(jìn)行充電 的電池充電器。端子2和3處的AC (交流)引線通常插入墻體插座以接收交流 電流(AC) 110-240VAC電力。在接線末端處的兩個(gè)端子16和17插入移動(dòng)電話。 一開(kāi)始，如果移動(dòng)電話中的電池放電，則電池充電器工作在恒流(CC)模式， 并且以調(diào)節(jié)的電流量(本例中為1安培)提供充電電流。然后， 一旦電池充電 到輸出電壓V0UT達(dá)到所需要的調(diào)節(jié)電壓(本例中為5伏)點(diǎn)，電源1開(kāi)始工作 在恒壓(CV)模式。然后調(diào)節(jié)PSRCC/CV電源l以便輸出電壓VOUT位于所需要
的調(diào)節(jié)輸出電壓，而所提供的輸出電流減少。
圖2 (現(xiàn)有技術(shù))是輸出電壓與輸出電流IOUT的關(guān)系圖。 一開(kāi)始，當(dāng)PSR CC/CV反激式電源1工作在CC模式時(shí)，電源的輸出電壓和電流工作點(diǎn)位于線24 上。隨著電池充電，電池上的電壓增加，該點(diǎn)沿線24垂直上移。當(dāng)該點(diǎn)到達(dá)角 25處時(shí)，電源轉(zhuǎn)換到CV模式。代表輸出電壓和輸出電流的該點(diǎn)沿著水平線26 往左移動(dòng)。
然而，圖2的圖是理想情況下的。在實(shí)際PSR CC/CV反激式電源中，不遵 循線24和26。輸出電壓和電流點(diǎn)可能偏離線24和26很多，使實(shí)際電源工作 點(diǎn)位于指定的允許工作范圍以外。在圖2的例子中，為使電源滿足指定規(guī)格和 標(biāo)準(zhǔn)，在CC模式中的輸出電流IOUT必須在所調(diào)節(jié)的輸出電流1安培的正負(fù)10% 內(nèi)。類似地，在CV模式中的輸出電壓V0UT必須在所調(diào)節(jié)的輸出電壓5.0伏的 正負(fù)5%內(nèi)。
有很多潛在原因使得實(shí)際電源工作點(diǎn)可能位于指定的界限以外。PSR CC/CV 控制器集成電路的不同單元可能受到制造集成電路使用的半導(dǎo)體制造過(guò)程、和 用于封裝集成電路的過(guò)程不同方式地影響。美國(guó)專利6，750，640教導(dǎo)控制器 集成電路在"晶片測(cè)試"處已經(jīng)測(cè)試之后，它們不同單元的操作可能會(huì)受封裝過(guò)程不同程度地影響。例如，美國(guó)專利6， 750， 640教導(dǎo)，電源控制器芯片在"晶 片測(cè)試"和封裝之后，在集成電路的"最后測(cè)試"中，可以修整或調(diào)節(jié)。
圖3 (現(xiàn)有技術(shù))是美國(guó)專利6， 750， 640中圖1的復(fù)制。在集成電路的 最后測(cè)試中，在集成電路內(nèi)的可編程電路連接被編程，以修整或調(diào)節(jié)電源控制 器芯片的某些功能，諸如過(guò)壓閾值，欠壓閾值，外部電流極限，最大占空比和 電源使能/禁用。盡管圖3的電路中某些方面是令人滿意的，但在其他方面是不 希望的和/或不能令人滿意的?？刂破骷呻娐芬酝獾碾娐房赡艽嬖诓煌娫磫?元之間看上去不同的電特性，這些不同處使得看上去同一批生產(chǎn)的電源的不同 單元，其輸出電壓和輸出電流工作點(diǎn)位于圖2的指定界限的外面。例如，某些 制造的電源單元可能在某些操作情況下沿著線27操作(見(jiàn)圖4)，而其他單元 可能沿著線28操作(見(jiàn)圖4)。此外，在某些操作情況下，某些電源單元可能 沿線29操作。例如，用于制造電源的批量生產(chǎn)的變壓器可能各個(gè)變壓器的初級(jí) 電感皆不同。此外，批量生產(chǎn)的電源線可能會(huì)有彼此不同的電阻。這些不同的 電感和電阻可能導(dǎo)致不同制造的電源單元工作在如圖4所示的要求邊界以外， 即使在最終測(cè)試中對(duì)控制器集成電路11進(jìn)行調(diào)節(jié)也如此。此外，可能需要使用 相同的控制器集成電路和電源設(shè)計(jì)，但將不同的電源線連接到不同的電源單元， 可能使得某些單元具有長(zhǎng)電源線，而其他單元具有短電源線。不管這些變化如 何，需要所有組裝的電源在電源線端子末端提供的電力限定在圖4中所示的指 定的5%到10%內(nèi)。
發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種可編程的集成電路及方法，可使得 實(shí)際電源工作點(diǎn)位于指定的界限之內(nèi)。
為了解決以上技術(shù)問(wèn)題，本發(fā)明提供了如下技術(shù)方案本發(fā)明提供了一種集成電路，包括初級(jí)端調(diào)節(jié)恒流/恒壓控制器，其以 恒壓模式調(diào)節(jié)開(kāi)關(guān)電源的輸出電壓，使得所述輸出電壓被調(diào)節(jié)到一個(gè)調(diào)節(jié)的電 壓值，并且該初級(jí)端調(diào)節(jié)恒流/恒壓控制器以恒流模式調(diào)節(jié)所述開(kāi)關(guān)電源的輸出 電流使得所述輸出電流被調(diào)節(jié)到一個(gè)調(diào)節(jié)的電流值；及非易失移位寄存器，其 存儲(chǔ)第一值，其中，所述第一值是確定所述調(diào)節(jié)的電壓值時(shí)的因數(shù)。
本發(fā)明更提供了一種初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路，可操作在恒 壓模式和恒流模式下，所述初級(jí)端調(diào)節(jié)恒流/恒壓控制器在非易失移位寄存器中 存儲(chǔ)第一值和第二值，所述非易失移位寄存器是所述初級(jí)端調(diào)節(jié)恒流/恒壓控制 器集成電路的一部分，其中所述第一值是確定一個(gè)電壓的因數(shù)，在該電壓處， 所述初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路在恒壓模式下調(diào)節(jié)電源輸出電壓，并 且，其中所述第二值是確定一個(gè)電流的因數(shù)，在該電流處，所述初級(jí)端調(diào)節(jié)恒 流/恒壓控制器集成電路在恒流模式下調(diào)節(jié)電源輸出電流。
本發(fā)明另提供了一種方法，包括(a)將第一值和第二值移入初級(jí)端調(diào)節(jié) 恒流/恒壓控制器集成電路中的非易失移位寄存器，其中所述第一值可由所述初 級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路使用以將電源調(diào)節(jié)的輸出電壓設(shè)定到所述 初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路在恒壓模式下調(diào)節(jié)到的電壓，其中，所述 第二值可由所述初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路使用將電源調(diào)節(jié)的輸出 電流設(shè)定到所述初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路在恒流模式下調(diào)節(jié)到的 電流。
本發(fā)明還提供了一種方法，包括(a)操作初級(jí)端調(diào)節(jié)電源和從中獲得測(cè) 試數(shù)據(jù)，其中，所述初級(jí)端調(diào)節(jié)電源包括集成電路和變壓器，其中，所述集成
電路包括初級(jí)端調(diào)節(jié)控制器；和(b)當(dāng)所述初級(jí)端調(diào)節(jié)電源操作時(shí)，將信息編 程到集成電路，其中(b)發(fā)生在(a)的所述獲得測(cè)試數(shù)據(jù)之后。
本發(fā)明也提供了一種集成電路，包括非易失存儲(chǔ)電路，存儲(chǔ)第一值和第 二值；和用于調(diào)節(jié)初級(jí)端調(diào)節(jié)恒流/恒壓(初級(jí)端調(diào)節(jié)恒流/恒壓)電源的裝置， 其中，所述第一值是在設(shè)定被調(diào)節(jié)的輸出電壓時(shí)的因數(shù)，在該被調(diào)節(jié)的輸出電 壓處，所述輸出以所述電源的恒壓模式被調(diào)節(jié)，并且其中，所述第二值是在設(shè) 定被調(diào)節(jié)的輸出電流時(shí)的因數(shù)，在該調(diào)節(jié)的輸出電流處，所述輸出以所述電源 的恒流模式被調(diào)節(jié)。最后，本發(fā)明提供了一種初級(jí)端調(diào)節(jié)控制器集成電路，具有許多個(gè)非易失可重寫存儲(chǔ)器，其特征在于，所述存儲(chǔ)器被調(diào)整可存儲(chǔ)多于兩個(gè)的從下列組中取出的值設(shè)定恒壓模式電源輸出電壓的值，設(shè)定恒流模式電源輸出電流的值，控制效率變化補(bǔ)償電路的值，控制線輸入電壓變化補(bǔ)償電路的值，控制接線電阻補(bǔ)償電路的值，控制初級(jí)電感變化補(bǔ)償電路的值，將時(shí)鐘頻率設(shè)定在初級(jí)端調(diào)節(jié)控制器集成電路內(nèi)的值，和將電壓參考設(shè)定在初級(jí)端調(diào)節(jié)控制器集成電路內(nèi)的值。
本發(fā)明采用的可編程的集成電路及方法，能使得實(shí)際電源工作點(diǎn)位于指定的界限之內(nèi)。
下面詳細(xì)描述其他結(jié)構(gòu)和方法。本發(fā)明內(nèi)容部分不限定本發(fā)明。本發(fā)明由權(quán)利要求限定。
附圖示出了本發(fā)明的實(shí)施例，其中相同的標(biāo)號(hào)表示相同的部件。圖1 (現(xiàn)有技術(shù))是傳統(tǒng)PSR CC/CV電源圖。
圖2 (現(xiàn)有技術(shù))是PSR CC/CV電源的輸出電壓V0UT對(duì)輸出電流IOUT的理想關(guān)系圖。
圖3 (現(xiàn)有技術(shù))是美國(guó)專利6，750，640中圖1的復(fù)制圖。
圖4 (現(xiàn)有技術(shù))是組裝的PSR CC/CV電源的輸出電壓VOUT對(duì)輸出電流
IOUT的關(guān)系圖。
圖5是根據(jù)本發(fā)明組成的系統(tǒng)200的電路圖。
圖6是圖5的PSR CC/CV控制器集成電路203的更詳細(xì)的電路圖。
圖7是列出由移入圖6的非易失移位寄存器204的編程信息的各個(gè)位控制
的功能的表。
圖8是示出能夠?qū)崿F(xiàn)圖6的可編程電阻的一種方式的圖。圖9是圖5的電源202中的信號(hào)波形圖。
圖10是示出一種本發(fā)明方法的波形圖，該方法將圖5的PSR CC/CV控制器集成電路203設(shè)到編程模式、將編程信息串行移入非易失移位寄存器、然后將編程信息編入非易失移位寄存器。
圖11是本發(fā)明對(duì)PSR CC/CV控制集成電路編程方法的流程圖。圖12是實(shí)現(xiàn)圖5非易失移位寄存器204的一個(gè)位的一種方式的簡(jiǎn)化電路圖。
圖13是示出由于實(shí)際組裝的PSR CC/CV電源中效率的增加輸出電流(I0UT)如何隨著輸出電壓(V0UT)的減小而增加的圖。
圖14是圖6的效率變化補(bǔ)償電路238 (CC1)和線輸入電壓變化補(bǔ)償電路239 (CC2)的電路圖。
圖15示出了在兩種情況下初級(jí)電流ILP的斜坡上升，該兩種情況導(dǎo)致兩個(gè)不同的峰值電流值。
圖16是圖6的接線電阻補(bǔ)償電路240 (CC3)的電路圖。
附圖中部分符號(hào)說(shuō)明
201測(cè)試設(shè)備
202 組裝的PSR CC/CV電源
203 可編程PSR CC/CV控制器IC
204非易失移位寄存器(存儲(chǔ)電源輸出控制參數(shù))217 PSR CC/CV控制器407 去節(jié)點(diǎn)
具體實(shí)施例方式
現(xiàn)在將詳細(xì)描述本發(fā)明的實(shí)施例，即附圖中示出的例子。圖5是根據(jù)一個(gè)根據(jù)本發(fā)明組成的系統(tǒng)200的圖。系統(tǒng)200包括自動(dòng)測(cè)試設(shè)備(簡(jiǎn)稱"ATE" ) 201和電源202。電源202是一個(gè)已組裝并且在操作的初級(jí)端調(diào)節(jié)恒流/恒壓(PSR CC/CV)反激式電池充電器。在示例中，電源202是還沒(méi)有被塑料外殼覆蓋的電源的已組裝印刷電路板?？梢允褂糜∷㈦娐钒宓母鱾€(gè)節(jié)點(diǎn)進(jìn)行探測(cè)和測(cè)試。
不象在本專利文件的背景部分描述的那樣，只在集成電路的"最后測(cè)試"對(duì)PSR控制器集成電路進(jìn)行測(cè)試和/或編程，新穎的PSR CC/CV控制器集成電路203是組裝電源202的一部分。當(dāng)電源202工作時(shí)，ATE 201對(duì)電源進(jìn)行訓(xùn)練并且收集在不同工作條件下電源如何表現(xiàn)的信息。然后ATE 201使用收集的信息決定什么編程信息(DATA (數(shù)據(jù)))裝入集成電路203的可重寫非易失移位寄
ii存器204部分。為了加載編程信息，ATE通過(guò)某種機(jī)制將集成電路203設(shè)到編程模式。在本例中，ATE 201將一個(gè)不同尋常的高電壓加到集成電路203的反饋端(簡(jiǎn)稱FB端)206。由于該高電壓不是正常電源操作期間(非編程模式操作期間)在FB端206上的通常電壓，集成電路203的PSRCC/CV控制器電路217檢測(cè)該不同尋常的高電壓并響應(yīng)于此進(jìn)入編程模式。然后ATE 201與開(kāi)關(guān)端(簡(jiǎn)稱SW端)205上集成電路203的開(kāi)關(guān)信號(hào)SW同步地將確定的編程信息(DATA)串行提供到反饋端206上。該編程信息被移入非易失移位寄存器204中。
在一個(gè)實(shí)施例中，PSR CC/CV控制器集成電路203含有可用于確認(rèn)合適的編程信息裝入集成電路203中的編程信息讀回能力。微控制器的端子232是雙向輸入/輸出端(同時(shí)也是三態(tài)輸出端)，并且FB端206也是雙向輸入/輸出端。集成電路203的控制邏輯包括査看從ATE 201接收到的第一位的邏輯，并且如果該位為零，則集成電路203保持在編程模式的寫子模式(集成電路203在編程模式下被寫入)，而如果該位為1，那么集成電路203進(jìn)入編程模式的讀子模式(由ATE 201從集成電路203讀信息)，并且將編程信息移出FB端206并且移到導(dǎo)體233上。ATE 201從導(dǎo)體233讀信息，并且確認(rèn)合適的編程信息在寫子模式期間移入非易失寄存器204。
一旦合適的編程信息在非易失寄存器204中，編程信息設(shè)定和調(diào)節(jié)電源202
的各種電輸出特性。在一個(gè)例子中，編程信息(DATA)設(shè)定一個(gè)所需要的調(diào)節(jié)電壓，在此電壓處，集成電路203在恒壓(CV)模式操作期間調(diào)節(jié)輸出電壓VOUT，并且還設(shè)置一個(gè)所需要的調(diào)節(jié)電流，在該電流處，集成電路203在恒流(CC)模式操作期間調(diào)節(jié)輸出電流IOUT。 ATE 201對(duì)組裝的電源逐個(gè)單元的進(jìn)行這樣的測(cè)試和編程。通過(guò)在電源制造的該"在線"階段的測(cè)試和編程，由于電源組件諸如變壓器和電源線的變化導(dǎo)致的在指定界限外操作的電流/電壓點(diǎn)能夠被補(bǔ)償，這樣編程之后的所有單元將工作在指定的界限內(nèi)。下面進(jìn)一步詳細(xì)描述系統(tǒng)200的結(jié)構(gòu)和操作。在iH常模式下工作
組裝的PSR CC/CV電源202包括兩個(gè)AC輸入端207和208，全波橋式整流器209和平滑電容210。在輸入端207和208上的交流110-240伏(AC)線電壓通過(guò)整流器209和電容210整流，使得在第一和第二輸入節(jié)點(diǎn)211和212之間呈現(xiàn)整流和平滑后的近似DC電壓。在第一輸入節(jié)點(diǎn)211上的電壓還被稱為"輸入線電壓"或"線輸入電壓"(VIN) 。 VIN用于向可編程PSRCC/CV控制器集成電路203供電。使用包括電阻213和電容214的網(wǎng)絡(luò)來(lái)接收電力以便提供電壓到集成電路203的電壓端(簡(jiǎn)稱VDD端)215上。輸入節(jié)點(diǎn)212上的地電位提供到集成電路203的接地端(簡(jiǎn)稱GND端)216上。
組裝的PSR CC/CV電源202還包括一個(gè)變壓器218， 一個(gè)開(kāi)關(guān)219，組件220和221， 二個(gè)二極管223和224， 一個(gè)輸出電容225，和一個(gè)端接于兩個(gè)端子226和227的電源線。RCORD+和RC0RD-標(biāo)識(shí)代表電源線的電阻。這些電阻例如可能近似于0.25歐姆。變壓器218包括初級(jí)線圈228，次級(jí)線圈229和輔助線圈230.
圖6是圖5的PSR CC/CV控制器集成電路203的更詳細(xì)的電路圖。集成電路203包括非易失移位寄存器204。在圖6中示出的電路的其余部分是圖5的PSRCC/CV控制器217。集成電路203有四個(gè)并且只有四個(gè)端子FB端206， SW端205， VDD端215和GND端216。
圖7是列出由存儲(chǔ)在非易失移位寄存器204中的編程信息的各個(gè)位D0UT
控制的功能的表。
圖8是示出能夠?qū)崿F(xiàn)圖6的可編程電阻Rl， R2和R4的一種方式的圖。在輸入引線300上的輸入四位數(shù)字值由4: 16解碼器301解碼，產(chǎn)生控制信號(hào)C卜C16。控制信號(hào)C1-C16的每一個(gè)控制示出的各個(gè)開(kāi)關(guān)中相應(yīng)的一個(gè)短接或接入在節(jié)點(diǎn)302和303之間的相關(guān)電阻RS1-RS16。電阻RS17總是接入節(jié)點(diǎn)302和303之間的電流路徑。
當(dāng)工作于恒壓(CV)模式和正常模式(不是編程模式)時(shí)，集成電路203使得N溝道晶體管400 (見(jiàn)圖6)導(dǎo)通。這允許電流開(kāi)始從線輸入節(jié)點(diǎn)211 (見(jiàn)圖5)流通，經(jīng)過(guò)初級(jí)線圈228，開(kāi)關(guān)219進(jìn)入集成電路203的SW端205，通過(guò)N溝道晶體管400到集成電路203的接地端216并且到地節(jié)點(diǎn)212。
圖9是電源202中的信號(hào)波形圖。標(biāo)為ILP的波形代表流過(guò)初級(jí)線圈228的電流。響應(yīng)于PCLK的上升沿，控制邏輯411 (見(jiàn)圖6)將開(kāi)關(guān)接通信號(hào)SWON置為高，由此在Tl時(shí)刻接通N溝道晶體管400。初級(jí)電流ILP如圖9中所示斜坡上升。
13在開(kāi)關(guān)400的斷開(kāi)期間，電源的輸出電壓V0UT與輔助線圈230上的電壓VAUX有關(guān)。VAUX波形示于圖9中。集成電路203通過(guò)使用經(jīng)外部電阻RFB1和RFB2的分壓器檢測(cè)的VAUX電壓，調(diào)節(jié)輸出電壓VOUT。在FB端206上檢測(cè)到分壓器抽頭上劃分出的VAUX電壓。當(dāng)電源處于正常模式中(不是在編程模式中)，信號(hào)PMB為高并且信號(hào)PM為低。因此，圖6的開(kāi)關(guān)401閉合，開(kāi)關(guān)402斷開(kāi)。因此通過(guò)開(kāi)關(guān)401提供FB端206上的電壓并且提供到節(jié)點(diǎn)403上。反饋采樣器404在每個(gè)開(kāi)關(guān)周期在N溝道晶體管400的關(guān)斷期間的時(shí)刻T3 (見(jiàn)圖9)對(duì)節(jié)點(diǎn)403上的電壓進(jìn)行采樣，并且將采樣的電壓VFB提供到節(jié)點(diǎn)405上。跨導(dǎo)誤差放大器406根據(jù)節(jié)點(diǎn)405上的電壓VFB和節(jié)點(diǎn)407上的參考電壓VREF'之間的電壓差產(chǎn)生一個(gè)誤差信號(hào)。由于電容408，誤差放大器406起著積分器的作用，以便隨著時(shí)間過(guò)去，隨著每個(gè)周期電壓VFB相對(duì)VREF'增加，相對(duì)緩慢變化的電壓VCOMP降低。電流檢測(cè)放大器409檢測(cè)在晶體管400開(kāi)通時(shí)間內(nèi)N溝道晶體管400的導(dǎo)通電阻上的壓降。在圖9中，在時(shí)刻Tl之后，當(dāng)初級(jí)電流ILP開(kāi)始斜坡上升時(shí)，電流檢測(cè)信號(hào)VCS也開(kāi)始斜坡上升。當(dāng)電壓VCS增加到達(dá)VCOMP點(diǎn)時(shí)，比較器410 (見(jiàn)圖6)跳變，并且給控制邏輯411提供一個(gè)上升沿。控制邏輯411響應(yīng)于從比較器410接收上升沿或從比較器412接收，將信號(hào)SWON強(qiáng)制為低并且關(guān)斷N溝道晶體管400。在圖9中時(shí)刻T2示出了 N溝道晶體管400的關(guān)斷。如圖9中波形ILS中所示，在初級(jí)線圈228中電流的切斷導(dǎo)致電流流進(jìn)次級(jí)線圈229。如所示，ILS電流斜坡下降直到其達(dá)到零。因?yàn)橛幸欢萎?dāng)沒(méi)有電流流進(jìn)輔助線圈229中時(shí)，在開(kāi)關(guān)219的關(guān)斷期間的時(shí)間段，該操作稱為"斷續(xù)模式"操作。在時(shí)鐘信號(hào)PCLK的下個(gè)上升沿上重復(fù)該開(kāi)關(guān)周期。控制回路操作以將N溝道晶體管400保持導(dǎo)通達(dá)一個(gè)足夠長(zhǎng)的時(shí)間，節(jié)點(diǎn)405上的電壓VFB被調(diào)節(jié)到等于節(jié)點(diǎn)407上的電壓VREF，。調(diào)節(jié)VREF，以使得VOUT
被調(diào)節(jié)到所需要的電壓。
當(dāng)工作在恒流(CV)模式和正常模式(不是編程模式)時(shí)，集成電路203還使得N溝道晶體管400接通和關(guān)斷。正如在CV模式的情況下，PCLK的上升沿使得控制邏輯411置信號(hào)SWON為高，由此使得N溝道晶體管400在開(kāi)關(guān)周期的開(kāi)始導(dǎo)通。然而，并非由于從比較器410輸出的上升沿使N溝道晶體管400被關(guān)斷，而是由于從限流比較器412輸出的上升沿，將N溝道晶體管400關(guān)斷。在N溝道晶體管400的接通時(shí)間，信號(hào)VCS與圖9中所示的初級(jí)電流波形ILP 一起斜坡上升。盡管電壓VCOMP高于電壓VCS，電壓VCS到達(dá)節(jié)點(diǎn)413上的電 壓VILIM。因此，限流比較器412跳變并提供一個(gè)上升沿信號(hào)給控制邏輯411。 控制邏輯411通過(guò)將SW0N強(qiáng)制為低并且將N溝道晶體管400關(guān)斷對(duì)該上升沿響 應(yīng)。因此，并非如同在CV模式中來(lái)自比較器410的上升沿使得N溝道晶體管 400關(guān)斷，而是來(lái)自限流比較器412的上升沿使得N溝道晶體管在CC模式關(guān)斷。 調(diào)節(jié)節(jié)點(diǎn)413上的VILIM，以便IOUT被調(diào)節(jié)到所需要的調(diào)節(jié)電流。 在編程模式下工作
圖10是圖示一種本發(fā)明方法的波形圖，該方法將PSR CC/CV控制器集成 電路203設(shè)為編程模式，且與SW同步地加載數(shù)據(jù)，并增加VDD以使VDD能夠 用作編程電壓，在編程模式將編程信息串行移入PSR CC/CV控制器集成電路203 的非易失移位寄存器204，然后在編程模式將編程信息編入非易失移位寄存器 204。 一開(kāi)始，組裝的電源202工作在恒壓模式及正常模式，并如圖1中所示連 接到ATE 201。在正常操作中，PSR CC/CV控制器集成電路203的FB端206上 的電壓約為2. 5伏。微控制器231經(jīng)端子232 (此時(shí)為輸出端)和導(dǎo)體233連 接到FB端206。微控制器231不驅(qū)動(dòng)導(dǎo)體233，而是保持其端子232在高阻狀 態(tài)，以便在FB端206上的反饋電壓不受微控制器的影響。 然后，在時(shí)刻T4，微控制器231驅(qū)動(dòng)其端子232為5伏，由此驅(qū)動(dòng)導(dǎo)體233和 PSR CC/CV控制器集成電路203的端子FB 206為5伏。這在圖10中在標(biāo)識(shí)為 FB (PIN)的上面波形中示出了 。該情況通過(guò)圖6中的編程模式檢測(cè)電路234檢測(cè)。 信號(hào)PM被置為高，而信號(hào)PMB置為低。在圖10中，通過(guò)信號(hào)波形PM的低到高 的轉(zhuǎn)變表示信號(hào)PM為高的置位。當(dāng)PM轉(zhuǎn)變?yōu)楦邥r(shí)，開(kāi)關(guān)401斷開(kāi)，并將端子 FB 206與節(jié)點(diǎn)403斷開(kāi)，并且開(kāi)關(guān)402閉合和將節(jié)點(diǎn)403連接到包括電阻Rll 和R12的片上電阻分壓器。而設(shè)定圖5的外部電阻RFB1和RFB2的大小，以便 集成電路203工作在CV模式，將輸出電壓VOUT調(diào)節(jié)到5伏，和VAUX調(diào)節(jié)到相 應(yīng)的15伏，例如，設(shè)定內(nèi)部電阻R11和R12的大小以便集成電路203工作在 CV模式以將VOUT調(diào)節(jié)到高于5伏的電壓。因此，VAUX是在相應(yīng)的17伏。17 伏的VAUX稱為編程電壓VPP。注意，在圖10中示出的每個(gè)連續(xù)開(kāi)關(guān)周期中， VFB和VDD電壓增加，直到VDD (VDD是VAUX減去二極管壓降)達(dá)到17伏。
15微控制器231在將FB端206驅(qū)動(dòng)為5伏并將集成電路203設(shè)為編程模式 后，使用信號(hào)SW對(duì)經(jīng)過(guò)導(dǎo)體233并且到FB端子206上的編程數(shù)據(jù)的驅(qū)動(dòng)提供 定時(shí)。ATE 201接收信號(hào)SW，并且將該信號(hào)反相，形成信號(hào)UCLK，該信號(hào)然后 由微控制器231接收。微控制器231檢測(cè)該信號(hào)UCLK并且響應(yīng)于UCLK的低到 高轉(zhuǎn)變(這對(duì)應(yīng)于SW的高到低轉(zhuǎn)變)將編程信息的第一位送到導(dǎo)體233上。這 大約發(fā)生在圖10的波形的T5時(shí)刻。
一旦進(jìn)入編程模式，正如提供給圖6中的非易失移位寄存器204的信號(hào)PM 被置為高，由此允許DCLK (開(kāi)關(guān)信號(hào)SWON的反相狀態(tài))通過(guò)與門235，并且使 得BCLK開(kāi)始產(chǎn)生時(shí)鐘定時(shí)信號(hào)。在圖10中，注意在T4時(shí)刻之后進(jìn)入編程模式 之后發(fā)生第一 BCLK脈沖，并且該BCLK的第一脈沖具有與DCLK的相應(yīng)脈沖相同 的形狀。BCLK的下降沿對(duì)應(yīng)于微控制器231用來(lái)開(kāi)始將編程信息的第一位驅(qū)動(dòng) 到導(dǎo)體233上的UCLK的上升沿。在時(shí)刻T6的接著的BCLK的第一上升沿使得該 編程信息的第一位(先前由微控制器231設(shè)定到端子FB206上)依時(shí)鐘進(jìn)入非 易失寄存器204的BITO (例如MSB第一位)。系統(tǒng)200使用信號(hào)SW同步編程信 息從ATE 201到集成電路203的移入。
該由微控制器231將編程數(shù)據(jù)的一位提供到FB端子206上以及之后將該 位依時(shí)鐘移入非易失寄存器204，逐位進(jìn)行，直到移位寄存器204的所有32位 已經(jīng)加載有相應(yīng)編程信息的位。最后位的移入發(fā)生在圖10的波形圖中時(shí)刻T7 之后極短的BCLK的上升沿。在非易失移位寄存器204中的計(jì)數(shù)器236對(duì)DCLK 轉(zhuǎn)變?yōu)楦叩拇螖?shù)進(jìn)行計(jì)數(shù)，并且，在時(shí)刻T8之后極短的DCLK的下一個(gè)上升沿 上置一個(gè)高信號(hào)(圖6中表示為"N+1")。 該信號(hào)的置位觸發(fā)單觸發(fā)器237 以便單觸發(fā)器237將程序使能信號(hào)PREN置為高。該信號(hào)PREN的置位示于圖10 的波形圖中時(shí)刻T8以后。PREN高的置位使得編程信息的各位被編入非易失移 位寄存器204的各個(gè)位。當(dāng)單觸發(fā)器237超時(shí)時(shí)，PREN轉(zhuǎn)變低。在該例中，操 作繼續(xù)在編程模式中進(jìn)行直到供給電源202的輸入電源電壓被移除或關(guān)掉并且 電源202斷電。當(dāng)此后電力加到電源202上以確認(rèn)由ATE編程后的操作，或當(dāng) 終端用戶使用電源202后，集成電路203以正常模式(信號(hào)PM低并且保持低) 開(kāi)始啟動(dòng)。因此，電源202在由ATE 201強(qiáng)迫進(jìn)入編程模式之前，不工作在編 程模式。
16圖11是按照本發(fā)明對(duì)一個(gè)PSR CC/CV控制器集成電路編程的方法500的 流程圖。在第一步驟(步驟501)中， 一個(gè)組裝的應(yīng)用電路連接到自動(dòng)測(cè)試設(shè) 備(ATE)。在一個(gè)例子中，組裝的應(yīng)用電路是圖5的PSRCC/CV電源202并且 ATE是圖5的ATE 201。
接著(步驟502) ， ATE練訓(xùn)并且測(cè)試組裝的應(yīng)用電路和收集測(cè)試數(shù)據(jù)。 在一個(gè)例子中，ATE收集關(guān)于IOUT如何隨VIN變化，IOUT如何隨VOUT變化及 VOUT如何隨接線電阻變化的數(shù)據(jù)。
接著(步驟503)，在ATE上執(zhí)行的軟件使用收集的測(cè)試數(shù)據(jù)確定對(duì)組裝 應(yīng)用電路中的PSR控制器集成電路如何編程以便校正所述測(cè)試應(yīng)用電路的不希 望的的輸出特性。在一個(gè)例子中，該軟件確定被移入非易失移位寄存器204的 編程信息的32位什么樣的值應(yīng)該對(duì)電源202輸出的電壓和電流中的檢測(cè)誤差進(jìn) 行校正。
下面(步驟504) ， ATE將PSR控制器集成電路的FB端驅(qū)動(dòng)到5伏，以便 PSR控制器集成電路開(kāi)始工作在編程模式。
下面(步驟505) ， PSR控制器從使用包括RFB1和RFB2的外部分壓器切 換到使用包括電阻Rll和R12的內(nèi)部分壓器。然后整個(gè)組裝的應(yīng)用電路將VOUT 調(diào)節(jié)到較高的電壓以便接收進(jìn)PSR控制器集成電路的VDD增加或減少到編程電 壓。在一個(gè)例子中，VDD從約15伏增加到約17伏。
接著(步驟506) ， ATE與信號(hào)SW同步地向PSR控制器集成電路提供編程 信息位，并且PSR控制器與信號(hào)SW同步地將所述位移入其非易失移位寄存器中。 在一個(gè)例子中，圖5的ATE201與信號(hào)SW的下降沿同步地將編程信息位提供到 集成電路203的FB端206，并且集成電路203與信號(hào)SW上升沿同步地按時(shí)鐘
移入所述編程信息位。
接著(步驟507) ， PSR控制器集成電路使用編程電壓(上升到17伏電壓 VDD)將加載的編程信息編入非易失移位寄存器的位中。
下面(步驟508)，電源被切斷并再接通，并且被重新測(cè)試獲得電源的輸 出電壓和輸出電流的輪廓圖，以確認(rèn)編程后合適的電源操作。接著(步驟509)，編程的應(yīng)用電路與ATE斷開(kāi)，并且下個(gè)要被測(cè)試的組 裝的應(yīng)用電路被連接到ATE。在ATE的控制下自動(dòng)迅速地重復(fù)步驟501到509， 使得一系列多個(gè)組裝的應(yīng)用電路(例如，CC/CV電源)得到測(cè)試和編程。
圖12是實(shí)現(xiàn)非易失移位寄存器204的一個(gè)位的一種方式的簡(jiǎn)化電路方框 圖。隧道晶體管611是具有與集成電路基襯隔離的基體的N溝道晶體管?；w 被隔離以便基體能夠被上拉到編程電壓。
為了將一位編程信息編入圖12的非易失單元，在DIN串行輸入600上的 一位編程信息在BCLK的上升沿移入D型觸發(fā)器601。在時(shí)鐘輸入602上接收 BCLK。 一旦所述編程信息位出現(xiàn)在觸發(fā)器601上，如圖10中所示出的，編程使 能信號(hào)PREN脈動(dòng)。因此編程電壓提供到導(dǎo)體603上。如果存儲(chǔ)在觸發(fā)器601 中的該信息位是數(shù)字邏輯高，那么或非門604，晶體管605和電阻606使得編 程電壓提供到P溝道晶體管607的源極-基體上。此外，或門608，晶體管609 和電阻610使得地電位耦合到隧道晶體管611的基體-源極-漏極端。然后對(duì)P 溝道晶體管607的浮柵進(jìn)行編程，以便晶體管607導(dǎo)通并且非易失單元存儲(chǔ)數(shù) 字邏輯高。
另一方面，如果存儲(chǔ)在觸發(fā)器601中的信息位是數(shù)字邏輯低，那么或非門 604，晶體管605和電阻606使地電位耦合到P溝道晶體管607的源極-基體上。 或門608,晶體管609和電阻610使編程電壓提供到隧道晶體管611的基體上。 然后對(duì)P溝道晶體管607的浮柵編程，使得晶體管607是非導(dǎo)通的，并且非易 失單元存儲(chǔ)數(shù)字邏輯低。當(dāng)POR從低到高轉(zhuǎn)化時(shí)，在PSR CC/CV控制器集成電 路加電時(shí)，每個(gè)非易失位的編程值鎖存進(jìn)觸發(fā)器601中。
效率變化補(bǔ)償
圖13是表示實(shí)際組裝的PSR CC/CV電源的操作圖。隨著VOUT減少，可以 看見(jiàn)IOUT在增加。輸出電壓和輸出電流的操作點(diǎn)不遵循理想的垂直線700，而 是按照虛線701進(jìn)行。這是因?yàn)殡S著VOUT減低，電源的效率在增加。在恒流模 式中，PSR CC/CV控制器集成電路使得開(kāi)關(guān)頻率fs與VOUT成比例。因此，隨 著VOUT減低，fs減低。然而，有與開(kāi)關(guān)所述電源相關(guān)聯(lián)的開(kāi)關(guān)損耗，這樣減 少開(kāi)關(guān)頻率fs減少開(kāi)關(guān)量并且使開(kāi)關(guān)損耗減少由此增加效率。正如下列等式1 指示的，在普通非校正的PSR電源中，效率n的變化引起Iout成比例的變化。其中Lp是初級(jí)線圈電感，IP是每個(gè)開(kāi)關(guān)周期中初級(jí)線圈中的峰值電流。 圖14示出了圖6的效率變化補(bǔ)償電路238 (CC1)。節(jié)點(diǎn)413上的電壓VILM 設(shè)定峰值電流極限值ILIM，其決定在恒流模式中的IOUT。 因此，減少VILIM 減少IOUT。增加VILIM增加IOUT。 VILM的大小部分由過(guò)電阻R3和R4的電阻 以及通過(guò)參考電壓VREF設(shè)定。新穎的效率變化補(bǔ)償電路238通過(guò)產(chǎn)生與V0UT 的減低成比例降低的電流702來(lái)進(jìn)行操作。該電流702提供到節(jié)點(diǎn)413上。因 此，如果VOUT減少，流進(jìn)節(jié)點(diǎn)413的總電流減少，并且電壓VILIM減少，由此 ILIM和IOUT也從其本來(lái)的值相應(yīng)減少。該IOUT的減少補(bǔ)償并且校正了如果不 這樣做就隨著VOUT減少IOUT增加的情況。放大器703運(yùn)行以將穿過(guò)可編程電 阻R5的電壓強(qiáng)制為VFB。因此，流過(guò)R5的電流是VFB/R5。該電流通過(guò)電流鏡 像704鏡像以產(chǎn)生流進(jìn)節(jié)點(diǎn)413的電流702。因此，對(duì)可編程電阻R5的阻值進(jìn) 行編程使效率補(bǔ)償量得到調(diào)整。 初級(jí)電感變化補(bǔ)償
按照上述等式l， IOUT隨著初級(jí)線圈電感的變化而變化。這種初級(jí)線圈電 感的變化，源自于從變壓器單元的制造商到所制造的變壓器單元這些變壓器制 造過(guò)程中的變化。由于Lp的變化引起的IOUT變化可以通過(guò)調(diào)整電阻R4得到校 正。例如，如果Lp變化+7%，那么R4可以下調(diào)2. 64% (7%的平方根)，以將IOUT 下調(diào)到需要的標(biāo)稱值。可編程電阻R4調(diào)節(jié)VIL頂，其設(shè)定初級(jí)線圈中的峰值電 流IP。
VIN線電壓變化補(bǔ)償
在恒流(CC)模式中，限流比較器412檢測(cè)當(dāng)開(kāi)關(guān)400接通時(shí)初級(jí)電流何 時(shí)超過(guò)電流極限ILIM。當(dāng)電流檢測(cè)電壓VCS超過(guò)節(jié)點(diǎn)413上的電流限制電壓 VILIM時(shí)，比較器跳變并且輸出低到高的變化，這繼而使得控制邏輯411將開(kāi) 關(guān)信號(hào)SWON強(qiáng)制為低，由此使N溝道晶體管400關(guān)斷及導(dǎo)致開(kāi)關(guān)219斷開(kāi)。然 而，在VCS超過(guò)VILIM的時(shí)刻和當(dāng)開(kāi)關(guān)219實(shí)際關(guān)斷并且電流停止流進(jìn)初級(jí)線 圈228的時(shí)刻之間存在時(shí)間延遲。假定該關(guān)斷傳播是近似固定的，與輸入線電壓VIN的大小無(wú)關(guān)。在普通PSR CC/CV電源中，在初級(jí)線圈中電流斜坡上升的 速率取決于輸入線電壓VIN的大小。該速率大致由下列等式2給出。
圖15示出了當(dāng)開(kāi)關(guān)219在兩種情況下接通時(shí)，初級(jí)電流ILP斜坡上升。 在一種情況下(由虛線705表示)，輸入線電壓VIN相對(duì)高，例如，240VAC， 而另一種情況(由線706表示)VIN相對(duì)低，例如，IOOVAC。正如在圖15中指 示的，如果初級(jí)中的電流斜坡上升的斜坡較陡，則初級(jí)電感電流ILP將在近似 固定的關(guān)斷時(shí)間期間(VCS穿過(guò)電流極限電壓VIL頂?shù)臅r(shí)間和當(dāng)開(kāi)關(guān)219實(shí)際 關(guān)斷并且電流停止流進(jìn)初級(jí)線圈228的時(shí)間之間)繼續(xù)上升一個(gè)較大的量。如 果初級(jí)電感中電流斜坡上升的斜坡不很陡，則初級(jí)電感電流ILP將在近似固定 的關(guān)斷時(shí)間期間(VCS穿過(guò)電流極限電壓VILIM的時(shí)間和當(dāng)開(kāi)關(guān)219實(shí)際關(guān)斷 并且電流停止流進(jìn)初級(jí)線圈228的時(shí)間之間)繼續(xù)上升一個(gè)較小的量。因此， 電源的峰值電流IP是變化的并且其引起所調(diào)節(jié)的輸出電流IOUT也變化?？梢?jiàn) IOUT隨著輸入線電壓VIN變化。
在一個(gè)新穎方面，圖6和14的輸入電壓變化校正電路239 (CC2)可補(bǔ)償 和校正峰值電流IP的不希望的變化。從節(jié)點(diǎn)413抽出電流，這樣VILIM小于其 本來(lái)的值，并且使該電流隨著增加的VIN成比例增加，以便圖15中示出的影響 得到校正。正如在圖9中指示的，當(dāng)開(kāi)關(guān)219導(dǎo)通時(shí)，輔助線圈VAUX上的電壓 為負(fù)。VAUX近似為(-VIN*(NA/NP))。該負(fù)的VAUX是由電阻RFB1和RFB2的電阻 分壓器進(jìn)行分壓的，這樣，在開(kāi)關(guān)219接通期間，在FB端子206上出現(xiàn)負(fù)電壓。 N溝道晶體管707是二極管連接的，并且其源極接地。這使得其他N溝道晶體 管708的源極大致也處于地電位。在FB端206上的負(fù)電壓使電流流出晶體管 708，該電流大約等于-VI淋(NA/Np)/RFBl。該電流與輸入線電壓VIN成比例。該 電流由P溝道電流鏡像進(jìn)行鏡像。產(chǎn)生的鏡像電流710流過(guò)可編程電阻R9，產(chǎn) 生隨輸入線電壓VIN成比例變化的電壓VR9。放大器711操作以將在節(jié)點(diǎn)712 上的電壓強(qiáng)制其非反相輸入引線上的電壓。因此，流過(guò)電阻R10的電流713與 輸入線電壓VIN成比例。該電流713從節(jié)點(diǎn)413流出，使得它隨著VIN增加，
20起減少節(jié)點(diǎn)413上的電壓VILIM的作用。因此，如果輸入線電壓VIN增加，那 么電流713增加，及VILIM電壓被更多地降低，以抵制圖15中示出的影響。相 反，如果輸入線電壓VIN減少，則電流713減少，并且VILIM電壓降得較少。 V0UT接線電阻補(bǔ)償
當(dāng)使用傳統(tǒng)的PSR CC/CV電源時(shí)，它通過(guò)接線連接到正被充電的設(shè)備的可 充電電池。接線的電阻可能很大。此外，不同的電源單元可能打算用于對(duì)不同 類型的設(shè)備充電，這樣，不同的電源單元可能具有有著不同電阻的不同類型的 接線。盡管這些接線電阻的不同，所有的電源單元將操作在圖2和4中示出的 恒流(CC)和恒壓(CV)規(guī)格內(nèi)操作。如果電源正在輸出電流，接線的電阻越 大，在接線末端的電壓VCORD將越小。此外，如果電源輸出的電流增加，在接 線末端的電壓VCORD減少。這是不希望的。如果I0UT增加，希望使VOUT增加 以便當(dāng)PSRCC/CV電源工作在恒壓(CV)模式中時(shí)，即使I0UT變化，在接線末 端的電壓VC0RD也保持恒定。
圖6和16的新穎接線電阻補(bǔ)償電路(CC3) 240補(bǔ)償由于IOUT的變化導(dǎo)致 的電壓VCORD的變化?？烧J(rèn)識(shí)到，在CV模式中電流模式P麗控制器中，當(dāng)控制 器處于調(diào)節(jié)狀態(tài)時(shí)，VC0MP與IOUT成比例。隨著I0UT增加，VC0MP增加。通過(guò) 在節(jié)點(diǎn)407上提供電流800，這樣提高電壓VREF，，以便隨著IOUT增加，VOUT 增加，接線電阻補(bǔ)償電路(CC3) 240補(bǔ)償增加的IOUT。放大器801將VC0MP， 轉(zhuǎn)換成比例電流802，其等于VCOMP' /R7。 電流802由P溝道鏡像803鏡像而 成，以輸出電流800。電流800提供到節(jié)點(diǎn)407上。可編程電阻R7的電阻決定 接線電阻補(bǔ)償?shù)牧?，以?yīng)對(duì)如果不這樣做則隨著IOUT減少，電壓VCORD減少。 盡管上面為了指導(dǎo)性的目的描述了某些具體的實(shí)施例，本專利文件的教義 具有一般的應(yīng)用性，并且不限制上面描述的具體實(shí)施例?？梢允褂脤?dǎo)體233從 ATE 201到集成電路203及從集成電路203到ATE 201傳遞其他類型的信息。 可以通過(guò)導(dǎo)體233傳遞誤差信息，診斷信息，控制信息和誤差檢測(cè)代碼。在一 個(gè)有利的方面中，當(dāng)電源202工作時(shí)該信息與信號(hào)SW同步地通信。當(dāng)電源不連 接到ATE設(shè)備時(shí)，以及在電源202的測(cè)試期間，諸如上面描述的在線測(cè)試，這 些信息可以在電源202的正常操作期間傳遞。因此，能夠?qū)γ枋龅膶?shí)施例的各 個(gè)特征進(jìn)行各種修改，改變和組合，而不脫離本發(fā)明權(quán)利要求的范圍。
權(quán)利要求
1.一種集成電路，其特征在于，包括初級(jí)端調(diào)節(jié)恒流/恒壓控制器，其以恒壓模式調(diào)節(jié)開(kāi)關(guān)電源的輸出電壓，使得所述輸出電壓被調(diào)節(jié)到一個(gè)調(diào)節(jié)的電壓值，并且該初級(jí)端調(diào)節(jié)恒流/恒壓控制器以恒流模式調(diào)節(jié)所述開(kāi)關(guān)電源的輸出電流使得所述輸出電流被調(diào)節(jié)到一個(gè)調(diào)節(jié)的電流值；及非易失移位寄存器，其存儲(chǔ)第一值，其中，所述第一值是確定所述調(diào)節(jié)的電壓值時(shí)的因數(shù)。
2. 如權(quán)利要求1所述的集成電路，其特征在于，所述集成電路具有四個(gè)且只有四個(gè)端子。
3. 如權(quán)利要求1所述的集成電路，其特征在于，所述非易失移位寄存器存儲(chǔ)第二值，并且，所述第二值是確定所述調(diào)節(jié)的電流值時(shí)的因數(shù)。
4. 如權(quán)利要求3所述的集成電路，其特征在于，所述集成電路包括初級(jí)電感變化補(bǔ)償電路，并且其中，所述第二值設(shè)定所述初級(jí)電感變化補(bǔ)償電路。
5. 如權(quán)利要求1所述的集成電路，其特征在于，所述非易失移位寄存器包括多個(gè)非易失存儲(chǔ)位，其中，所述第一值能夠串行地移入所述集成電路，并且移入所述非易失移位寄存器。
6. 如權(quán)利要求1所述的集成電路，其特征在于，所述初級(jí)端調(diào)節(jié)恒流/恒壓控制器可操作在正常模式下以及編程模式下，其中，在正常模式中，所述初級(jí)端調(diào)節(jié)恒流/恒壓控制器以恒壓模式調(diào)節(jié)輸出電壓以便所述輸出電壓被調(diào)節(jié)到所述調(diào)節(jié)的電壓值，而在編程模式中，所述初級(jí)端調(diào)節(jié)恒流/恒壓控制器以恒壓模式調(diào)節(jié)所述輸出電壓以便所述輸出電壓被調(diào)節(jié)到與所述調(diào)節(jié)的電壓值不同的電壓。
7. 如權(quán)利要求6所述的集成電路，其特征在于，所述初級(jí)端調(diào)節(jié)恒流/恒壓控制器包括線輸入電壓變化補(bǔ)償電路。
8. —種初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路，可操作在恒壓模式和恒流模式下，其特征在于，所述初級(jí)端調(diào)節(jié)恒流/恒壓控制器在非易失移位寄存器中存儲(chǔ)第一值和第二值，所述非易失移位寄存器是所述初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路的一部分，其中所述第一值是確定一個(gè)電壓的因數(shù)，在該電壓處，所述初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路在恒壓模式下調(diào)節(jié)電源輸出電壓，并且，其中所述第二值是確定一個(gè)電流的因數(shù)，在該電流處，所述初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路在恒流模式下調(diào)節(jié)電源輸出電流。
9. 如權(quán)利要求8所述的初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路，其特征在于，所述初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路可操作在編程模式下，其中，在所述編程模式下，所述初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路與由所述初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路輸出的開(kāi)關(guān)信號(hào)同步地移入信息位。
10. 如權(quán)利要求8所述的初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路，其特征在于，所述初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路包括接線電阻補(bǔ)償電路。
11. 如權(quán)利要求8所述的初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路，其特征在于，所述初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路包括效率變化補(bǔ)償電路。
12. 如權(quán)利要求8所述的初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路，其特征在于，所述初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路包括線輸入電壓變化補(bǔ)償電路。
13. 如權(quán)利要求8所述的初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路，其特征在于，所述初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路可操作在正常模式和編程模式，其中，如果所述初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路操作在恒壓模式，并且如果所述初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路的操作從正常模式切換到編程模式，那么所述初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路在恒壓模式下調(diào)節(jié)電源輸出電壓處的所述電壓被改變。
14. 一種方法，其特征在于，包括(a)將第一值和第二值移入初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路中的非易失移位寄存器，其中所述第一值可由所述初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路使用以將電源調(diào)節(jié)的輸出電壓設(shè)定到所述初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路在恒壓模式下調(diào)節(jié)到的電壓，其中，所述第二值可由所述初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路使用將電源調(diào)節(jié)的輸出電流設(shè)定到所述初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路在恒流模式下調(diào)節(jié)到的電流。
15. 如權(quán)利要求14所述的方法，其特征在于，所述初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路是在所述(a)的移入期間工作電源的一部分。
16. 如權(quán)利要求14所述的方法，其特征在于，它進(jìn)一步包括(b)將第三值移入所述非易失移位寄存器中，其中，所述初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路包括輸入電壓變化補(bǔ)償電路，并且其中，所述第三值用于設(shè)定所述輸入電壓變化補(bǔ)償電路。
17. 如權(quán)利要求14所述的方法，其特征在于，它進(jìn)一步包括(b) 使所述初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路進(jìn)入編程模式以便所述初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路將所述電源調(diào)節(jié)的輸出電壓改變到電源在所述恒壓模式下調(diào)節(jié)所述電源輸出電壓的電壓；及(c)使用所述改變的電源調(diào)節(jié)輸出電壓將所述第一和第二值編編程到所述非易失移位寄存器中。
18. 如權(quán)利要求16所述的方法，其特征在于，它進(jìn)一步包括(c) 測(cè)試電源并且從中獲得測(cè)試數(shù)據(jù)，其中步驟(c)發(fā)生在步驟(a)和(b)之前，其中，所述初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路是所述電源的一部分；和(d) 使用自動(dòng)測(cè)試設(shè)備至少部分地基于所述測(cè)試數(shù)據(jù)確定所述第三值，其中步驟(d)發(fā)生在步驟(c)之后但在步驟(a)和(b)之前。
19. 如權(quán)利要求14所述的方法，其特征在于，它進(jìn)一步包括(b)將第三值移入非易失移位寄存器中，其中所述初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路包括效率變化補(bǔ)償電路，并且其中，所述第三值用于設(shè)定所述效率變化補(bǔ)償電路。
20. 如權(quán)利要求19所述的方法，其特征在于，它進(jìn)一步包括(c)測(cè)試電源并且從中獲得測(cè)試數(shù)據(jù)，其中步驟(c)發(fā)生在步驟(a)和(b)之前，其中，所述初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路是所述電源的一部分；和(d)使用自動(dòng)測(cè)試設(shè)備至少部分地基于所述測(cè)試數(shù)據(jù)確定所述第三值，其中步驟(d)發(fā)生在步驟(c)之后但在步驟(a)和(b)之前。
21. 如權(quán)利要求14所述的方法，其特征在于，它進(jìn)一步包括(b)將第三值移入所述非易失移位寄存器中，其中所述初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路包括接線電阻補(bǔ)償電路，并且其中，所述第三值用于設(shè)定所述接線電阻補(bǔ)償電路。
22. 如權(quán)利要求21所述的方法，其特征在于，它進(jìn)一步包括(c)測(cè)試電源并且從中獲得測(cè)試數(shù)據(jù)，其中步驟(c)發(fā)生在步驟(a)和(b)之前，其中，所述初級(jí)端調(diào)節(jié)恒流/恒壓控制器集成電路是所述電源的一部分；和(d)使用自動(dòng)測(cè)試設(shè)備至少部分地基于所述測(cè)試數(shù)據(jù)確定所述第三值,其中步驟(d)發(fā)生在步驟(c)之后但在步驟(a)和(b)之前。
23. —種方法，其特征在于，包括(a) 操作初級(jí)端調(diào)節(jié)電源和從中獲得測(cè)試數(shù)據(jù)，其中，所述初級(jí)端調(diào)節(jié)電源包括集成電路和變壓器，其中，所述集成電路包括初級(jí)端調(diào)節(jié)控制器；和(b) 當(dāng)所述初級(jí)端調(diào)節(jié)電源操作時(shí)，將信息編程到集成電路，其中(b)發(fā)生在(a)的所述獲得測(cè)試數(shù)據(jù)之后。
24. 如權(quán)利要求23所述的方法，其特征在于，所述集成電路是封裝的集成電路，并且，其中(a)和(b)發(fā)生在所述封裝的集成電路的最后測(cè)試之后和所述封裝的集成電路與所述變壓器組裝以形成初級(jí)端調(diào)節(jié)電源之前。
25. —種集成電路，其特征在于，包括非易失存儲(chǔ)電路，存儲(chǔ)第一值和第二值；和用于調(diào)節(jié)初級(jí)端調(diào)節(jié)恒流/恒壓(初級(jí)端調(diào)節(jié)恒流/恒壓)電源的裝置，其中，所述第一值是在設(shè)定被調(diào)節(jié)的輸出電壓時(shí)的因數(shù)，在該被調(diào)節(jié)的輸出電壓處，所述輸出以所述電源的恒壓模式被調(diào)節(jié)，并且其中，所述第二值是在設(shè)定被調(diào)節(jié)的輸出電流時(shí)的因數(shù)，在該調(diào)節(jié)的輸出電流處，所述輸出以所述電源的恒流模式被調(diào)節(jié)。
26. 如權(quán)利要求25所述的集成電路，其特征在于，當(dāng)所述裝置操作在編程模式中時(shí)，所述裝置還用于改變所述被調(diào)節(jié)的輸出電壓，其中，所述改變的被調(diào)節(jié)的輸出電壓用于對(duì)所述非易失存儲(chǔ)電路編程。
27. —種初級(jí)端調(diào)節(jié)控制器集成電路，具有許多個(gè)非易失可重寫存儲(chǔ)器，其特征在于，所述存儲(chǔ)器被調(diào)整可存儲(chǔ)多于兩個(gè)的從下列組中取出的值設(shè)定恒壓模式電源輸出電壓的值，設(shè)定恒流模式電源輸出電流的值，控制效率變化補(bǔ)償電路的值，控制線輸入電壓變化補(bǔ)償電路的值，控制接線電阻補(bǔ)償電路的值，控制初級(jí)電感變化補(bǔ)償電路的值，將時(shí)鐘頻率設(shè)定在初級(jí)端調(diào)節(jié)控制器集成電路內(nèi)的值，和將電壓參考設(shè)定在初級(jí)端調(diào)節(jié)控制器集成電路內(nèi)的值。
全文摘要
本發(fā)明公開(kāi)了一種可編程的集成電路及方法，能使得實(shí)際電源工作點(diǎn)位于指定的界限之內(nèi)。初級(jí)端調(diào)節(jié)(PSR)控制器集成電路，包括PSR CC/CV控制器和非易失移位寄存器。包括所述集成電路的組裝電源被在線測(cè)試以確定電源輸出電壓和/或電流的誤差。確定編程信息并且移入移位寄存器。在編程期間，電源調(diào)節(jié)到不同的輸出電壓，并且不同的電壓用于移位寄存器編程。編程之后，電源操作在正常模式以便輸出電壓和電流在規(guī)格之內(nèi)。電源調(diào)節(jié)電壓和電流通過(guò)編程信息的某些位而設(shè)定。其他位設(shè)定PSR CC/CV控制器的誤差校正電路，諸如初級(jí)電感變化補(bǔ)償電路，線輸入電壓變化補(bǔ)償電路，效率變化補(bǔ)償電路，和接線電阻補(bǔ)償電路。
文檔編號(hào)H02M3/335GK101674019SQ200910129048
公開(kāi)日2010年3月17日 申請(qǐng)日期2009年3月23日 優(yōu)先權(quán)日2008年3月24日
發(fā)明者龔大偉 申請(qǐng)人:技領(lǐng)半導(dǎo)體(上海)有限公司;技領(lǐng)半導(dǎo)體股份有限公司