專利名稱：Emi減小系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及開關(guān)電源，尤其涉及開關(guān)電源中的EMI (ElectromagneticInterference，電石茲干擾)。
背景技術(shù)：
EMI (Electromagnetic Interference,電磁干擾)是指具有干擾、降低和限制電子設(shè)備有效性能的電磁分布。在集成電路中，高頻信號線、集成電路引腳、各類接插件等都可能成為干擾源，該干擾源發(fā)射的電磁波會影響其他系統(tǒng)或本系統(tǒng)內(nèi)其他子系統(tǒng)正常工作。
電磁干擾強度由半導(dǎo)體器件工作頻率、驅(qū)動設(shè)備能量、信號工作頻率、負載阻抗、走線長度、旁路電容位置等因素決定。為了減小電磁干擾，通常采用增添電源線濾波器、增加地線面積、隔離噪聲敏感器件、屏蔽噪聲產(chǎn)生器件等方法濾除噪聲，然而這些方法均會增加系統(tǒng)成本或系統(tǒng)設(shè)計復(fù)雜度。 為了解決以上問題，開發(fā)人員做出了大量工作以尋找一種價格低廉的抗電磁干擾方法，其中一種方法就是通過抖動頻率以減小系統(tǒng)對外產(chǎn)生電磁干擾。該方法是通過使頻率在小范圍內(nèi)變化而使系統(tǒng)頻譜分布在一定范圍內(nèi)，以避免系統(tǒng)頻譜能量集中在同一點，從而降低電磁能量輻射，減小電磁干擾。為了在減小電磁干擾的同時不影響系統(tǒng)正常工作，設(shè)定頻率抖動范圍通常在基準頻率的±3%左右。 傳統(tǒng)抖動頻率方法(使頻率在小范圍內(nèi)變化方法)通常通過對電流編碼來實現(xiàn)，此種方法需要較大比例電流鏡像，因此很難保證抖動頻率的精準度。

發(fā)明內(nèi)容
本發(fā)明提供了一種能解決以上問題的EMI減小系統(tǒng)。 在第一方面，本發(fā)明提供了一種EMI減小系統(tǒng)，該系統(tǒng)包括基準電壓、輸出信號，
以及包括電阻編碼電路、控制信號產(chǎn)生電路、電壓斜坡產(chǎn)生電路和比較整形電路。 該電阻編碼電路接收基準電壓及來自控制信號產(chǎn)生電路的控制信號，利用電阻編
碼方式產(chǎn)生最低電壓與該基準電壓相關(guān)且抖動電壓隨控制信號周期性變化的抖動基準電壓。 電壓斜坡產(chǎn)生電路用于產(chǎn)生斜坡信號并基于輸出信號控制該斜坡信號峰值電壓。比較整形電路用于比較抖動基準電壓與斜坡信號電壓大小，并基于比較結(jié)果產(chǎn)生所述輸出信號?？刂菩盘柈a(chǎn)生電路接收該輸出信號，并根據(jù)該輸出信號產(chǎn)生所述控制信號。由此得到一個頻率抖動的輸出信號。 在本發(fā)明的一個實施例中，控制信號產(chǎn)生電路包括邏輯編碼電路和計數(shù)器，該計數(shù)器用于對其接收到的輸出信號分頻。該邏輯編碼電路接收由該計數(shù)器分頻后的信號，并根據(jù)該信號產(chǎn)生所述控制信號。 在本發(fā)明的另一個實施例中，電阻編碼電路包括誤差放大器、第一電阻、第二電阻、第一晶體管、第二晶體管和電阻開關(guān)網(wǎng)絡(luò)。該第一電阻與該第二電阻串聯(lián)后連接至該電阻開關(guān)網(wǎng)絡(luò)輸入端。該誤差放大器一端接收基準電壓，另一端連接至第一電阻與第二電阻的連接點，從而使該連接點電壓等于基準電壓。 該第一晶體管與第一電阻串聯(lián)，該第二晶體管與電阻開關(guān)網(wǎng)絡(luò)串聯(lián)，且該第一晶體管與第二晶體管構(gòu)成電流鏡，以便該第二晶體管成比例復(fù)制流經(jīng)該第一晶體管電流。該電阻開關(guān)網(wǎng)絡(luò)根據(jù)該控制信號周期性改變其電阻值，以便其輸出電壓隨該控制信號周期性變化。 在本發(fā)明的又一個實施例中，電壓斜坡產(chǎn)生電路包括第三晶體管、電容、第四晶體管。該第三晶體管與第一晶體管、第二晶體管構(gòu)成電流鏡，并與電容串聯(lián)，以便該第三晶體管通過成比例復(fù)制該第一晶體管電流而對電容充電。該第四晶體管源極、漏極分別與該電容兩端相連，用于控制該電容充電和放電，從而在該電壓斜坡產(chǎn)生電路輸出端產(chǎn)生周期性振蕩的斜坡信號。 在本發(fā)明的還一個實施例中，該比較整形電路包括比較器，該比較器用于比較其接收到的斜坡信號電壓與抖動基準電壓大小，從而得到頻率跟隨抖動基準電壓變化的輸出信號。 本發(fā)明通過對較大電阻編碼來產(chǎn)生抖動頻率，且編碼電阻和非編碼電阻可為同型電阻，該方法頻率抖動精準度高，電路結(jié)構(gòu)簡單可靠且價格低廉。


下面將參照附圖對本發(fā)明的具體實施方案進行更詳細的說明，在附圖中 圖1是本發(fā)明一個實施例的EMI減小系統(tǒng)框圖； 圖2是VRAMP、 VREF1與F0UT波形關(guān)系示意圖； 圖3是本發(fā)明一個實施例的EM I減小系統(tǒng)實現(xiàn)電路圖 圖4是F0UT與Qi......Q9、&......&波形關(guān)系示意圖； 圖5是本發(fā)明一個實施例的邏輯編碼輸出序列示意圖； 圖6是本發(fā)明一個實施例的邏輯編碼電路圖； 圖7是本發(fā)明一個實施例的電阻開關(guān)網(wǎng)絡(luò)電路圖。
具體實施例方式
圖1是本發(fā)明一個實施例的EMI減小系統(tǒng)框圖。該EMI減小系統(tǒng)包括基準電壓產(chǎn)生電路110、電阻編碼電路120、控制信號產(chǎn)生電路130、比較整形電路140、電壓斜坡產(chǎn)生電路150。其中，控制信號產(chǎn)生電路130包括邏輯編碼電路131、計數(shù)器132。
基準電壓產(chǎn)生電路110產(chǎn)生參考電壓VBG，該電壓與邏輯編碼電路131產(chǎn)生的控制信號(數(shù)字信號S1……S4) —起輸入到電阻編碼電路120中，該電阻編碼電路120根據(jù)該參考電壓VBG和該控制信號(Sl……S4)產(chǎn)生一個最低電壓與VBG有關(guān)且抖動電壓AV受控制信號(Sl……S4)控制的抖動基準電壓VREF1(參見圖2中的VREF1波形圖)，且該抖動基準電壓VREF1等于其最低電壓VBG1 (該VBG1與VBG相關(guān))加上其抖動電壓A V，由于該抖動電壓AV受控制信號(Sl……S4)控制而周期性變化，因此該抖動基準電壓VRER1也受控制信號控制而周期性變化。 電壓斜坡產(chǎn)生電路150根據(jù)EMI減小系統(tǒng)的輸出信號FOUT產(chǎn)生斜坡信號VRAMP，并將該斜坡信號VRAMP發(fā)送至比較整形電路140 —個輸入端，比較整形電路140另一個輸入端接收來自電阻編碼電路120的抖動基準電壓VREFl ，并實時比較VREFl與VRAMP大小，在VRAMP大于VREFl時產(chǎn)生高電平，在VRAMP小于VREFl時產(chǎn)生低電平，從而得到頻率隨VREFl周期性抖動的數(shù)字信號FOUT。 計數(shù)器132由若干觸發(fā)器級聯(lián)，用于對其接收到的系統(tǒng)輸出信號FOUT分頻，并選
取某些觸發(fā)器Q端(如Q5......Q9)及Q非端(如&......作為該計數(shù)器132輸出端。
以下僅以計數(shù)器132為9位計數(shù)器(即其包含9個觸發(fā)器)且輸出信號為Q5......Q9、
&......^為例加以闡述。邏輯編碼電路131接收來自計數(shù)器132的輸出信號Q5......Q9、 &......&，并根
據(jù)其接收到的信號Q5……Q9、&……&產(chǎn)生控制信號S4、 S3、 S2、 Sl，且該控制信號是十進制從15到0再從0到15循環(huán)變化的數(shù)字信號。下面詳細闡述EMI減小系統(tǒng)各模塊的功能和作用。 圖3是本發(fā)明一個實施例的EMI減小系統(tǒng)實現(xiàn)電路圖。 在該EMI減小系統(tǒng)中，電阻編碼電路包括誤差放大器EA1、晶體管M1、晶體管M2、電阻開關(guān)網(wǎng)絡(luò)、電阻R1和電阻R2。 誤差放大器EA1、電阻R1、晶體管M1構(gòu)成負反饋環(huán)，以便誤差放大器EA1同相端輸入電壓VN等于其反相端輸入電壓VBG，由于Rl、 R2串聯(lián)，則VBG1電壓等于VBG^^ 。晶體管M1、M2構(gòu)成電流鏡，設(shè)M1、M2寬長比之比等于K : 1，則流經(jīng)M2電流為流經(jīng)Ml電流1/K，因此流經(jīng)M2電流(即流經(jīng)電阻開關(guān)網(wǎng)絡(luò)電流)等于=+ 。 電阻開關(guān)網(wǎng)絡(luò)接收與該基準電壓VBG成線性關(guān)系的VBG1 (具體關(guān)系為VBOVBG^^)并接收來自邏輯編碼電路140的控制信號(Sl、 S2、 S3、 S4)，根據(jù)該控
制信號周期性改變該電阻開關(guān)網(wǎng)絡(luò)的電阻值(具體如何通過控制信號周期性改變其電阻值將在以下內(nèi)容中得到闡述)，從而得到與該可變電阻及電壓VBG1相關(guān)的抖動基準電壓VREF1，且該相關(guān)關(guān)系為VREF1 = VBG1+I具，其中12為流經(jīng)M2電流即該電阻開關(guān)網(wǎng)絡(luò)電流，Rx為該電阻開關(guān)網(wǎng)絡(luò)的可變電阻。因此VREF1是一個最低電壓為VBG1，抖動電壓為I2RX的抖動基準電壓。 圖3中，電壓斜坡產(chǎn)生電路包括晶體管M3、電容C1和晶體管M4。晶體管M3與晶體管M1、M2構(gòu)成電流鏡，并與電容C1串聯(lián)，以便M3通過成比例復(fù)制M1電流對電容C1充電。
晶體管M4與電容C1構(gòu)成充放電電路，且電容C1 一端與地相連，另一端與晶體管M3相連，并該連接點為電壓斜坡產(chǎn)生電路輸出端VRAMP，因此輸出端電壓VRAMP等于電容C1兩端電壓。 初始時刻電容Cl電壓為零，電容Cl被充電，Cl電壓VRAMP線性升高直到VRAMP達到電阻開關(guān)網(wǎng)絡(luò)輸出端電壓VREF1后，晶體管M4開啟，電容Cl開始放電且迅速放電至零，而后晶體管M4關(guān)閉，電容C1開始充電，周而復(fù)始，從而形成周期性振蕩斜坡信號(如圖2中的VRAMP波形圖)。根據(jù)電容充放電公式IT = CV可知，系統(tǒng)振蕩頻率滿足
/ =廣't，墜，，射幢I3艦船匕證靴流頻幢I1翻。
頻率和疊加的抖動頻率僅僅由電阻和電容確定，與其余參數(shù)無關(guān)，且系統(tǒng)最終輸出頻率為<formula>formula see original document page 8</formula>
晶體管M4被開啟或被關(guān)閉由比較整形電路輸出信號F0UT(同時也是該EMI減小
系統(tǒng)輸出信號)控制。比較整形電路包括比較器CMP，且該比較器CMP輸出端為該EMI減小
系統(tǒng)輸出端FOUT。該比較器CMP同向端輸入電壓為電容C1電壓VRAMP，其反向端輸入電壓
為電阻開關(guān)網(wǎng)絡(luò)輸出電壓VREF1，比較器CMP實時比較VRAMP與VREFl大小，當VRAMP電壓
高于VREFl電壓時，比較器CPM輸出高電平；當VRAMP電壓低于VREFl電壓時，比較器CPM
輸出低電平。因此比較器CPM通過比較VRAMP與VREFl大小而得到數(shù)字信號F0UT(如圖2
中的FOUT波形圖)。 在本發(fā)明的一個實施例中，該比較整形電路包括偶數(shù)個相互串聯(lián)的反相器，且該串聯(lián)反相器輸入端連接至該比較器CMP的輸出端，該串聯(lián)反相器輸出端連接至該EMI減小系統(tǒng)的輸出端F0UT，以便該相互串聯(lián)的反相器對該比較器CMP輸出信號進行整形。
計數(shù)器接收來自比較整形電路的輸出信號F0UT，并對該FOUT信號進行分頻。以9位計數(shù)器為例，該計數(shù)器輸入為FOUT信號，輸出為該FOUT信號的9個分頻信號中的Q5......Q9信號及&......&信號(圖4中未標示具體輸出信號)。 圖4是F0UT與Q！......Q9、 ^......^波形關(guān)系示意圖。需要說明的是，圖4
僅示意性描述出FOUT、 ......Q5、 ^......&波形關(guān)系，實際上，Q6......Q9產(chǎn)生原理與
......Q5相同，&......&產(chǎn)生原理與5T......&相同。 圖4中，1號觸發(fā)器接收FOUT信號，并對該FOUT信號進行分頻從而得到Q工信號，該頻率是FOUT頻率一半，即Q工周期為FOUT周期兩倍；……；9號觸發(fā)器接收Q8信號，并對該Q8信號進行分頻從而得到Q9信號，該Q9頻率是Q8頻率一半；&......&通過分別對
......Qg取非得到。邏輯編碼電路接收來自計數(shù)器的信號Q5......Q9、 &......^，并依據(jù)該信號產(chǎn)生
十進制從15到0再從0到15周期性變化的數(shù)字信號S4、 S3、 S2、 Sl。具體地，該數(shù)字信號S4、 S3、 S2、 SI從1111、1110、1101、1100、1011、1010、1001、1000、0111、0110、0101、0100、0011、0010、0001、0000、再從0000、0001、0010、0011、0100、0101、0110、0111、1000、1001、1010、1011、1100、1101、1110、1111……周期性循環(huán)變化，如圖5所示，圖5是本發(fā)明一個實
施例的邏輯編碼輸出序列示意圖。 圖6是本發(fā)明一個實施例的邏輯編碼電路圖，該邏輯編碼電路由8個與門和4個
或門組成，其中4個與門一端分別輸入Q5......Q8，另一端輸入Q9 ;另外4個與門一端分別
輸入&......&，另一端輸入& ;4個或門一端分別輸入所述輸入為Q9與門的輸出，另一端
分別輸入所述輸入為&與門的輸出，該4個或門相或后輸出控制信號Sl、 S2、 S3、 S4。
圖6邏輯編碼電路的輸入輸出關(guān)系滿足，S1 =Q5 *Q9+^*^，S2 = Q6 *Q9+^ *^，S3 = Q7面，S4 = Q8 Q9+^ ^。因此，當輸入Q5、 Q6、 Q7、 Q8、 Q9從0、0、0、0、0
到0、0、0、1、0......1、1、1、1、0......1、1、1、1、1周期性循環(huán)變化時，輸出S4、 S3、 S2、 Sl從1、
1、1、1到1、1、1、0......0、0、0、0......1、1、1、1周期性變化，如圖5所示。 電阻編碼電路中的電阻開關(guān)網(wǎng)絡(luò)接收控制信號Sl、 S2、 S3、 S4，并根據(jù)該控制信號Sl、 S2、 S3、 S4周期性地變化該電阻開關(guān)網(wǎng)絡(luò)的電阻，從而得到周期性變化的輸出電壓VREF1。在公式VREFl = VBG1+I2XRX，由于VBG1、 I 2不變，因此VREF1隨電阻開關(guān)網(wǎng)絡(luò)電阻Rx變化而變化。下面以一個具體實施例詳細闡述如何通過控制信號Sl、 S2、 S3、 S4周期性改變電阻Rx。 圖7是本發(fā)明一個實施例的電阻開關(guān)網(wǎng)絡(luò)電路圖，該電阻開關(guān)網(wǎng)絡(luò)采用的是8421電阻編碼方式。 圖7中，電阻開關(guān)網(wǎng)絡(luò)包括電阻8R、電阻4R、電阻2R、電阻1R及其相應(yīng)控制開關(guān)K4、K3、K2、K1，其中，8R電阻為8個1R串聯(lián)電阻，同理4R、2R電阻。電阻8R、4R、2R、 1R相互串聯(lián)，且8R —端接入VBG1，另一端與4R相連；1R —端與2R相連，另一端接入VREF1。
控制信號S1、S2、S3、S4輸入至圖7的電阻開關(guān)網(wǎng)絡(luò)，分別控制K1、K2、K3、K4開啟或關(guān)閉以便控制1R、2R、4R、8R接入到電阻開關(guān)網(wǎng)絡(luò)，從而控制改變電阻開關(guān)網(wǎng)絡(luò)的電阻值Rx。 具體地，輸入控制信號S1、S2、S3、S4為1、1、1、1時，電阻開關(guān)網(wǎng)絡(luò)輸出電阻為0 ;輸入控制信號Sl、 S2、 S3、 S4為0、1、1、1，輸出電阻為1R ;接著輸入控制信號Sl、 S2、 S3、 S4為1、0、1、1，輸出電阻為2R ;……；輸入控制信號Sl、 S2、 S3、 S4為0、0、0、0，輸出電阻為
15R;……；因此輸出電阻隨輸入控制信號周期性循環(huán)變化。 根據(jù)電阻開關(guān)網(wǎng)絡(luò)輸出電壓公式VREF1 = VBGl+I2XRy可知，電阻開關(guān)網(wǎng)絡(luò)電阻Rx從OR到15R再從15R到OR變化時，電壓VREFl隨Rx周期性變化，具體波形參見圖2中的VREFl波形。 圖2是VRAMP、 VREFl與FOUT波形關(guān)系示意圖。圖2中，VREFl是從VBG1到VBG1+I2W5R變化，而后又由VBG1+I2W5R到VBG1周期性變化的振蕩波形。VRAMP受VREFl控制，VRAMP從零開始上升直到上升到VREF1，再迅速下降，進而形成周期性斜坡信號。當VRAMP小于VREFl時，F(xiàn)OUT —直處于低電平， 一旦VRAMP大于VREFl， FOUT就會產(chǎn)生一個脈沖，因此FOUT周期等于VREFl波形周期即FOUT頻率等于VREFl頻率，從而實現(xiàn)FOUT頻率抖動對VREFl電壓抖動的跟蹤作用。 顯而易見，在不偏離本發(fā)明的真實精神和范圍的前提下，在此描述的本發(fā)明可以有許多變化。因此，所有對于本領(lǐng)域技術(shù)人員來說顯而易見的改變，都應(yīng)包括在本權(quán)利要求書所涵蓋的范圍之內(nèi)。本發(fā)明所要求保護的范圍僅由所述的權(quán)利要求書進行限定。
權(quán)利要求
一種EM I減小系統(tǒng)，包括基準電壓(VBG)和輸出信號(FOUT)，以及包括電阻編碼電路、控制信號產(chǎn)生電路、電壓斜坡產(chǎn)生電路和比較整形電路；電阻編碼電路接收基準電壓(VBG)及來自控制信號產(chǎn)生電路的控制信號(S1、S2、S3、S4)，利用電阻編碼方式產(chǎn)生最低電壓與該基準電壓(VBG)相關(guān)且抖動電壓隨控制信號(S1……S4)周期性變化的抖動基準電壓(VREF1)；電壓斜坡產(chǎn)生電路用于產(chǎn)生斜坡信號并基于輸出信號(FOUT)控制該斜坡信號的峰值電壓；比較整形電路用于比較所述抖動基準電壓(VREF1)與所述斜坡信號(VRAMP)電壓大小，并基于該比較結(jié)果產(chǎn)生所述輸出信號(FOUT)；控制信號產(chǎn)生電路接收所述輸出信號(FOUT)，并根據(jù)該輸出信號(FOUT)產(chǎn)生所述控制信號(S4、S3、S2、S1)；由此得到一個頻率抖動的輸出信號(FOUT)。
2. 如權(quán)利要求1所述的一種EM I減小系統(tǒng)，其特征在于，包括基準電壓產(chǎn)生電路，該基 準電壓產(chǎn)生電路用于產(chǎn)生基準電壓(VBG)。
3. 如權(quán)利要求1所述的一種EM I減小系統(tǒng)，其特征在于，所述控制信號產(chǎn)生電路包括邏輯編碼電路和計數(shù)器；所述計數(shù)器用于對其接收到的所述輸出信號(FOUT)分頻；所述邏輯編碼電路接收由該計數(shù)器分頻后的信號，并根據(jù)該信號產(chǎn)生所述控制信號(S4、S3、S2、S1)。
4. 如權(quán)利要求3所述的一種EMI減小系統(tǒng)，其特征在于，所述邏輯編碼電路由門電路構(gòu)成。
5. 如權(quán)利要求l所述的一種EMI減小系統(tǒng)，其特征在于，所述電阻編碼電路包括誤差比較器(EA1)、第一電阻(Rl)、第二電阻(R2)、第一晶體管(Ml)、第二晶體管(M2)和電阻開關(guān)網(wǎng)絡(luò)；該第一電阻(Rl)與該第二電阻(R2)串聯(lián)后連接至該電阻開關(guān)網(wǎng)絡(luò)輸入端(VBG1);該誤差放大器(EA1) —端接收所述基準電壓(EA1)，另一端連接至第一電阻(Rl)與第二電阻(R2)的連接點，從而使該連接點電壓等于所述基準電壓(VBG);該第一晶體管(Ml)與第一電阻(Rl)串聯(lián)，該第二晶體管(M2)與電阻開關(guān)網(wǎng)絡(luò)串聯(lián)，且該第一晶體管(Ml)與第二晶體管(M2)構(gòu)成電流鏡，以便該第二晶體管(M2)成比例復(fù)制流經(jīng)該第一晶體管(Ml)電流；該電阻開關(guān)網(wǎng)絡(luò)根據(jù)該控制信號(S1、S2、S3、S4)周期性改變其電阻值，以便其輸出電壓(VREF1)隨該控制信號周期性變化。
6. 如權(quán)利要求5所述的一種EMI減小系統(tǒng)，其特征在于，所述抖動基準電壓(VREF1)的最低電壓(VBG1)與所述基準電壓(VBG)相關(guān)關(guān)系為 <formula>formula see original document page 2</formula>
7. 如權(quán)利要求5所述的一種EMI減小系統(tǒng)，其特征在于，所述電阻開關(guān)網(wǎng)絡(luò)采用8421電阻編碼方法。
8. 如權(quán)利要求1所述的一種EMI減小系統(tǒng)，其特征在于，所述電壓斜坡產(chǎn)生電路包括第三晶體管(M3)、電容(Cl)、第四晶體管(M4);該第三晶體管(M3)與第一晶體管(Ml)、第二晶體管(M2)構(gòu)成電流鏡，并與電容(Cl)串聯(lián)，以便該第三晶體管(M3)通過成比例復(fù)制該第一晶體管(Ml)電流而對電容(Cl)充電；該第四晶體管(M4)源極、漏極分別與該電容(Cl)兩端相連，用于控制該電容(Cl)充電和放電，從而在該電壓斜坡產(chǎn)生電路輸出端產(chǎn)生周期性振蕩的斜坡信號(VRAMP)。
9. 如權(quán)利要求8所述的一種EM I減小系統(tǒng)，其特征在于，所述第四晶體管(M4)接收所述輸出信號(FOUT)，并通過該輸出信號(F0UT)控制該第四晶體管(M4)開啟和關(guān)閉，從而完成對電容(Cl)充放電。
10. 如權(quán)利要求1所述的一種EM I減小系統(tǒng)，其特征在于，所述比較整形電路包括比較器(CMP);該比較器(CMP)用于比較其接收到的所述斜坡信號(VRAMP)電壓與所述抖動基準電壓(VREF1)大小，從而得到頻率跟隨抖動基準電壓(VREF1)變化的輸出信號(F0UT)。
11. 如權(quán)利要求10所述的一種EM I減小系統(tǒng)，其特征在于，所述比較整形電路包括偶數(shù)個串聯(lián)反相器，該偶數(shù)個串聯(lián)反相器用于對所述比較器(CMP)輸出信號進行整形。
12. —種EMI減小系統(tǒng)，包括基準電壓(VBG)和輸出信號(FOUT)，并包括第二晶體管(M2)、電阻開關(guān)網(wǎng)絡(luò)、第三晶體管(M3)、充放電電路、比較器(CMP)、控制信號產(chǎn)生電路；該電阻開關(guān)網(wǎng)絡(luò)接收與所述基準電壓(VBG)相關(guān)的電壓(VBG1)及來自控制信號產(chǎn)生電路的控制信號(Sl、 S2、 S3、 S4)，并根據(jù)該控制信號對該電阻開關(guān)網(wǎng)絡(luò)的電阻編碼，從而得到最低電壓與基準電壓(VBG)有關(guān)且抖動電壓隨控制信號周期性變化的抖動基準電壓(VREF1);該控制信號產(chǎn)生電路接收所述輸出信號(FOUT)，并根據(jù)該輸出信號(F0UT)產(chǎn)生所述控制信號(S1、S2、S3、S4);該第二晶體管(M2)與該第三晶體管(M3)構(gòu)成電流鏡，以便該第三晶體管(M3)通過成比例復(fù)制該電阻開關(guān)網(wǎng)絡(luò)電流對該充放電電路充電；該充放電電路接收所述輸出信號(FOUT)，并根據(jù)該輸出信號(F0UT)控制該充放電電路充電和放電，從而形成斜坡信號(VRAMP);該比較器(CMP)接收所述抖動基準電壓(VREF1)及所述斜坡信號(VRAMP)，比較該抖動基準電壓(VREF1)與該斜坡電壓(VRAMP)大小，并基于該比較結(jié)果產(chǎn)生所述輸出信號(F0UT)。
13. 如權(quán)利要求12所述的一種EM I減小系統(tǒng)，包括誤差放大器(EA1)、第一晶體管(Ml)、第一電阻(Rl)、第二電阻(R2);該誤差放大器(EA1) —個輸入端為所述基準電壓(VBG)，另一個輸入端連接至相互串聯(lián)的第一電阻(Rl)與第二電阻(R2)間，且該誤差放大器(EA1)、第一電阻(Rl)、第一晶體管(Ml)構(gòu)成負反饋環(huán)，從而該第一電阻(Rl)輸出電壓等于VBG^^ 。
14. 如權(quán)利要求12所述的一種EMI減小系統(tǒng)，其特征在于，所述充放電電路包括電容(Cl)、第四晶體管(M4)，且該第四晶體管(M4)通過其接收到的輸出信號(F0UT)控制該電容(Cl)充電和放電。
15. 如權(quán)利要求12所述的一種EMI減小系統(tǒng)，其特征在于，所述控制信號產(chǎn)生電路包括計數(shù)器和邏輯編碼電路；所述計數(shù)器用于對其接收到的所述輸出信號(F0UT)分頻；所述邏輯編碼電路接收由該計數(shù)器分頻后的信號，并根據(jù)該信號產(chǎn)生所述控制信號(S4、S3、S2、SI)。
全文摘要
本發(fā)明涉及EMI減小系統(tǒng)。本發(fā)明包括電阻編碼電路、控制信號產(chǎn)生電路、電壓斜坡產(chǎn)生電路和比較整形電路。該電阻編碼電路接收基準電壓及來自控制信號產(chǎn)生電路的控制信號，利用電阻編碼方式產(chǎn)生最低電壓與該基準電壓相關(guān)且抖動電壓隨控制信號周期性變化的抖動基準電壓。該電壓斜坡產(chǎn)生電路用于產(chǎn)生斜坡信號并基于輸出信號控制該斜坡信號的峰值電壓。比較整形電路用于比較抖動基準電壓與斜坡信號電壓大小，并基于該比較結(jié)果產(chǎn)生輸出信號?？刂菩盘柈a(chǎn)生電路接收輸出信號，并根據(jù)該輸出信號產(chǎn)生控制信號。本發(fā)明的EMI減小系統(tǒng)頻率抖動精準度高，電路結(jié)構(gòu)簡單可靠且價格低廉，廣泛適用于開關(guān)電源中。
文檔編號H02M1/44GK101783585SQ20091024357
公開日2010年7月21日 申請日期2009年12月25日 優(yōu)先權(quán)日2009年12月25日
發(fā)明者劉柳勝, 景衛(wèi)兵, 程寶洪, 鄭儒富 申請人:美芯晟科技(北京)有限公司