專利名稱：電源控制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種節(jié)能電路，且特別是有關(guān)于一種可降低軟關(guān)機模式下功率消 耗的電源控制電路。
背景技術(shù)：
隨著全球暖化的議題愈來愈被重視，環(huán)保意識日趨重要，凡是與電源消耗有關(guān)的 家電用品、機械設(shè)備以及電腦產(chǎn)品等等，都朝向如何使用最小的電力以達到最大的效能為 目的的方向設(shè)計。參照歐盟歐盟執(zhí)委會于2008年6月底訂定的「辦公室及家用電子電器產(chǎn)品的待機 省電標(biāo)準(zhǔn)規(guī)章」草案，此草案已經(jīng)于2008年底通過執(zhí)委會第1275/2008號決議。在草案中規(guī) 定家電產(chǎn)品、信息科技產(chǎn)品、消費電子產(chǎn)品以及玩具、娛樂、運動設(shè)備等4大類，于規(guī)章生效 一年后(2009年底)，所有受規(guī)范的產(chǎn)品的待機/重新啟動模式(standby/reactivation) 的電力損耗不得超過1W。因此，所有要在歐盟銷售的消費電子產(chǎn)品均須符合上述待機/重新啟動模式 (standby/reactivation)的電力損耗不得超過IW的電源規(guī)范。制造商必須提供相關(guān)信息 以確認(rèn)產(chǎn)品是否符合待機省電標(biāo)準(zhǔn)，如待機省電的測試參數(shù)資料、測試符合性評估設(shè)備的 特性等。然而，目前的消費性電子產(chǎn)品并未有相關(guān)的省電設(shè)計以符合歐盟待機省電標(biāo)準(zhǔn)規(guī) 章的規(guī)定。

發(fā)明內(nèi)容
本發(fā)明提供一種電源控制電路，可在軟關(guān)機模式下，將待機電源關(guān)閉以降低電力 消耗。當(dāng)系統(tǒng)準(zhǔn)備重新啟動時，電源控制電路會重新提供待機電源至系統(tǒng)，讓系統(tǒng)正常運 作。電源控制電路可自動管理待機電源以達到節(jié)能省電的效果。本發(fā)明提出一種電源控制電路，包括一第一開關(guān)與一控制單元。第一開關(guān)耦接于 一待機電源與一主機系統(tǒng)之間，控制單元耦接于第一開關(guān)，并根據(jù)一電源開關(guān)信號與主機 系統(tǒng)所輸出的一休眠信號控制第一開關(guān)是否導(dǎo)通。其中，當(dāng)主機系統(tǒng)進入一軟關(guān)機狀態(tài)時， 控制單元關(guān)閉第一開關(guān)以停止提供該待機電源至該主機系統(tǒng)。在本發(fā)明一實施例中，其中當(dāng)電源開關(guān)信號致能使主機系統(tǒng)由軟關(guān)機狀態(tài)進入一 開機狀態(tài)時，控制單元導(dǎo)通第一開關(guān)以提供待機電源至主機系統(tǒng)。在本發(fā)明一實施例中，上述電源控制電路更包括一第二開關(guān)，耦接于電源開關(guān)信 號與主機系統(tǒng)之間，且第二開關(guān)的一控制端耦接于第一開關(guān)與主機系統(tǒng)的共用接點。一第 一電阻，耦接于待機電源與電源開關(guān)信號之間以及一第二電阻，耦接于第二開關(guān)與主機系 統(tǒng)的共用接點與第二開關(guān)的控制端之間。在本發(fā)明一實施例中，上述控制單元包括一 D型觸發(fā)器、一反相器、一第三電阻、 一第四電阻、一第五電阻以及一電容。D型觸發(fā)器具有一輸入端、一時脈端、一致能端與一輸 出端，致能端耦接于休眠信號，輸出耦接于第一開關(guān)的一控制端。反相器的輸入耦接于D型觸發(fā)器的輸出端，反相器的輸出耦接于D型觸發(fā)器的輸入端。第三電阻耦接于D型觸發(fā)器 的輸入端與待機電源之間，第四電阻耦接于D型觸發(fā)器的時脈端與電源開關(guān)信號之間。第 五電阻耦接于D型觸發(fā)器的輸出端與一接地端之間。電容耦接于D型觸發(fā)器的時脈端與一 接地端之間。在本發(fā)明一實施例中，上述第一開關(guān)為一 PMOS晶體管，第二開關(guān)為一 NMOS晶 體管。上述休眠信號為符合先進配置與電力接口(advancedconfiguration and power interface, ACPI)規(guī)范中的S4狀態(tài)的指示信號，該軟關(guān)機狀態(tài)則包括ACPI標(biāo)準(zhǔn)中的S5狀 態(tài)。基于上述，本發(fā)明可在軟關(guān)機狀態(tài)時停止提供待機電源至后端的主機系統(tǒng)，借此 降低在軟關(guān)機狀態(tài)下的電力消耗以達到節(jié)能省電的效果。


為讓本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，以下結(jié)合附圖對本發(fā)明的具 體實施方式作詳細(xì)說明，其中圖1繪示本發(fā)明一實施例的電源控制電路。圖2繪示本實施例的電源控制電路100的電路圖。圖3繪示由關(guān)機狀態(tài)進入開機狀態(tài)的波型圖。圖4繪示由開機狀態(tài)進入待命狀態(tài)的波形圖。圖5繪示由開機狀態(tài)進入關(guān)機狀態(tài)的波形圖。主要元件符號說明100:電源控制電路110:控制單元120:第一開關(guān)130 第二開關(guān)140 主機系統(tǒng)210 =D型觸發(fā)器220 反相器310、410、510、520 脈沖信號320 信號波形SB 待機電源SBB 第二待機電源Sff 電源開關(guān)信號SWB:第二電源開關(guān)信號SLP 休眠信號S3 :S3狀態(tài)的指示信號Ql =PMOS 晶體管Q2 匪OS晶體管Rl R5:電阻Cl 電容
4
Q =D型觸發(fā)器210的輸出端D =D型觸發(fā)器210的輸入端OE =D型觸發(fā)器210的致能端CP =D型觸發(fā)器210的時脈端T1、T2:時間
具體實施例方式請參照圖1，圖1繪示本發(fā)明一實施例的電源控制電路，電源控制電路100包括控 制單元110、第一開關(guān)120與第二開關(guān)130，控制單元110耦接于第一開關(guān)120與第二開關(guān) 130，并根據(jù)電源開關(guān)信號SW與主機系統(tǒng)140所輸出的休眠信號SLP控制第一開關(guān)120與 第二開關(guān)130的導(dǎo)通與否。第一開關(guān)120耦接于待機電源SB與主機系統(tǒng)140之間，用以決 定是否將輸出至主機系統(tǒng)140。經(jīng)由第一開關(guān)120調(diào)整后的待機電源SB以第二待機電源 SBB表示。第二開關(guān)130則耦接于電源開關(guān)信號SW與主機系統(tǒng)140之間，且其控制端耦接 于第二待機電源SBB。當(dāng)?shù)诙龣C電源SBB致能時，第二開關(guān)130導(dǎo)通，而第二開關(guān)130所 輸出的信號以第二電源開關(guān)信號SWB表示。休眠信號SLP可用來表示主機系統(tǒng)140的電源狀態(tài)，在本實施例中以筆記型 電腦為例，休眠信號SLP為先進組態(tài)與電力介面(advanced configuration andpower interface, ACPI)規(guī)范中的S4狀態(tài)的指示信號。主機系統(tǒng)140例如為主機板。休眠信號 SLP可由主機系統(tǒng)140中的南橋芯片或芯片組產(chǎn)生。待機電源SB例如是5V的待機電源，會 在筆記型電腦連接上電源插頭或裝上電池時產(chǎn)生，以供筆記本電腦待機使用。電源開關(guān)信 號SW則是由電源開關(guān)產(chǎn)生，主機系統(tǒng)140會根據(jù)電源開關(guān)信號SW決定進行開機程序或由 開機狀態(tài)進入軟關(guān)機狀態(tài)(soft-off state)。在本實施例中，軟關(guān)機狀態(tài)為ACPI規(guī)范中 的S5模式或S4模式。以ACPI規(guī)范來說，當(dāng)電腦進入軟關(guān)機狀態(tài)時，休眠信號SLP便會隨 之轉(zhuǎn)換為邏輯低電位。控制單元110會根據(jù)休眠信號SLP來判斷主機系統(tǒng)140的電源狀態(tài)，當(dāng)主機系統(tǒng) 140進入軟關(guān)機狀態(tài)時，控制單元140會關(guān)閉第一開關(guān)120以停止提供待機電源SB至主機 系統(tǒng)140。當(dāng)主機系統(tǒng)140由軟關(guān)機狀態(tài)進入開機狀態(tài)時，控制單元140會導(dǎo)通第一開關(guān) 120以重新提供待機電源SB至主機系統(tǒng)140。這樣，在軟關(guān)機狀態(tài)下，系統(tǒng)僅需提供電源至 電源控制電路100，而不需提供待機電源SB至主機系統(tǒng)140以節(jié)省電源消耗。在第一開關(guān) 120導(dǎo)通后，第二開關(guān)130會隨之被致能的第二待機電源SBB導(dǎo)通，讓電源開關(guān)信號SW可以 傳導(dǎo)至主機系統(tǒng)140。當(dāng)使用者按下電源開關(guān)所產(chǎn)生的電源開關(guān)信號SW使主機系統(tǒng)140進 入軟關(guān)機狀態(tài)時(例如按下電源開關(guān)大于4秒)，控制單元110便會根據(jù)電源開關(guān)信號SW 與休眠信號SLP關(guān)閉第一開關(guān)120。接下來，進一步說明電源控制電路100的電路結(jié)構(gòu)，請參照圖2，圖2繪示本實 施例的電源控制電路100的電路圖。第一開關(guān)120利用PMOS晶體管(Pcharmel metal oxide semiconductor transistor，簡稱 PM0S)Q1 實施，第二開關(guān) 130 則利用 NMOS 晶體管 (N channel metal oxide semiconductor transistor，■禾爾 NM0S) Q2 $ 。110 則利用D型觸發(fā)器210與周邊電路組成，周邊電路主要包括電阻R3 R5、電容Cl與反相 器220。PMOS晶體管Ql耦接于待機電源SB與主機系統(tǒng)140之間，其柵極(控制端)耦接于D型觸發(fā)器210的輸出端Q0 NMOS晶體管Q2耦接于電源開關(guān)信號SW與主機系統(tǒng)140之 間，其柵極(控制端)耦接于第二待機電源SBB。經(jīng)由PMOS晶體管Ql輸出的待機電源SB 以第二待機電源SBB表示，而經(jīng)由NMOS晶體管Q2輸出的電源開關(guān)信號SW以第二電源開關(guān) 信號SWB表示。電阻Rl耦接于待機電源SB與電源開關(guān)信號SW之間，電阻R2耦接于NMOS晶體管 Q2的柵極與源極(也就是NMOS晶體管Q2與主機系統(tǒng)140的共用接點)之間。電阻R3耦 接于D型觸發(fā)器210的輸入端D與待機電源SB之間，電阻R4耦接于D型觸發(fā)器210的時 脈端CP與電源開關(guān)信號SW之間。電阻R5耦接于D型觸發(fā)器210的輸出端Q與接地端GND 之間。電容C 1耦接于D型觸發(fā)器210的時脈端CP與接地端GND之間。反相器220的輸 入端耦接D型觸發(fā)器210的輸出端Q，反相器220的輸出端耦接D型觸發(fā)器210的輸入端 D。休眠信號SLP耦接于D型觸發(fā)器210的致能端0E，當(dāng)休眠信號SLP為邏輯低電位時，D 型觸發(fā)器210會致能，當(dāng)休眠信號SLP為邏輯高電位時，D型觸發(fā)器210會失能而使得輸出 端Q維持在高阻抗。接下來，配合波形圖說明圖2中電源控制電路100的動作。請參照圖3，圖3繪示 由關(guān)機狀態(tài)進入開機狀態(tài)的的波型圖。其中L表邏輯低電位，H表示邏輯高電位。當(dāng)系統(tǒng) 插上電源插頭后，待機電源SB便會維持在邏輯高電位(H)，休眠信號SLP會維持在邏輯低電 位以致能D型觸發(fā)器210。電源開關(guān)信號SW會因為電阻R4與電容Cl所構(gòu)成的延遲電路而 產(chǎn)生一個上升緣。D型觸發(fā)器會因為電源開關(guān)信號SW的轉(zhuǎn)態(tài)(由L至H)而將輸出端Q轉(zhuǎn) 換為高電位，此時PMOS晶體管Ql不導(dǎo)通，第二待機電源SBB會維持在低電位。D型觸發(fā)器 120的輸入端D會因為反相器220的關(guān)系而處于邏輯低電位。當(dāng)電源開關(guān)被按下時，電源開關(guān)信號SW會產(chǎn)生一個負(fù)向的脈沖信號310，此脈沖 信號310的上升緣會使D型觸發(fā)器210的輸出端Q轉(zhuǎn)換為低電位(因為此時反相器220的 輸出為邏輯低電位)。PMOS晶體管Q2會被導(dǎo)通而使得第二待機電源SBB被拉升為高電位， 如信號波形320所示。信號波形320與脈沖信號310之間的延遲時間是由于D型觸發(fā)器 210的反應(yīng)延遲所致，會根據(jù)所使用的元件型號不同而有所差異。在本實施例中，D型觸發(fā) 器210例如是i^iirchiIdSemiconductor，型號NC7SD74的D型觸發(fā)器，但本發(fā)明并不受限。PMOS晶體管Q2導(dǎo)通后，第二待機電源SBB的高電位會導(dǎo)通NMOS晶體管Q2，讓第 二電源開關(guān)信號SWB拉高為高電位。此時，主機系統(tǒng)140會因第二電源開關(guān)信號SWB的拉 高而進行開機程序。此時，休眠信號SLP都會因系統(tǒng)開機而拉高為高電位，表示S3狀態(tài)的 信號S3也會隨的拉高為高電位。圖4繪示由開機狀態(tài)進入待命狀態(tài)的波形圖，在開機狀態(tài)中，PMOS晶體管Ql與 NMOS晶體管Q2皆導(dǎo)通，待機電源SB與第一待機電源SBB維持在邏輯高電位。D型觸發(fā)器 120的輸出端Q維持在邏輯低電位，D型觸發(fā)器120的輸入端D則處于邏輯高電位。當(dāng)電源 開關(guān)被按下而使電源開關(guān)信號SW產(chǎn)生脈沖寬度小于4秒的脈沖信號410時(即時間Tl小 于4秒)，第二電源開關(guān)信號SWB會產(chǎn)生相同的脈沖信號以通知主機系統(tǒng)140將電源狀態(tài)切 換為省電模式，例如S3狀態(tài)。由于此時休眠信號SLP維持在高電位，因此D型觸發(fā)器120 失能，其輸出端Q維持在低電位使得PMOS晶體管Ql與NMOS晶體管Q2仍然維持在導(dǎo)通的 狀態(tài)下。圖5繪示由開機狀態(tài)進入關(guān)機狀態(tài)的波形圖，當(dāng)電源開關(guān)被按下超過4秒而使電源開關(guān)信號SW產(chǎn)生脈沖寬度大于4秒的脈沖信號510時(即時間T2大于4秒)，主機系 統(tǒng)140會進入軟關(guān)機狀態(tài)(即S5狀態(tài))，此時休眠信號SLP會轉(zhuǎn)換為邏輯低電位，表示S3 狀態(tài)的指示信號也會轉(zhuǎn)換為低電位。由于休眠信號SLP的低電位會致能D型觸發(fā)器210，D 型觸發(fā)器210會因為脈沖信號510的上升緣而將輸出端Q轉(zhuǎn)換為邏輯高電位，PMOS晶體管 Ql隨的關(guān)閉使第二待機電源SBB轉(zhuǎn)為邏輯低電位以降低電力消耗。由于第二電源開關(guān)信號 SffB會隨電源開關(guān)信號SW變化直到NMOS晶體管Q2關(guān)閉。因此在第二待機電源SBB降為 邏輯低電位前，第二電源開關(guān)信號SWB會產(chǎn)生一個正向的脈沖信號520。由于主機系統(tǒng)140 此時已經(jīng)進入軟關(guān)機模式，因此脈沖信號520并不會對系統(tǒng)造成影響，可以忽略。經(jīng)由上述圖3 圖5的說明可以清楚得知系統(tǒng)在開機狀態(tài)、待命狀態(tài)與軟關(guān)機狀 態(tài)下的波形變化與電路動作方式。電源控制電路100會在軟關(guān)機狀態(tài)下會停止提供待機電 源SB至后端的主機系統(tǒng)140以降低電力消耗。在開機狀態(tài)與待命狀態(tài)下，電源控制電路100 會正常提供待機電源SB至后端的主機系統(tǒng)140。由于在軟關(guān)機狀態(tài)，系統(tǒng)僅需提供電源控 制電路100的工作電源，而不需提供待機電源SB至后端的主機系統(tǒng)140，因此所消耗的電力 可大為降低至數(shù)十微安培(microampere，μ A)，約0. 05瓦特(Watt)，遠低于歐盟所要求的 1瓦特的待機電源消耗功率。此外，值得注意的是，本發(fā)明的電源控制電路100可應(yīng)用于需 要電源的各種電子裝置，例如電腦、筆記型電腦或小筆電等，皆可發(fā)揮其降低待機電力消耗 的效果。上述D型觸發(fā)器210僅為本發(fā)明實施控制單元110的一實施例，控制單元110也 可以使用例如嵌入式芯片或其他數(shù)字邏輯電路來實現(xiàn)其功能，本技術(shù)領(lǐng)域具有通常知識者 在經(jīng)由本發(fā)明的揭露后，應(yīng)可輕易推知其余可行的實施方式，在此不再累述。綜上所述，本發(fā)明在待機電源與系統(tǒng)之間增設(shè)控制電路，當(dāng)系統(tǒng)處于軟關(guān)機模式 下時會有源停止供應(yīng)待機電源至后端的系統(tǒng)以降低電力消耗，借此達到節(jié)能省電的效果。雖然本發(fā)明已以較佳實施例揭示如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技 術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的修改和完善，因此本發(fā)明的保護范 圍當(dāng)以權(quán)利要求書所界定的為準(zhǔn)。
權(quán)利要求
1.一種電源控制電路，包括一第一開關(guān)，耦接于一待機電源與一主機系統(tǒng)之間；以及一控制單元，耦接于該第一開關(guān)，根據(jù)一電源開關(guān)信號與該主機系統(tǒng)所輸出的一休眠 信號控制該第一開關(guān)是否導(dǎo)通；其中，當(dāng)該主機系統(tǒng)進入一軟關(guān)機狀態(tài)時，該控制單元關(guān)閉該第一開關(guān)以停止提供該 待機電源至該主機系統(tǒng)。
2.如權(quán)利要求1所述的電源控制電路，其特征在于，當(dāng)該電源開關(guān)信號致能使該主機 系統(tǒng)由該軟關(guān)機狀態(tài)進入一開機狀態(tài)時，該控制單元導(dǎo)通該第一開關(guān)以提供該待機電源至 該主機系統(tǒng)。
3.如權(quán)利要求1所述的電源控制電路，其特征在于，更包括一第二開關(guān)，耦接于該電源開關(guān)信號與該主機系統(tǒng)之間，且該第二開關(guān)的一控制端耦 接于該第一開關(guān)與該主機系統(tǒng)的共用接點。
4.如權(quán)利要求3所述的電源控制電路，其特征在于，更包括 一第一電阻，耦接于該待機電源與該電源開關(guān)信號之間；以及一第二電阻，耦接于該第二開關(guān)與該主機系統(tǒng)的共用接點與該第二開關(guān)的該控制端之間。
5.如權(quán)利要求3所述的電源控制電路，其特征在于，該第二開關(guān)為一NMOS晶體管，該第 二開關(guān)的該控制端為該NMOS晶體管的柵極。
6.如權(quán)利要求1所述的電源控制電路，其特征在于，該控制單元包括一 D型觸發(fā)器，具有一輸入端、一時脈端、一致能端與一輸出端，該致能端耦接于該休 眠信號，該輸出耦接于該第一開關(guān)的一控制端；一反相器，該反相器的輸入耦接于該D型觸發(fā)器的該輸出端，該反相器的輸出耦接于 該D型觸發(fā)器的該輸入端；一第三電阻，耦接于該D型觸發(fā)器的該輸入端與該待機電源之間；以及 一第四電阻，耦接于該D型觸發(fā)器的該時脈端與該電源開關(guān)信號之間。
7.如權(quán)利要求6所述的電源控制電路，其特征在于，該控制單元更包括 一第五電阻，耦接于該D型觸發(fā)器的該輸出端與一接地端之間。
8.如權(quán)利要求6所述的電源控制電路，其特征在于，該控制單元更包括 一電容，耦接于該D型觸發(fā)器的該時脈端與一接地端之間。
9.如權(quán)利要求1所述的電源控制電路，其特征在于，該第一開關(guān)為一PMOS晶體管。
10.如權(quán)利要求1所述的電源控制電路，其特征在于，該電源開關(guān)信號是由一電源開關(guān) 產(chǎn)生。
11.如權(quán)利要求1所述的電源控制電路，其特征在于，該休眠信號為符合先進配置與電 力接口規(guī)范中的S4狀態(tài)的指示信號，該軟關(guān)機狀態(tài)則包括先進配置與電力接口標(biāo)準(zhǔn)中的 S5狀態(tài)。
12.如權(quán)利要求1所述的電源控制電路，其特征在于，該待機電源為一5V待機電源。
13.如權(quán)利要求1所述的電源控制電路，其特征在于，當(dāng)該系統(tǒng)主機處于該軟關(guān)機狀態(tài) 時，該休眠信號為邏輯低電位。
全文摘要
本發(fā)明提供一種電源控制電路，其包括一開關(guān)與一控制單元，開關(guān)耦接于一待機電源與一主機系統(tǒng)之間并受控于控制單元?？刂茊卧鶕?jù)一電源開關(guān)信號與主機系統(tǒng)所輸出的一休眠信號控制第一開關(guān)是否導(dǎo)通。當(dāng)主機系統(tǒng)進入一軟關(guān)機狀態(tài)時，控制單元關(guān)閉第一開關(guān)以停止提供待機電源至主機系統(tǒng)以降低電力消耗。
文檔編號H02M1/36GK102136791SQ201010023148
公開日2011年7月27日 申請日期2010年1月22日 優(yōu)先權(quán)日2010年1月22日
發(fā)明者林義炯, 林彥斌, 沈英至 申請人:環(huán)旭電子股份有限公司