專利名稱：一種欠壓保護電路的制作方法
技術領域：
本發(fā)明涉及集成電路保護技術領域，尤其涉及一種欠壓保護電路。
背景技術：
集成電路芯片工作時，電壓的穩(wěn)定尤為重要。雖然一只額定電壓為15V的芯片在 8V甚至5V的電壓下工作不會被燒毀，但是長時間的低電壓工作使芯片的功耗過大對其造成不良影響，電路穩(wěn)定性也會變得很差，所以需要使用欠壓保護電路避免電路工作在這種情況下。如圖1是現(xiàn)有技術的欠壓保護電路原理圖；圖2是基準電壓產(chǎn)生模塊電路原理圖； 在圖2中，D3、D4是穩(wěn)壓管，穩(wěn)壓值為5V ；在電源VDD上電且沒有超過穩(wěn)壓管D3的穩(wěn)壓值 5V時，由于穩(wěn)壓管D3沒有達到穩(wěn)壓值，所以輸出的參考電壓VREF和和二次電源VDD2是隨 VDD變化而變化的；當電源VDD大于穩(wěn)壓管穩(wěn)壓值5V且小于第一欠壓閾值VUVL+時，第三穩(wěn)壓管D3也達到了穩(wěn)壓值5V，由于電流鏡10的特性，第八MOS管M8的源極也達到了 5V， 此后，參考電壓VREF由電阻R4和電阻R5分壓得到，輸出恒定值，由于第四穩(wěn)壓管D4也達到了穩(wěn)壓值，因此，二次電源VDD2輸出恒定值。也就是說在電源VDD的電壓值大于穩(wěn)壓管穩(wěn)壓值5V時，由于二次電源VDD2和參考電壓VREF均為恒定值，欠壓保護電路輸出的欠壓信號UVL不會發(fā)生錯誤。在圖1中，當電源VDD由0上升時，欠壓信號UVL輸出為高電平，電阻R3被短路， 采樣電壓VF為
Γ ^ct VDD-VDI-VD2 D.VF =-X 及2Cl；
R\ + R2其中VDl和VD2是穩(wěn)壓管Dl和穩(wěn)壓管D2的電壓。電源VDD從0開始上升且小于穩(wěn)壓管D3的穩(wěn)壓值5V的過程中，采樣電壓VF在增大，參考電壓VREF也在增大，此時，很可能出現(xiàn)參考電壓VREF的上升速度小于采樣電壓VF 的上升速度，也就是說在此區(qū)間某個時刻可能會出現(xiàn)參考電壓VREF小于采樣電壓VF的時亥IJ，這時采樣電壓VF和參考電壓VREF通過比較器比較，比較器輸出高電平，在經(jīng)過反相器， 欠壓信號UVL端輸出為低電平，表明已經(jīng)不欠壓，但此時VDD還是處于欠壓狀態(tài)，也就是說欠壓保護電路出現(xiàn)了誤操作。當VDD下降到穩(wěn)壓管D3的穩(wěn)壓值5V以下時，由圖2的工作原理可知，參考電壓 VREF也開始下降，此時，很可能出現(xiàn)參考電壓VREF的下降速度大于采樣電壓VF的下降速度，如果出現(xiàn)了這種情況，在此區(qū)間某個時刻可能會出現(xiàn)參考電壓VREF小于采樣電壓VF， 那么欠壓信號UVL就會輸出低電平，VF為VF=VDD-VDl-VD\(R2 + R3)(2)
RI + R2 + R3但此時VDD還是處于欠壓狀態(tài)，也就是說欠壓保護電路出現(xiàn)了誤操作。 發(fā)明內(nèi)容
本發(fā)明解決的技術問題是現(xiàn)有技術中當電源下降到穩(wěn)壓管穩(wěn)壓值以下時，欠壓保護電路仍然不會輸出欠壓信號的誤操作。為解決上述技術問題，本發(fā)明提供如下技術方案本發(fā)明涉及的一種欠壓保護電路，包括電壓采樣模塊，用于得到電源的采樣電壓；基準電壓產(chǎn)生模塊，用于產(chǎn)生二次電源和參考電壓，所述基準電壓產(chǎn)生模塊包括第三穩(wěn)壓管，在電源電壓高于第三穩(wěn)壓管穩(wěn)壓值時，產(chǎn)生穩(wěn)定的二次電源電壓和參考電壓， 在電源電壓低于第三穩(wěn)壓管穩(wěn)壓值時，產(chǎn)生的二次電源電壓和參考電壓隨電源電壓線性變化；第一欠壓控制模塊，在電源電壓高于欠壓閾值時，電源的采樣電壓高于參考電壓， 此時第一欠壓控制模塊輸出第一非欠壓信號，在電源電壓高于第三穩(wěn)壓管穩(wěn)壓值并且低于欠壓閾值時，電源的采樣電壓低于參考電壓，此時第一欠壓控制模塊輸出第一欠壓信號；第二欠壓控制模塊，在電源電壓高于第三穩(wěn)壓管穩(wěn)壓值時，所述第二欠壓控制模塊輸出第二非欠壓信號，在電源電壓低于第三穩(wěn)壓管穩(wěn)壓值時，所述第二欠壓控制模塊輸出第二欠壓信號；邏輯處理模塊，當?shù)谝磺穳嚎刂颇K的輸出信號和第二欠壓控制模塊的輸出信號任一為欠壓信號時，邏輯處理模塊輸出欠壓信號。與現(xiàn)有技術相比本發(fā)明具有如下有益效果本發(fā)明實施例提供的一種欠壓保護電路包括第一欠壓控制模塊、第二欠壓控制模塊和邏輯處理模塊，使得電源電壓低于第三穩(wěn)壓管穩(wěn)壓值時，第二欠壓控制模塊輸出第二欠壓信號，再經(jīng)過邏輯處理模塊直接輸出欠壓信號，并且當?shù)谝磺穳嚎刂颇K的輸出信號和第二欠壓控制模塊的輸出信號任一為欠壓信號時，邏輯處理模塊輸出欠壓信號；這樣解決了只有第一欠壓控制模塊時輸出錯誤信號的問題。


圖1是現(xiàn)有技術的欠壓保護電路原理圖；圖2是基準電壓產(chǎn)生模塊電路原理圖；圖3是本發(fā)明欠壓保護電路第一實施例的原理框圖；圖4是本發(fā)明欠壓保護電路第二實施例的原理框圖；圖5是本發(fā)明欠壓保護電路第三實施例的電路原理圖；圖6是本發(fā)明欠壓保護電路第四實施例的電路原理圖。
具體實施例方式為了使本發(fā)明所解決的技術問題、技術方案及有益效果更加清楚明白，以下結合附圖及實施例，對本發(fā)明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。圖3是本發(fā)明欠壓保護電路第一實施例的原理框圖；一種欠壓保護電路，包括電壓采樣模塊100，用于得到電源的采樣電壓；基準電壓產(chǎn)生模塊103，用于產(chǎn)生二次電源VDD2和參考電壓VREF，所述基準電壓產(chǎn)生模塊包括第三穩(wěn)壓管D3，在電源電壓高于第三穩(wěn)壓管穩(wěn)壓值時，產(chǎn)生穩(wěn)定的二次電源電壓VDD2和參考電壓VREF，在電源電壓低于第三穩(wěn)壓管穩(wěn)壓值時，產(chǎn)生的二次電源電壓 VDD2和參考電壓VREF隨電源電壓線性變化；第一欠壓控制模塊101，在電源電壓高于欠壓閾值時，電源的采樣電壓高于參考電壓VREF，此時第一欠壓控制模塊輸出第一非欠壓信號，在電源電壓高于第三穩(wěn)壓管穩(wěn)壓值并且低于欠壓閾值時，電源的采樣電壓低于參考電壓VREF，此時第一欠壓控制模塊輸出第一欠壓信號；第二欠壓控制模塊102，在電源電壓高于第三穩(wěn)壓管穩(wěn)壓值時，所述第二欠壓控制模塊102輸出第二非欠壓信號，在電源電壓低于第三穩(wěn)壓管穩(wěn)壓值時，所述第二欠壓控制模塊102輸出第二欠壓信號；邏輯處理模塊105，當?shù)谝磺穳嚎刂颇K101的輸出信號和第二欠壓控制模塊102 的輸出信號任一為欠壓信號時，邏輯處理模塊105輸出欠壓信號。與現(xiàn)有技術相比本發(fā)明具有如下有益效果本發(fā)明實施例提供的一種欠壓保護電路包括第一欠壓控制模塊101、第二欠壓控制模塊102和邏輯處理模塊105，使得電源電壓低于第三穩(wěn)壓管穩(wěn)壓值時，第二欠壓控制模塊102輸出第二欠壓信號，再經(jīng)過邏輯處理模塊105直接輸出欠壓信號，并且當?shù)谝磺穳嚎刂颇K101的輸出信號和第二欠壓控制模塊 102的輸出信號任一為欠壓信號時，邏輯處理模塊105輸出欠壓信號；這樣解決了只有第一欠壓控制模塊時輸出錯誤信號的問題。圖4是本發(fā)明欠壓保護電路第二實施例的原理框圖；該電路框圖在圖3的基礎上還包括第一開關管104 ；第二欠壓模塊102的輸出端連接第一開關管104的控制端，第一開關管104的一端與電源連接，另一端與或門U12的輸出端連接。當電源電壓低于穩(wěn)壓管穩(wěn)壓值時，所述第二欠壓控制模塊輸出第二欠壓信號，第二欠壓信號控制第一開關管導通，使得欠壓信號UVL為有效值。圖5是本發(fā)明欠壓保護電路第三實施例的電路原理圖；在本實施例中，第二欠壓控制模塊102包括第四電阻R14、第五電阻R15、第三開關管M13、第一二極管Mil、第二二極管M12 ；所述第五電阻R15、第三開關管M13、地、第二二極管M12、第一二極管Mil、第四電阻 R14依次串聯(lián)，第四電阻R14的另一端連接基準電壓產(chǎn)生模塊103的二次電源VDD2，第五電阻R15的另一端連接電源VDD ；第一二極管Mll與第二二極管M12串聯(lián)的節(jié)點連接第三開關管M13的控制端，第三開關管M13與第五電阻R15串聯(lián)的節(jié)點是第二欠壓控制模塊102的輸出端。邏輯控制模塊105包括或門U12，或門U12的兩個輸入端分別連接第一欠壓控制模塊101的輸出端和第二欠壓控制模塊102的輸出端，或門U12的輸出端連接電壓采樣模塊 100中第二開關管M16的控制端。第一欠壓控制模塊包括比較器UlO和第一反相器Ul 1，比較器UlO的第一輸入端連接電壓采樣模塊100的輸出端，比較器UlO的第二輸入端連接參考電壓VREF，比較器UlO 的輸出端連接第一反相器Ull的輸入端，第一反相器Ull的輸出端是第一欠壓控制模塊101 的輸出端。其中比較器UlO的第一輸入端是正輸入端，比較器UlO的第二輸入端是負輸入端。電壓采樣模塊包括電源、第一穩(wěn)壓管D11、第二穩(wěn)壓管D12、第一電阻R11、第二電阻R12、第三電阻R13、第二開關管M16 ；電源、第一穩(wěn)壓管D11、第二穩(wěn)壓管D12、第一電阻 R11、第二電阻R12、第三電阻R13、第二開關管M16依次串聯(lián)，第二開關管M16與第三電阻 R13并聯(lián)，第一電阻Rll和第二電阻R12串聯(lián)的節(jié)點是電壓采樣模塊100的輸出端。下面結合圖2和圖5，并以欠壓信號是高電平，非欠壓信號時低電平時詳細說明欠壓保護電路的工作原理欠壓閾值包括第一欠壓閾值VUVL+和第二欠壓閾值VUVL-；第一欠壓閾值VUVL+ 是電源電壓上升過程中，由欠壓變化為不欠壓時的臨界電壓值，第二欠壓閾值VUVL-是電源電壓下降過程中，由不欠壓變化為欠壓時的臨界電壓值。當電源電壓VDD由正常工作電壓下降，并且大于第二欠壓閾值VUVL-時，圖2中第三穩(wěn)壓管D3達到了穩(wěn)壓值5V，由于電流鏡10的特性，第八MOS管M8的源極也達到了 5V， 此后，參考電壓VREF由電阻R4和電阻R5分壓得到，輸出恒定值，由于第四穩(wěn)壓管D4也達到了穩(wěn)壓值，因此，二次電源VDD2輸出恒定值。也就是說在電源VDD的電壓值大于第二欠壓閾值VUVL-時，二次電源VDD2和參考電壓VREF均為恒定值。由于電源VDD電壓值相對比較高，使得VF > VREF，此時第一欠壓控制模塊101中的比較器UlO輸出高電平，經(jīng)過第一反相器Ull后輸出第一非欠壓信號為低電平。同時第二欠壓控制模塊102中的二次電源VDD2為恒定值，由于第四電阻R14、第一二極管Mil、第二二極管M12的分壓作用，使得第三開關管M13導通，由此可得第三開關管M13與第五電阻 R15串聯(lián)的節(jié)點輸出第二非欠壓信號，即第二欠壓控制模塊102的輸出端輸出低電平。第一反相器Ull輸出的低電平和第二欠壓控制模塊102輸出的低電平經(jīng)過非門U12后，輸出的欠壓保護信號UVL即為低電平，表明電源電壓沒有欠壓。此時欠壓信號UVL輸出低電平，此時采樣電壓VF為VF=VDD-VDl-VD2HR2 + R3)(2)
及1 +及2 +及3其中VDl和VD2是穩(wěn)壓管的電壓。當電源電壓VDD由第二欠壓閾值VUVL-繼續(xù)下降至第三穩(wěn)壓管穩(wěn)壓值時，例如第三穩(wěn)壓管穩(wěn)壓值是5V ；圖2中第三穩(wěn)壓管D3也達到了穩(wěn)壓值5V，由于電流鏡10的特性，第八MOS管M8的源極也達到了 5V，此后，參考電壓VREF由電阻R4和電阻R5分壓得到，輸出恒定值，由于第四穩(wěn)壓管D4也達到了穩(wěn)壓值，因此，二次電源VDD2輸出恒定值。也就是說在電源VDD的電壓值小于第二欠壓閾值VUVL-并且大于穩(wěn)壓管穩(wěn)壓值5V時，二次電源VDD2 和參考電壓VREF均為恒定值。由于電源VDD電壓值相對比較低，使得VF < VREF,此時第一欠壓控制模塊101中的比較器UlO輸出低電平，經(jīng)過第一反相器Ull后輸出第一欠壓信號為高電平。同時第二欠壓控制模塊102中的二次電源VDD2為恒定值，由于第四電阻R14、第一二極管Mil、第二二極管M12的分壓作用，使得第三開關管M13導通，由此可得第三開關管M13與第五電阻 R15串聯(lián)的節(jié)點輸出低電平，即第二欠壓控制模塊102的輸出端輸出第二非欠壓信號為低電平。第一反相器Ull輸出的高電平和第二欠壓控制模塊102輸出的低電平經(jīng)過非門U12 后，輸出的欠壓保護信號UVL即為高電平，表明電源VDD已經(jīng)欠壓。欠壓信號UVL輸出高電平，電阻R3被短路，此時采樣電壓VF為
其中VDl和VD2是穩(wěn)壓管的電壓。當電源電壓VDD由第三穩(wěn)壓管穩(wěn)壓值5V繼續(xù)下降時，即電源電壓VDD下降到第三穩(wěn)壓管穩(wěn)壓值5V ；由圖2工作原理可知，第三穩(wěn)壓管D3已經(jīng)不能進行穩(wěn)壓至5V 了，參考電壓VREF和二次電源VD2都會隨電源電壓VDD的下降而下降；由于第二欠壓控制模塊102中的二次電源VDD2下降，第四電阻R14、第一二極管Mil、第二二極管M12的分壓不足以使得第三開關管M13導通，由此可得第三開關管M13與第五電阻R15串聯(lián)的節(jié)點輸出高電平，即第二欠壓控制模塊102的輸出端輸出第二欠壓信號高電平，經(jīng)過非門U12后，輸出的欠壓保護信號UVL即為高電平，表明電源VDD已經(jīng)欠壓。這樣當電源電壓VDD下降到第三穩(wěn)壓管穩(wěn)壓值5V時，第二欠壓控制模塊102就屏蔽了第一欠壓控制電路101的輸出結果，即不論參考電壓VREF和采樣電壓VF的比較結果是什么，最終都會由于第二欠壓控制模塊102輸出的高電平使得最終得到的欠壓保護信號 UVL為高電平。解決了現(xiàn)有技術中在電源電壓下降到穩(wěn)壓管穩(wěn)壓值以下時，會出現(xiàn)參考電壓 VREF和采樣電壓VF的大小不定而輸出的欠壓信號UVL錯誤的情況。同理，在電源VDD上電且沒有超過穩(wěn)壓管穩(wěn)壓值5V時，由于圖2中的第三穩(wěn)壓管 D3沒有達到穩(wěn)壓值，所以輸出的參考電壓VREF和和二次電源VDD2是隨VDD變化而變化的； 工作原理與電源電壓VDD由第三穩(wěn)壓管穩(wěn)壓值5V繼續(xù)下降時相同，也是由于第二欠壓控制電路102輸出的高電平，經(jīng)過非門U12后使得最終得到的欠壓保護信號UVL為高電平，此處不再贅述。 當電源VDD大于穩(wěn)壓管穩(wěn)壓值5V且小于第一欠壓閾值VUVL+時，第三穩(wěn)壓管D3也達到了穩(wěn)壓值5V，由于電流鏡10的特性，第八MOS管M8的源極也達到了 5V，此后，參考電壓VREF由電阻R4和電阻R5分壓得到，輸出恒定值，由于第四穩(wěn)壓管D4也達到了穩(wěn)壓值， 因此，二次電源VDD2輸出恒定值。也就是說在電源VDD的電壓值大于穩(wěn)壓管穩(wěn)壓值5V時， 由于二次電源VDD2和參考電壓VREF均為恒定值，以上已經(jīng)說明了其工作原理，此處不再贅述；欠壓保護電路輸出的欠壓信號UVL不會發(fā)生錯誤。當電源VDD大于第一欠壓閾值VUVL+時，二次電源VDD2和參考電壓VREF均為恒定值，工作原理與以上相同，此處不再贅述；欠壓保護電路輸出的欠壓信號UVL不會發(fā)生錯誤。圖6是本發(fā)明欠壓保護電路第四實施例的電路原理圖。本實施例中第一開關管 104是NMOS管，第三開關管M13是NMOS管；第一二極管Mll和第二二極管M12均是由MOS 組成的二極管；第二開關管M16是NMOS管，在當欠壓信號UVL是高電平有效時，第二開關管 M16導通。電源電壓VDD小于第三穩(wěn)壓管D3穩(wěn)壓值5V時，由于前述論述了第二欠壓控制模塊102輸出第二欠壓信號為高電平，由于增加了 NMOS管104，第二欠壓控制模塊102輸出的高電平直接將NMOS管104導通，欠壓信號UVL為高電平；這樣提供了雙重保險，不會產(chǎn)生錯誤的欠壓信號UVL。電源電壓VDD高于第三穩(wěn)壓管D3穩(wěn)壓值5V時的工作原理前面已經(jīng)論述，此處不再贅述。以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。
權利要求
1.一種欠壓保護電路，其特征在于，包括電壓采樣模塊，用于得到電源的采樣電壓；基準電壓產(chǎn)生模塊，用于產(chǎn)生二次電源和參考電壓，所述基準電壓產(chǎn)生模塊包括第三穩(wěn)壓管，在電源電壓高于第三穩(wěn)壓管穩(wěn)壓值時，產(chǎn)生穩(wěn)定的二次電源電壓和參考電壓，在電源電壓低于第三穩(wěn)壓管穩(wěn)壓值時，產(chǎn)生的二次電源電壓和參考電壓隨電源電壓線性變化；第一欠壓控制模塊，在電源電壓高于欠壓閾值時，電源的采樣電壓高于參考電壓，此時第一欠壓控制模塊輸出第一非欠壓信號，在電源電壓高于第三穩(wěn)壓管穩(wěn)壓值并且低于欠壓閾值時，電源的采樣電壓低于參考電壓，此時第一欠壓控制模塊輸出第一欠壓信號；第二欠壓控制模塊，在電源電壓高于第三穩(wěn)壓管穩(wěn)壓值時，所述第二欠壓控制模塊輸出第二非欠壓信號，在電源電壓低于第三穩(wěn)壓管穩(wěn)壓值時，所述第二欠壓控制模塊輸出第二欠壓信號；邏輯處理模塊，當?shù)谝磺穳嚎刂颇K的輸出信號和第二欠壓控制模塊的輸出信號任一為欠壓信號時，邏輯處理模塊輸出欠壓信號。
2.根據(jù)權利要求1所述的一種欠壓保護電路，其特征在于，還包括第一開關管；第二欠壓模塊的輸出端連接第一開關管的控制端，第一開關管的一端與電源連接，另一端與或門的輸出端連接。
3.根據(jù)權利要求2所述的一種欠壓保護電路，其特征在于，所述第一開關管是NMOS管。
4.根據(jù)權利要求1所述的一種欠壓保護電路，其特征在于，所述欠壓閾值包括第一欠壓閾值和第二欠壓閾值；第一欠壓閾值是電源電壓上升過程中，由欠壓變化為不欠壓時的臨界電壓值，第二欠壓閾值是電源電壓下降過程中，由不欠壓變化為欠壓時的臨界電壓值。
5.根據(jù)權利要求1所述的一種欠壓保護電路，其特征在于，所述第二欠壓控制模塊包括第四電阻、第五電阻、第三開關管、第一二極管、第二二極管；第五電阻、第三開關管、地、 第二二極管、第一二極管、第四電阻依次串聯(lián)，第四電阻的另一端連接基準電壓產(chǎn)生模塊的二次電源，第五電阻的另一端連接電源；第一二極管與第二二極管串聯(lián)的節(jié)點連接第三開關管的控制端，第三開關管與第五電阻串聯(lián)的節(jié)點是第二欠壓控制模塊的輸出端。
6.根據(jù)權利要求5所述的一種欠壓保護電路，其特征在于，所述第三開關管是NMOS管； 所述第一二極管和第二二極管均是由MOS組成的二極管。
7.根據(jù)權利要求1所述的一種欠壓保護電路，其特征在于，所述邏輯控制模塊包括或門，所述或門的兩個輸入端分別連接第一欠壓控制模塊的輸出端和第二欠壓控制模塊的輸出端，或門的輸出端連接電壓采樣模塊中第二開關管的控制端。
8.根據(jù)權利要求1所述的一種欠壓保護電路，其特征在于，所述第一欠壓控制模塊包括比較器和第一反相器；所述比較器的第一輸入端連接電壓采樣模塊的輸出端，比較器的第二輸入端連接參考電壓，比較器的輸出端連接第一反相器的輸入端，第一反相器的輸出端是第一欠壓控制模塊的輸出端。
9.根據(jù)權利要求8所述的一種欠壓保護電路，其特征在于，所述比較器的第一輸入端是正輸入端，比較器的第二輸入端是負輸入端。
10.根據(jù)權利要求1所述的一種欠壓保護電路，其特征在于，所述電壓采樣模塊包括 電源、第一穩(wěn)壓管、第二穩(wěn)壓管、第一電阻、第二電阻、第三電阻、第二開關管；電源、第一穩(wěn)壓管、第二穩(wěn)壓管、第一電阻、第二電阻、第三電阻、第二開關管依次串聯(lián)，第二開關管與第三電阻并聯(lián)，第一電阻和第二電阻串聯(lián)的節(jié)點是電壓采樣模塊的輸出端。
11.根據(jù)權利要求10所述的一種欠壓保護電路，其特征在于，所述第二開關管是NMOS管。
全文摘要
一種欠壓保護電路包括電壓采樣模塊，用于得到電源的采樣電壓；基準電壓產(chǎn)生模塊，用于產(chǎn)生二次電源和參考電壓；第一欠壓控制模塊；第二欠壓控制模塊，電源電壓高于第三穩(wěn)壓管穩(wěn)壓值時，第二欠壓控制模塊輸出第二非欠壓信號，電源電壓低于第三穩(wěn)壓管穩(wěn)壓值時，第二欠壓控制模塊輸出高電平的第二欠壓信號；邏輯處理模塊，當?shù)谝磺穳嚎刂颇K的輸出信號和第二欠壓控制模塊的輸出信號任一為欠壓信號時，邏輯處理模塊輸出欠壓信號。本發(fā)明的一種欠壓保護電路包括第二欠壓控制模塊和邏輯處理模塊，使得電源電壓低于第三穩(wěn)壓管穩(wěn)壓值時，輸出第二欠壓信號，再經(jīng)過邏輯處理模塊直接輸出欠壓信號，這樣解決了只有第一欠壓控制模塊時輸出錯誤信號的問題。
文檔編號H02H3/24GK102299501SQ201010216410
公開日2011年12月28日 申請日期2010年6月28日 優(yōu)先權日2010年6月28日
發(fā)明者閆憲斗 申請人:比亞迪股份有限公司