專利名稱：電源選擇裝置和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子技術(shù)領(lǐng)域，尤其涉及電源選擇裝置和方法。
背景技術(shù)：
電源選擇裝置(Power Supply Selector)能實現(xiàn)多電源間的選擇和切換，被廣泛 的應(yīng)用于各類電池備電(Battery Backup)型的電源管理(PowerManagement)系統(tǒng)中，例 如，電池充電管理(Battery Charger Management)芯片、電池備電存儲器芯片、電池備電 微處理器和網(wǎng)絡(luò)處理器芯片等等。以鋰電池充電管理芯片為例，在單節(jié)鋰電池或多節(jié)鋰電 池串聯(lián)充電管理電路中，通常連接有兩路電源，一路是外接電源，另一路是電池電源。外接 電源在位時，外接電源給負(fù)載提供能量；外接電源不在位時，電池給負(fù)載提供能量。在多 節(jié)鋰電池并聯(lián)充電管理電路中，通常連接有多路電源，一路是外接電源，另幾路是各電池電 源。因此，在各類鋰電池充電管理電路中，都需要利用電源選擇電路從多路電源中選擇一 路給電池充電管理電路供電。通常，電源選擇電路選中的電源為各路電源中電壓最高的一 路。這類電路可實現(xiàn)兩個基本功能第一，比較多路電源電壓，選出電源電壓最高的一路電 源；第二，高效的傳輸被選電源，防止電流在各電源間流動。目前，業(yè)界實現(xiàn)電源選擇電路的 方案大致有兩種方案一、二極管結(jié)構(gòu)的電源選擇電路；方案二、開關(guān)管結(jié)構(gòu)的電源選擇電 路。圖1為現(xiàn)有技術(shù)中的一種二極管結(jié)構(gòu)的二路電源選擇電路。在該電路中，兩個二極管 的正端分接各路電源，負(fù)端接在一起輸出。該電路能使電源電壓最高的一路二極管導(dǎo)通，其 它支路二極管均不導(dǎo)通，實現(xiàn)電源的選擇。同時，這種結(jié)構(gòu)也能防止電流從電壓高的電源流 向電壓低的電源。除了采用普通二極管實現(xiàn)多電源選擇電路，還有一些衍生結(jié)構(gòu)。例如，可用肖特 基二極管代替普通二極管，或者利用晶體管連接成二極管來代替所述普通二極管。然而不 論采用何種二極管結(jié)構(gòu)，導(dǎo)通的二極管都會產(chǎn)生一定導(dǎo)通壓降。普通二極管和二極管連接 MOS(金屬氧化物半導(dǎo)體)管的導(dǎo)通壓降較大，為0. 5-0. 6V，肖特基二極管的導(dǎo)通壓降較小， 但也有0. 2-0. 3V。特別是對于低壓存儲器系統(tǒng)這樣的導(dǎo)通壓降是不利的?，F(xiàn)有技術(shù)提出的一種開關(guān)管結(jié)構(gòu)的電源選擇電路如圖2所示。其可在低壓應(yīng)用 中，減小導(dǎo)通壓降對電路的影響。這種結(jié)構(gòu)的設(shè)計難點是防止電流在電源間的相互流動。其 次，還要考慮開關(guān)管類型的選擇。分離開關(guān)可以選用Bipolar (雙極)或者M(jìn)OS管。其原理 是選擇電路21對2路備選電源進(jìn)行選擇，選擇電路21產(chǎn)生的信號用于控制各路NMOS開關(guān) 22的狀態(tài)?？蓪⑦x擇電路輸出的電源電壓通過內(nèi)部的電荷泵(CP，Charge Pump)23提升到 一定的電壓值，再經(jīng)過驅(qū)動電路24，將輸出的信號作為NMOS開關(guān)的柵極的驅(qū)動信號。由于 NMOS開關(guān)傳輸高電平時會損失一個閾值電壓，因此提升后的電壓值至少要比最高的電源電 壓高一個閾值電壓。這種設(shè)計可以增大開關(guān)管的過驅(qū)動電壓，降低其導(dǎo)通電阻，減小電壓傳 輸損失。但是該系統(tǒng)中引入電荷泵，同時還需配備驅(qū)動電荷泵的時鐘電路等，不但增加了電 路復(fù)雜性，也增加了系統(tǒng)的功耗。要實現(xiàn)電源選擇并輸出準(zhǔn)確的電源電壓，并兼顧系統(tǒng)的功耗等性能，這對電源選擇 電路的設(shè)計提出了挑戰(zhàn)。

發(fā)明內(nèi)容
本發(fā)明實施例提供一種電源選擇裝置和方法，以從多路備選電源中選擇電源。根據(jù)本發(fā)明的一實施例，提供一種電源選擇裝置，包括第一選擇模塊，用于接收多路備選電源并從所述多路備選電源中選擇電源作為 內(nèi)部電源；控制模塊，接收所述多路備選電源并耦合至所述第一選擇模塊，利用所述內(nèi)部電 源供電，并對所述多路備選電源電壓進(jìn)行比較生成所述多路備選電源中的各路備選電源的 控制信號；第二選擇模塊，接收所述多路備選電源并耦合至所述控制模塊，由所述各路備選 電源的控制信號進(jìn)行控制，以從所述多路備選電源中選擇電源作為輸出電源。根據(jù)本發(fā)明的另一實施例，提供一種電源選擇方法，包括從多路備選電源中選擇電源作為內(nèi)部電源；利用內(nèi)部電源為控制模塊供電，并利用所述控制模塊對所述多路備選電源電壓進(jìn) 行比較生成各路備選電源的控制信號；利用所述各路備選電源的控制信號對所述多路備選電源進(jìn)行控制，以從所述多路 備選電源中選擇電源作為輸出電源。本發(fā)明實施例電源選擇裝置可初步選擇電源為控制模塊供電，并由控制模塊通過 比較生成控制信號，以控制從多路備選電源中選擇一路電源輸出，減少了二極管導(dǎo)通壓降 對電源選擇的影響，輸出的電源準(zhǔn)確且功耗低。


為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn) 有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本 發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可 以根據(jù)這些附圖獲得其他的附圖。圖1為現(xiàn)有技術(shù)中的一種二極管結(jié)構(gòu)的電源選擇電路的示意圖；圖2為現(xiàn)有技術(shù)中的一種開關(guān)管結(jié)構(gòu)的電源選擇電路的示意圖；圖3為本發(fā)明實施例提供的一種電源選擇裝置的示意圖；圖4a為本發(fā)明實施例提供的另一種電源選擇裝置的示意圖；圖4b為本發(fā)明實施例提供的另一種電源選擇裝置的示意圖；圖4c為本發(fā)明實施例提供的另一種電源選擇裝置的示意圖；圖5為本發(fā)明提供的一種第二選擇模塊實施例的結(jié)構(gòu)示意圖；圖6為本發(fā)明提供的一種第一選擇模塊實施例的結(jié)構(gòu)示意圖；圖7為本發(fā)明提供的一種控制模塊實施例的結(jié)構(gòu)示意圖；圖8為本發(fā)明提供的一種偏置單元實施例的結(jié)構(gòu)示意圖；圖9為本發(fā)明提供的一種包括電平移位模塊和驅(qū)動模塊的電路實施例的結(jié)構(gòu)示 意圖10為本發(fā)明提供的一種二路電源選擇裝置實施例的結(jié)構(gòu)示意圖；圖11為本發(fā)明提供的一種四路電源選擇裝置實施例的結(jié)構(gòu)示意圖；圖12為本發(fā)明實施例提供的一種電源選擇裝置的工作原理示意圖；圖13為本發(fā)明實施例提供的一種電源選擇方法的簡化流程示意圖。
具體實施例方式下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進(jìn)行清楚、完 整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；?本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他 實施例，都屬于本發(fā)明保護(hù)的范圍圖3為本發(fā)明實施例提供的一種電源選擇裝置的示意圖，所述電源選擇裝置包 括第一選擇模塊31，被配置為從多路備選電源中選擇電源；控制模塊32，被配置為耦合至所述第一選擇模塊31，利用所述第一選擇模塊31 所選擇的電源作為供電，并對所述多路備選電源電壓進(jìn)行比較，生成各路備選電源的控制
信號；第二選擇模塊33，被配置為耦合至所述控制模塊32，由所述各路備選電源的控 制信號進(jìn)行控制，從所述多路備選電源中選擇電源輸出。本實施例的電源選擇裝置可生成控制信號，以控制從多路備選電源中選擇一路電 源輸出，減少了二極管導(dǎo)通壓降對電源選擇的影響，輸出電源更加準(zhǔn)確。此外，該電路無需 采用電荷泵或系統(tǒng)時鐘，還可節(jié)省功耗。其中第一選擇模塊對多路備選電源進(jìn)行初選為后 續(xù)控制模塊供電，因此無需實現(xiàn)精確的選擇，在設(shè)計中不必考慮二極管導(dǎo)通壓降對電源傳 輸?shù)挠绊懀虼丝捎脰艠O與漏極連接的PMOS 二極管或其它二極管實現(xiàn)選擇。控制模塊以第 一選擇模塊31選擇出的電源作為供電生成，通過簡單的比較功能即可生成控制信號，無需 電荷泵等復(fù)雜電路，可降低功耗。第二選擇模塊經(jīng)過控制信號控制來實現(xiàn)選擇電源，可不必 采用源極連接的二極管結(jié)構(gòu)的選擇電路，減少二極管導(dǎo)通壓降對電源傳輸?shù)挠绊懀敵龅?電源準(zhǔn)確。在一種實現(xiàn)中，該電源選擇裝置輸出的一路電源為所述多路備選電源中電壓最高 的一路。當(dāng)然，如果有必要，也可使本裝置輸出多路備選電源中電壓最低的一路，本實施例 對此不做限定。進(jìn)一步地，所述裝置可被進(jìn)一步改進(jìn)，包括驅(qū)動模塊34，如圖4a所示，所述控制模 塊32通過所述驅(qū)動模塊34耦合至所述第二選擇模塊33，所述驅(qū)動模塊34通過輸出的所述 各路備選電源的控制信號驅(qū)動所述第二選擇模塊33，以提高所述各路備選電源的控制信號 的驅(qū)動能力。本領(lǐng)域技術(shù)人員通常使用反相器鏈作為驅(qū)動電路來提高信號的驅(qū)動能力。進(jìn)一步地，所述裝置可被進(jìn)一步改進(jìn)，包括電平移位模塊35，如圖4b所示，所述第 二選擇模塊33通過所述電平移位模塊35耦合至所述控制模塊32 ；所述電平移位模塊35用 于獲取所述第二選擇模塊33的輸出電源作為該電平移位模塊35的反饋供電，將所述各路 備選電源的控制信號的高電平轉(zhuǎn)移至所述輸出電源的電平。當(dāng)然，所述裝置可同時包括驅(qū)動模塊34和電平移位模塊35，如圖4c所示，所述電平移位模塊35接收控制模塊32輸出的控制信號，并對所述控制信號進(jìn)行電平移位，并且該 電平移位模塊35經(jīng)過驅(qū)動模塊34耦合至第二選擇模塊33，以提高電平移位之后控制信號 的驅(qū)動能力，使得第二選擇模塊33能利用經(jīng)過電平移位和提高驅(qū)動能力后的控制信號來 控制電源的選擇。為便 于對上述各模塊的功能進(jìn)行介紹，下面給出其中部分模塊的具體結(jié)構(gòu)。需要 說明的是，在一個模塊的具體實現(xiàn)中往往可能存在各種結(jié)構(gòu)連接關(guān)系來實現(xiàn)所述模塊的功 能，除本發(fā)明實施例列舉的結(jié)構(gòu)外，現(xiàn)有技術(shù)中還可能存在其它多種實現(xiàn)方式，本發(fā)明實施 例對此不進(jìn)行限定。在一種示例中，所述第二選擇模塊33可包括多個開關(guān)，分別連接所述各路備選 電源，每個開關(guān)的控制端接收一路備選電源的控制信號控制，決定是否將該路電源輸出。進(jìn) 一步地，所述驅(qū)動模塊34還可用于設(shè)置所述第二選擇模塊33中多個開關(guān)的初始狀態(tài)。對所 述多個開關(guān)的形態(tài)本實施例不做限定，例如可以為PMOS開關(guān)管。為了提高性能，在PMOS開 關(guān)管基礎(chǔ)上，引入開關(guān)性的能優(yōu)化單元對PMOS開關(guān)性能進(jìn)行優(yōu)化。所述單元可被配置為 將與該單元耦合的開關(guān)的襯底電位調(diào)整至所述與該單元耦合的開關(guān)的輸入端電位和輸出 端電位中的高電位。一種示例性的性能優(yōu)化單元結(jié)構(gòu)可以如圖5中虛線框內(nèi)的結(jié)構(gòu)所示，可引入兩個 額外的PMOS管，所述額外的PMOS管可根據(jù)PMOS開關(guān)管的源和漏的電位大小，將PMOS開關(guān) 管的襯底電位調(diào)整到其源電位和漏電位較高的一端。在基于普通的CMOS工藝的情況下，該 方法可以避免PMOS開關(guān)管中襯底二極管的導(dǎo)通，減小襯底漏電流。當(dāng)然，對于其它類型的 開關(guān)，如NMOS開關(guān)、或三極管開關(guān)等也可采用類似的電平調(diào)整方式來進(jìn)行調(diào)整。本示例為 便于描述，以從2路信號中選擇電源為例進(jìn)行描述，但這種描述只是示例，不用于限定本發(fā) 明。在圖5的示例中，第二選擇模塊33需要從2路備選電源中進(jìn)行選擇，則包括2個 開關(guān)，分別為PMOS管M51和M52。PMOS管Ml的性能優(yōu)化單元包括PMOS管M53和M54，PMOS 管M51、M53、M54的襯底與PMOS管M53、M54的漏極相連，PMOS管M51的源極、PMOS管M53的 源極與PMOS管M54的柵極相連并連接至一路備選電源VII，PMOS管M51漏極、PMOS管M54 的源極與PMOS管M53的柵極相連并作為輸出V0。PMOS管M2的性能優(yōu)化單元包括PMOS管 M55禾口 M56，PMOS管M52、M55、M56的襯底與PMOS管M55、M56的漏極相連，PMOS管M52的 源極、PMOS管M55的源極與PMOS管M56的柵極相連并連接至另一路備選電源VI2，PMOS管 M52漏極、PMOS管M56的源極與PMOS管M55的柵極相連并作為輸出V0。其中PMOS管M51 和M52的柵極可分別接收前級驅(qū)動模塊34輸出的增強(qiáng)驅(qū)動能力后的2路控制信號VDI和 VD2。VDl和VD2中只有一路為高電平，使得二路PMOS開關(guān)管中的一路導(dǎo)通另一路關(guān)閉，導(dǎo) 通的開關(guān)將其對應(yīng)的那路輸入信號輸出到輸出端V0，這路信號通常是2路備選電源中電壓 更高者。對于開關(guān)的性能優(yōu)化單元，現(xiàn)有技術(shù)中還有其它方案而不限于本實施例提供的結(jié) 構(gòu)，本領(lǐng)域技術(shù)人員可以采用現(xiàn)有技術(shù)的其它電路實現(xiàn)將PMOS開關(guān)管的襯底電位調(diào)整到 其源電位和漏電位較高的一端，本實施例對此不做限定。當(dāng)然如果不存在驅(qū)動模塊34時，這2個開關(guān)也可直接接受控制模塊32輸出的控 制信號VSl和VS2，本實施例不作限定。當(dāng)然，具體的第二選擇模塊33可以有多種結(jié)構(gòu)，只 要從多路信號中實現(xiàn)選擇一路的功能即可。本實施例給出的該結(jié)構(gòu)中，開關(guān)采用了復(fù)合管結(jié)構(gòu)，可避免PMOS開關(guān)管中襯底二極管的導(dǎo)通，減小襯底漏電流。本實施例采用PMOS管作 為開關(guān)，雖然和NMOS管開關(guān)相比，要獲得等值導(dǎo)通電阻所消耗的開關(guān)面積更大。但PMOS管 開關(guān)傳輸高電平無損失，因此使用PMOS管開關(guān)可以摒棄電荷泵和時鐘電路等，降低系統(tǒng)功 耗。PMOS管還有利于使用常壓工藝的器件實現(xiàn)，從而降低成本。 第一選擇模塊31的一種實現(xiàn)結(jié)構(gòu)可以如圖6所示，其結(jié)構(gòu)也與圖5所示的結(jié)構(gòu)類 似，包括6個？]\ )3管1161、]\162、]\163、]\164、]\165和M66，與圖5的示例不同之處在于，本實施例 的開關(guān)管M61和M62的各自柵極不是接收前級輸出的控制信號，而是分別與自身的漏極相 連，形成2個PMOS 二極管，因此無需使用控制信號，其使得2路備選電源信號VIl和VI2中 電壓更高的一路電源輸出，所述輸出可用VI_AUX表示。輸出的VI_AUX與輸入電源之間會 存在一定的壓降。PMOS管M63和M64用于對PMOS 二極管M61進(jìn)行性能優(yōu)化，將PMOS 二極 管的源和漏的電位中電位較高的一端連至其襯底；PMOS管M65和M66的功能類似，具體各 晶體管的工作原理可參見之前圖5所示的實施例，此處不做重復(fù)描述。在圖5和6所示的示例中，采用PMOS管形成開關(guān)或二極管，當(dāng)然NMOS管也能達(dá)到 類似的功能，NMOS開關(guān)或NMOS 二極管也可用性能優(yōu)化單元來進(jìn)行優(yōu)化，與圖5和6示例的 區(qū)別在于，NMOS 二極管的性能優(yōu)化單元用于將NMOS 二級管的襯底電位調(diào)整至該NMOS 二級 管正負(fù)極電位中的低電位而不再是高電位。NMOS開關(guān)的性能優(yōu)化單元用于將該NMOS開關(guān) 的襯底電位調(diào)整至該NMOS開關(guān)的輸入端電位和輸出端電位中的低電位。本實施例中，第一選擇模塊31利用二極管連接的PMOS管結(jié)構(gòu)的電源選擇電路進(jìn) 行初選，易于集成實現(xiàn)，且可以防止電流在電源間的相互流動?？刂颇K32可將第一選擇模塊31初步選定的電源VI_AUX作為供電來實現(xiàn)比較 選擇，其結(jié)構(gòu)可以包括多種，為便于理解，本發(fā)明實施例給出一種控制模塊32的結(jié)構(gòu)示意 圖，如圖7所示，控制模塊32包括PM0S管M81和M82，二者的柵極相連，二者源極分別接收 2路備選電源輸入VIl和VI2。其中M81的柵極和漏極相連，形成PMOS 二極管的形態(tài)。PMOS 管M81和M82可從電流源接收電流。在圖7中，NMOS管M83和M84被作為電流源供電。所 述NMOS管M83和M84漏極分別與M81和M82的漏極相連，NMOS管M83和M84的柵極接偏 置電壓VB，即M81、M82、M83、M84形成比較器的第一級產(chǎn)生一個初步的比較結(jié)果，實現(xiàn)初步 的比較功能。當(dāng)然，電流源可能有其它形態(tài)，如共源共柵結(jié)構(gòu)等，本實施例對此不做限定。在控制模塊32內(nèi)，M81、M82、M83、M84形成的比較結(jié)果被輸入到后面的電平移位 電路，該電平移位電路作為所述比較器的第2級，接收該比較結(jié)果，并用于接收第一選擇模 塊31選擇的電源作為供電，將所述比較結(jié)果中的高電平移位至第一選擇模塊31選擇的電 源的電壓，以得到一路備選電源的控制信號。本實施例提出了一種可能的電平移位電路的 結(jié)構(gòu)，如圖7中虛線框內(nèi)部分所示，該電平移位電路經(jīng)過了優(yōu)化，不但實現(xiàn)電平移位的功能 還可實現(xiàn)整形和抗噪。其中，在圖7虛線框的電平移位電路中，NMOS管M85和PMOS管M86 形成反相器結(jié)構(gòu)，用于實現(xiàn)電平移位的功能，其接收前級比較器的輸入，將比較結(jié)果中的高 電平移位至第一選擇模塊31選擇的電源的電壓VI_AUX。其中NMOS管M85的柵極連接M84 的漏極，NMOS管M85的漏極連接PMOS管M86的漏極，M85源極、M86柵極接地。在經(jīng)過電平 移位之后，所述控制模塊32可被進(jìn)一步優(yōu)化，比如可在控制模塊32中加入用于抗噪和整形 的電路。在圖7的控制模塊32內(nèi)，二個匪OS管M87、M88，以及二個PMOS管M89、M810形成 反相器結(jié)構(gòu)，該反相器的輸入連接M85漏極。M87、M88、M89、M810組成的反相器的輸出連接另一反相器，所述另一反相器由NMOS管M813和PMOS管M814組成。M813和M814組成的 CMOS反相器的輸入和輸出分別作為后續(xù)第二選擇模塊33的2路控制信號VSl和VS2。該 電路結(jié)構(gòu)中可進(jìn)一步包括NM0S管M811和PMOS管M812，如圖7所示。M811漏極連接VI_ AUX，源極接M87漏極；M812漏極連接地，源極接M810漏極；M811和M812的柵極相連并連接 輸入控制信號VS2的輸出端。由此，晶體管M87至M12構(gòu)成施密特觸發(fā)器。施密特觸發(fā)器 用于實現(xiàn)整形和抗噪。本領(lǐng)域技術(shù)人員可對圖示的施密特觸發(fā)器進(jìn)行一定的改進(jìn)，對于可 能出現(xiàn)的其它有抗噪功能的電路，本實施例不做列舉。本實施例的控制模塊32實現(xiàn)的是一種比較功能，后續(xù)的電平移位電路將電壓域 統(tǒng)一到VI_AUX上，用于實現(xiàn)2路備選電源的選擇，當(dāng)備選電源VIl的電壓高于備選電源VI2 時，輸出VSl為高電平VI_AUX，輸出VS2為低電平，實現(xiàn)對后續(xù)第二選擇模塊33的控制。本 實施例對兩個輸入電壓進(jìn)行比較，比較的結(jié)果可作為后續(xù)的控制信號。當(dāng)然，通過比較器結(jié) 構(gòu)實現(xiàn)的控制模塊32可有其它結(jié)構(gòu)，本實施例不做進(jìn)一步介紹。上述控制模塊32結(jié)構(gòu)可由偏置電路提供偏置VB，圖8為本實施例進(jìn)一步提供的 一種偏置單元的示意圖。其同樣以VI_AUX為供電，生成控制模塊32的偏置電壓VB。其中 匪OS管M91和PMOS管M92形成反相器結(jié)構(gòu)，該反相器的輸出接PMOS管M93的柵極。M93的 源極接VI_AUX，其漏極接NMOS管M96漏極。M96與另一 NMOS管M97柵極相連，M96自身形 成NMOS 二極管連接。M97源極通過電阻R9接地。M96與M97的漏極分別連接PMOS管M94 和M95漏極，M95形成PMOS 二極管連接，其漏極作為由M91和M92形成的反相器的輸入。本 實施例中用于向控制模塊32提供偏置電壓VB的偏置單元也可存在其它多種類型，現(xiàn)有技 術(shù)對此已有介紹，本實施例不做展開。在一種應(yīng)用中，該偏置單元可集成在第一選擇模塊31 內(nèi)，即第一選擇模塊31通過初步選擇一路電源給控制模塊32供電，此外第一選擇模塊31 還可通過其內(nèi)部集成的電路生成控制模塊32的偏置電壓VB，為后續(xù)控制模塊提供偏置。當(dāng) 然偏置單元可以自成一體而非集成于第一選擇模塊31內(nèi)，本實施例不做限定。

為了使本發(fā)明實施例的功能得到進(jìn)一步改進(jìn)，控制模塊32后續(xù)可如圖4a所示連 接用于實現(xiàn)驅(qū)動的驅(qū)動模塊34，也可連接如圖4b所示的電平移位模塊35。當(dāng)然，驅(qū)動模塊 34在提高控制信號驅(qū)動能力的同時也可提供電平移位的功能，即可將電平移位功能和驅(qū)動 功能在同一個模塊中實現(xiàn)。無論將電平移位功能和驅(qū)動功能在兩個模塊中分別實現(xiàn)還是集 成在同一模塊中，本實施例的技術(shù)方案都未發(fā)生實質(zhì)改變。圖9提供了一種包括電平移位 模塊35和驅(qū)動模塊34的電路實施例的結(jié)構(gòu)示意圖，其中電平移位模塊35和驅(qū)動模塊34 分別用于實現(xiàn)對控制信號的電平移位和提高驅(qū)動能力的功能，以對應(yīng)圖4c中的電平移位 模塊35和驅(qū)動模塊34。參見圖9，電平移位模塊35包括晶體管M101、102、107和108，其中 PMOS管MlOl與NMOS管M102構(gòu)成一個反相器，用于對一路控制信號的電平進(jìn)行移位，具體 結(jié)構(gòu)如下，M102的柵極作為輸入，源極接地，漏極連接MlOl的漏極；MlOl柵極接地，源極接 電源；而晶體管107和108用于移位另一路控制信號的電平，這2個晶體管的連接關(guān)系可參 照晶體管101和102間的連接。該電平移位模塊35的電源供給可以是第二選擇模塊33的 輸出VOjP 通過電平移位將高電平從VI_AUX移到VO上從而實現(xiàn)電平移位，在各路電源上 電過程中給第二選擇模塊33內(nèi)的開關(guān)提供初態(tài)，使得所述開關(guān)的輸出和控制信號均為V0， 從而使這些開關(guān)處于準(zhǔn)二極管連接，可防止上電過程中電流在開關(guān)間的相互流動。晶體管 M103、104、105、106、109、110、111和112則組成兩路反相器鏈，從而形成驅(qū)動模塊34，用于實現(xiàn)提高2路控制信 號的驅(qū)動能力。其中，M103和M104構(gòu)成反相器，M105和M106構(gòu)成反 相器，這2組反相器構(gòu)成反相器鏈。本實施例采用2個反相器作為反相器鏈來提高驅(qū)動能 力，當(dāng)然反相器鏈中用于驅(qū)動的反相器的級數(shù)可以為任意偶數(shù)級。在控制模塊32和第二選擇模塊33之間也可不包括驅(qū)動模塊，而僅包括電平移位 電路，如圖4b所示，用于移位電平的電路，即圖4b中的電平移位模塊35可將所述各路備選 電源的控制信號的高電平轉(zhuǎn)移至所述輸出電源的電平，以實現(xiàn)第二選擇模塊33的初始化， 可防止上電時不同開關(guān)間的電荷流動，進(jìn)一步優(yōu)化性能。電平移位模塊35可由晶體管MlOl 和M102組成，獲取第二選擇模塊33的輸出作為供電，從而將控制信號的高電平從初選出的 電源電壓VI_AUX轉(zhuǎn)移至輸出VO的電壓，從而在上電時為第二選擇模塊33的開關(guān)提供初 態(tài)，使得第二選擇模塊33內(nèi)的PMOS管開關(guān)近似于柵極和漏極連接的PMOS 二極管，這樣該 PMOS管開關(guān)就不會出現(xiàn)反向?qū)?，從而在上電時刻不會出現(xiàn)不同開關(guān)間的電荷流動。當(dāng)然， 如何為一個開關(guān)提供初態(tài)在現(xiàn)有技術(shù)中可能還有其它方法，本發(fā)明實施例對此不做一一列 舉，對于其它為開關(guān)提供初態(tài)的現(xiàn)有手段，只要能夠達(dá)到與電平移位模塊35類似的功能， 都應(yīng)被視為是本發(fā)明的一部分或?qū)Ρ景l(fā)明做出的簡單變形。本領(lǐng)域技術(shù)人員還可對本實施 例的電路結(jié)構(gòu)做出各種改進(jìn)而不脫離本發(fā)明的實質(zhì)。為了便于理解，對本實施例的一種具體結(jié)構(gòu)進(jìn)行總體介紹，如圖10所示，包括第 一選擇模塊31、控制模塊32、第二選擇模塊33、驅(qū)動模塊34和電平移位模塊35。每一部分 模塊的具體結(jié)構(gòu)和功能可參見之前的描述。第一選擇模塊31可實現(xiàn)對2路電源的初選，但 其采用二極管結(jié)構(gòu)的開關(guān)，輸出的電源會受導(dǎo)通壓降的影響，其輸出用于給控制模塊32供 電，第一選擇模塊31內(nèi)部還集成了控制模塊32的偏置電路，具體也可參見之前的描述。由 此第一選擇模塊31不但實現(xiàn)多路備選電源的初選，還可輸出偏置電壓VB給控制模塊32，控 制模塊32利用初選出的電源作為供電生成控制信號，控制信號可經(jīng)過驅(qū)動模塊34以增強(qiáng) 驅(qū)動能力，并輸入后級的第二選擇模塊33，用于實現(xiàn)電源的終選，電平移位模塊35可位于 驅(qū)動模塊34之前使得控制信號的高電平移位到輸出VO上，以在上電時為第二選擇模塊33 中的PMOS開關(guān)提供初態(tài)。通過所述實施例選擇出的電源不受導(dǎo)通壓降的影響，無需采用電 荷泵，可節(jié)省功耗。實際應(yīng)用中，本實施例可進(jìn)行多種擴(kuò)展，形成多種不同的實現(xiàn)方式。所述裝置不僅 可實現(xiàn)2路電源的選擇，也可實現(xiàn)更多路電源的選擇。第一選擇模塊31的二極管和第二選 擇模塊33的開關(guān)結(jié)構(gòu)可以有替代實現(xiàn)方式，如，第一選擇模塊31中的二極管可采用普通二 極管、或基極和集電極連接的PNP管；第二選擇模塊33可采用NMOS管開關(guān)、CMOS開關(guān)、傳 輸門、三極管開關(guān)等，當(dāng)采用NMOS管開關(guān)時，傳輸高電平會有一些損失，傳輸效果略差于使 用PMOS開關(guān)。本實施例中的驅(qū)動模塊34通過反相器鏈實現(xiàn)增強(qiáng)驅(qū)動能力，對驅(qū)動模塊34 可能存在的其它結(jié)構(gòu)本實施例不作限定。該裝置中的控制模塊32用于實現(xiàn)接收前級初選 出的電源作為供電無需額外電源，并通過比較各路備選電源電壓來生成控制信號，用于實 現(xiàn)電源電壓比較的比較器可以有多種形態(tài)。本實施例給出的僅是一種實例，具體的比較器 結(jié)構(gòu)可采用現(xiàn)有技術(shù)中的其它結(jié)構(gòu)，如差分對結(jié)構(gòu)等實現(xiàn)，本實施例對此不做限制。以上實施例描述的是從2路信號中選擇一路的情況，但這種描述不用于限定本發(fā) 明，因為本領(lǐng)域技術(shù)人員可根據(jù)實際應(yīng)用需要增加備選電源數(shù)量，即對電源做擴(kuò)展。圖11 為本發(fā)明提供的一種四路電源選擇裝置實施例的結(jié)構(gòu)示意圖。在圖11中顯示了另一種第一選擇模塊31的結(jié)構(gòu)，用于從4路備選電源中選擇一路，其工作原理與圖6相同，只是在備 選電源數(shù)量上進(jìn)行了擴(kuò)展，本實施例對此不做重復(fù)描述。與圖11中實現(xiàn)4路電源選擇的第 一選擇模塊31相應(yīng)，圖11還展示了用于實現(xiàn)四路電源選擇的電平移位模塊35、驅(qū)動模塊 34和第二選擇模塊33的結(jié)構(gòu)示意圖，驅(qū)動模塊34接收4路控制信號，通過驅(qū)動電路增強(qiáng)驅(qū) 動能力后的控制信號被用于控制復(fù)合開關(guān)管來選擇電源。電平移位模塊35將輸出高電平 從VI_AUX移到VO上，在各路電源上電過程中給第二選擇模塊33中的開關(guān)初態(tài)，防止不同 開關(guān)間電荷流動。第二選擇模塊33中的反相器鏈提高控制信號的驅(qū)動能力，驅(qū)動的級數(shù)為 偶數(shù)級。另外，圖11中對每一路開關(guān)都單獨設(shè)計電平移位和驅(qū)動電路，雖然增大了電路開 銷，但是在任意一個電源上電的過程中都能保證不會發(fā)生電流倒流。其具體的工作原理在 之前已有描述，此處不再展開。 對于圖7的控制模塊32，由于實現(xiàn)2路電源選擇，因此，比較器的輸出結(jié)果被作為 控制信號。如果實現(xiàn)3路以上信號的比較，可采用在多個比較器后增加邏輯單元，邏輯單元 用于對比較器的比較結(jié)果進(jìn)行邏輯處理得到所述各路備選電源的控制信號。相應(yīng)地，圖11 為展示了另一種控制模塊32的實現(xiàn)結(jié)構(gòu)，在圖11的控制模塊32中，該控制模塊32的電 路結(jié)構(gòu)中包含六個比較器，用于對四路電源電壓進(jìn)行兩兩比較，產(chǎn)生6路比較信號，并將生 成的信號輸入邏輯控制電路生成控制信號。其中，6個比較器分別為比較器121、122、123、 124、125和126，用于實現(xiàn)對4路備選電源電壓VIl至VI4的兩兩比較；邏輯控制電路則由 或非門127、或非門128、或非門129、或非門1210組成。例如，VIl被輸入比較器121、122、 123 ；VI2被輸入比較器121、124、125 ；VI3被輸入比較器122、125、126 ；VI4被輸入比較器 123、124、126。6個比較器之后是4個或非門127、128、129、1210，這4個或非門組成的邏 輯單元對比較結(jié)果進(jìn)行處理以得到控制信號；其中，或非門127以比較器121、122、123為 輸入；或非門128以比較器124、125、以及或非門127的輸出為輸入；或非門129以比較器 126、或非門127的輸出、以及或非門128的輸出作為輸入；或非門1210以或非門127的輸 出、或非門128的輸出、或非門129的輸出作為3路輸入。圖11所示的控制模塊32用于生 成4路控制信號來對4路備選電源進(jìn)行選擇，生成的每一路控制信號可被輸入偶數(shù)個反相 器來增強(qiáng)驅(qū)動能力，即可在或非門127、或非門128、或非門129、或非門1210之后分別連接 一個反相器鏈以增強(qiáng)驅(qū)動能力，如圖11所示，本實施例對此不做限定。比較器在設(shè)計時可 將輸入電壓接近的情況設(shè)計成邏輯1，所以邏輯0表示的信息是確定的，而邏輯1可能包括 了 2路輸入非常接近的情況。因此在設(shè)計組合邏輯電路中，可將優(yōu)先級高的電壓從比較器 的負(fù)端輸入，保證高優(yōu)先級電源的控制信號的準(zhǔn)確性。在具體實現(xiàn)中，可將六路比較信號通 過帶有優(yōu)先級的邏輯電路進(jìn)行組合輸出四路控制信號。這樣的邏輯控制能保證在任意條件 下僅有一路電源被選擇。本實施例的四路備選電源的優(yōu)先級的順序可以是VIl > VI2 > VI3 > VI4。當(dāng)四路電源電壓非常接近時，比較器可能難以分辨，則可優(yōu)先輸出VIl這路電 源。該控制模塊32的供電可以是由前級的第一選擇模塊31所產(chǎn)生的VI_AUX提供。在圖 11的控制模塊32中，每個比較器均可采用與圖7所示比較器相類似的結(jié)構(gòu)，以實現(xiàn)對2路 電源電壓的比較。上述示例介紹了 4路電源的邏輯控制，在實際應(yīng)用中該結(jié)構(gòu)可推廣到任意3路以 上備選電源的情況，本實施例對此不做限定。 所述控制模塊32可實現(xiàn)多路電源電壓之間的兩兩比較，將比較信號通過組合邏輯電路，從而輸出對各路電源的控制信號，用于控制第二選擇模塊33中開關(guān)的狀態(tài)，使得 第二選擇模塊33中只有一路開關(guān)導(dǎo)通。驅(qū)動模塊34提高前述控制信號的驅(qū)動能力，同時 可進(jìn)一步給定第二選擇模塊33中的開關(guān)初始狀態(tài)。從而第二選擇模塊33可高效的傳輸被 選電源。本發(fā)明實施例提供的一種電源選擇裝置的工作原理示意圖如圖12所示。以裝置
從m路備選電源(分別為VI1、VI2........Vim)中選擇一路輸出為例來說明，第一選擇模
塊31進(jìn)行初選，得到一路電源VI_AUX，并將該 電源VI_AUX提供給控制模塊32，如前所述， 第一選擇模塊31還可內(nèi)部集成控制模塊32的偏置電路，為控制模塊32提供偏置電壓VB。 控制模塊32利用VI_AUX作為供電，對m路電源電壓進(jìn)行比較生成各路控制信號(分別為
VSl、VS2、.......VSm)。多路信號VSl、VS2、.......VSm經(jīng)過驅(qū)動模塊34增強(qiáng)驅(qū)動能力
后輸出控制信號VD1、VD2........VDm。第二選擇模塊33利用控制信號VD1、VD2........
VDm對多路備選電源進(jìn)行最終選擇，得到輸出電壓V0，VO可被反饋到驅(qū)動模塊34，使得驅(qū)動 模塊34可利用VO作為自身的供電。本發(fā)明實施例可利用二極管連接的PMOS管結(jié)構(gòu)的電源選擇電路進(jìn)行初選，易于 集成實現(xiàn)，還可以防止電流在電源間的相互流動并為后續(xù)控制電路提供電源和偏置?？刂?電路可實現(xiàn)多路電源電壓之間的兩兩比較，比較信號通過組合邏輯電路輸出各路電源的控 制信號，用于控制后續(xù)選擇電路中開關(guān)的狀態(tài)，做到同一時刻有且只有一路開關(guān)導(dǎo)通。驅(qū)動 電路用于提高前述控制信號的驅(qū)動能力，同時給定后續(xù)的選擇電路中的開關(guān)初始狀態(tài)。選 擇電路可由多個MOS開關(guān)構(gòu)成，高效的傳輸被選電源，也給輸出驅(qū)動電路供電。在現(xiàn)有技術(shù)中，傳統(tǒng)的驅(qū)動電路通常由輸入電壓供電，這種供電方式可能會在上 電過程中出現(xiàn)電流在電源間的相互流動。本發(fā)明的一個示例中對驅(qū)動反相器鏈被進(jìn)行了改 進(jìn)，在反相器鏈的前級引入一級電平移位電路。這種設(shè)計使得電源上電過程中開關(guān)管處于 準(zhǔn)二極管連接的狀態(tài)，以確保每一路電源在上電過程中不會出現(xiàn)電流在電源間的流動。另 夕卜，傳統(tǒng)的驅(qū)動電路是各路開關(guān)公用的，本實施例將各路開關(guān)的驅(qū)動電路分開設(shè)計。在現(xiàn)有技術(shù)中，當(dāng)采用普通二極管進(jìn)行電源選擇時，除了二極管導(dǎo)通壓降問題， 系統(tǒng)集成性也是一個考慮因素。肖特基二極管因其較低的導(dǎo)通電壓，通常會成為二極管 結(jié)構(gòu)電源選擇電路的首選器件。但是常用的肖特基二極管都是分離器件，較難采用標(biāo)準(zhǔn) CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)工藝制作，不利于集成。另外，標(biāo)準(zhǔn)CMOS工藝中的普通二極 管主要是用來實現(xiàn)ESD (靜電釋放)保護(hù)，其性能沒有分離普通二極管的好，因此標(biāo)準(zhǔn)CMOS 工藝中的普通二極管不適于用來進(jìn)行電源選擇。但是如果使用分離普通二極管又會增加工 藝復(fù)雜度，因此設(shè)計不使用分離二極管的CMOS工藝電路成為了主流。本實施例的一個示例 可以使用CMOS集成電路工藝實現(xiàn)，集成度較高。作為電池備電系統(tǒng)中的關(guān)鍵模塊，多電源 選擇電路性能的好壞可能直接決定了整個系統(tǒng)的性能。且由于SOC(片上系統(tǒng))設(shè)計需求 的增加，客戶要求基于標(biāo)準(zhǔn)CMOS工藝設(shè)計全集成的多電源選擇電路成為主流。同時，低壓 低功耗的要求給多電源電路各方面性能提出了更高的要求。而本發(fā)明實施例提出的多電源 選擇電路可基于普通CMOS工藝實現(xiàn)，通用性強(qiáng)。本發(fā)明實施例中的全部裝置、單元、模塊等 均可全部或部分用CMOS工藝實現(xiàn)。傳統(tǒng)的電源選擇電路主要是針對一路備電電池和一路主電源進(jìn)行二選一，本實施 例提出的一種結(jié)構(gòu)可以推廣到任意多路輸入電源的情況，易于拓展，應(yīng)用面更廣。為每路開關(guān)分別設(shè)立驅(qū)動模塊使得擴(kuò)展變得更加容易。而且傳統(tǒng)的基于開關(guān)管的電源選擇電路，對輸入電源的電壓差值有最小值要求， 這主要受制于比較器存在著失調(diào)電壓。本發(fā)明實施例的一個示例通過改進(jìn)和優(yōu)化比較器， 實現(xiàn)在待比 較電壓無限接近的情況下，輸出一個固定電平，再通過后續(xù)基于優(yōu)先順序的組 合邏輯電路控制，實現(xiàn)在同一時刻有唯一一路電源輸出，簡化了對輸入電源的要求，增加了 該裝置可能的應(yīng)用范圍。此外現(xiàn)有技術(shù)中二極管的漏電流可能會成為一個問題?；跇?biāo)準(zhǔn)CMOS工藝實現(xiàn) 的普通二極管和二極管連接的MOS管，都會有較大的襯底漏電流，這會降低電源選擇電路 的電流傳輸效率。本實施例中的一個示例對開關(guān)襯底進(jìn)行優(yōu)化例如第一選擇模塊31和第 二選擇模塊33中的開關(guān)均可采用復(fù)合管結(jié)構(gòu)，引入優(yōu)化性能的電路結(jié)構(gòu)，使得PMOS開關(guān)管 的襯底電位與其源極和漏極之中電位較高的一端相同，從而避免襯底二極管的導(dǎo)通，減小 襯底漏電流。本實施例的方案設(shè)計還可實現(xiàn)功耗和成本的降低，雖然采用PMOS管作為開關(guān)時 消耗的開關(guān)面積比NMOS管更大。但PMOS管開關(guān)傳輸高電平無損失，從而不必采用電荷泵 和時鐘電路，降低系統(tǒng)功耗。該方案還可以采用常壓工藝的器件實現(xiàn)，降低了成本。本發(fā)明實施例還提供一種電源選擇的方法，其簡要流程可如圖13所示，包括S151 從多路備選電源中選擇電源作為初選電源；S152:利用初選電源作為控制模塊的供電，并利用所述控制模塊對所述多路備選 電源電壓進(jìn)行比較，并生成各路備選電源的控制信號；S153 利用所述各路備選電源的控制信號進(jìn)行控制，以從所述多路備選電源中選 擇電源輸出。本實施例通過對多路備選電源初選為后續(xù)控制模塊供電，并通過控制模塊生成控 制信號以選擇適合的電源，實現(xiàn)簡單，由于初選出的電源是為控制模塊供電而不作為最終 輸出，因此無需初選出的電源非常精確，控制模塊通過簡單的比較功能即可生成控制信號， 無需電荷泵等復(fù)雜電路，可降低功耗，從而通過控制信號控制選擇電源，可最終實現(xiàn)電源的 準(zhǔn)確選擇。最終選擇出的電源可以是多路備選電源中的最大者或最小者，或者是本領(lǐng)域技 術(shù)人員可依照實際需要從多路備選電源中選擇具備某種特性的電源，本實施例不做展開。本領(lǐng)域普通技術(shù)人員可以理解實現(xiàn)上述實施例方法中的全部或部分流程，是可以 通過計算機(jī)程序來指令相關(guān)的硬件來完成，所述的程序可存儲于一計算機(jī)可讀取存儲介質(zhì) 中，該程序在執(zhí)行時，可包括如上述各方法的實施例的流程。其中，所述的存儲介質(zhì)可為磁 碟、光盤、只讀存儲記憶體(Read-Only Memory, ROM)或隨機(jī)存儲記憶體(Random Access Memory, RAM)等。以上所述僅為本發(fā)明的幾個實施例，本領(lǐng)域的技術(shù)人員依據(jù)申請文件公開的可以 對本發(fā)明進(jìn)行各種改動或變型而不脫離本發(fā)明的精神和范圍。本領(lǐng)域普通技術(shù)人員可以理 解所述實施例間或不同實施例的特征間在不發(fā)生沖突的情況下可以互相結(jié)合形成新的實 施例。
權(quán)利要求
1.一種電源選擇裝置，其特征在于，包括第一選擇模塊，用于接收多路備選電源并從所述多路備選電源中選擇電源作為內(nèi)部 電源；控制模塊，用于接收所述多路備選電源，并耦合至所述第一選擇模塊，利用所述內(nèi)部電 源供電，并對所述多路備選電源電壓進(jìn)行比較生成所述多路備選電源中的各路備選電源的 控制信號；第二選擇模塊，用于接收所述多路備選電源并耦合至所述控制模塊，由所述各路備選 電源的控制信號進(jìn)行控制，以從所述多路備選電源中選擇電源作為輸出電源。
2.如權(quán)利要求1所述的裝置，其特征在于，還包括電平移位模塊，所述第二選擇模塊 通過所述電平移位模塊耦合至所述控制模塊；所述電平移位模塊用于獲取所述第二選擇 模塊的輸出電源作為該電平移位模塊的反饋供電，將所述各路備選電源的控制信號的高電 平轉(zhuǎn)移至所述輸出電源的電平。
3.如權(quán)利要求2所述的裝置，其特征在于，還包括驅(qū)動模塊，用于獲取所述電平移位 模塊輸出的所述各路備選電源的控制信號，提高所述輸出的各路備選電源的控制信號的驅(qū) 動能力，并將提高驅(qū)動能力后的各路備選電源的控制信號輸出到所述第二選擇模塊。
4.如權(quán)利要求3所述的裝置，其特征在于，所述驅(qū)動模塊包括至少一個反相器鏈；所述每個反相器鏈，用于提高一路備選電源的控制信號的驅(qū)動能力并輸出到所述第二選擇模塊。
5.如權(quán)利要求1-4中任一項所述的裝置，其特征在于，所述第一選擇模塊包括多個二 極管，所述多個二極管的負(fù)極相耦合，作為所述第一選擇模塊的輸出；每個二極管的正極用 于接收多路備選電源中的一路電源。
6.如權(quán)利要求5所述的裝置，其特征在于，所述多個二極管中的至少一個二極管為柵 極與漏極相連的PMOS 二極管。
7.如權(quán)利要求6所述的裝置，其特征在于，所述第一選擇模塊還包括至少一個第一性 能優(yōu)化單元，與所述至少一個PMOS 二極管的襯底、正極和負(fù)極相耦合；所述第一性能優(yōu)化 單元用于將所述PMOS 二極管的襯底電位調(diào)整至所述PMOS 二極管的正極電位和負(fù)極電 位中的高電位。
8.如權(quán)利要求7所述的裝置，其特征在于，所述第一性能優(yōu)化單元包括第三PMOS管 和第四PMOS管；第三PMOS管的源極耦合至第四PMOS管的柵極；第四PMOS管的源極耦合至 第三PMOS管的柵極；第三PMOS管的源極耦合至所述PMOS 二極管的正極；第四PMOS管的源 極耦合至所述PMOS 二極管的負(fù)極；所述第三PMOS管的襯底、第四PMOS管的襯底、第三PMOS管的漏極、第四PMOS管的漏 極、以及所述PMOS 二極管的襯底均相連。
9.如權(quán)利要求1-4中任一項所述的裝置，其特征在于，所述控制模塊包括比較器，用 于對多路備選電源中的兩路電源電壓進(jìn)行比較，得到該兩路電源中一路電源的控制信號。
10.如權(quán)利要求9所述的裝置，其特征在于，所述比較器包括第五PMOS管、第六PMOS 管和電平移位電路；所述第五PMOS管與第六PMOS管的柵極相連，所述第五PMOS管與第六PMOS管的漏極 分別連接兩路電流源，且第五PMOS管的漏極與柵極相連，所述第五PMOS管與第六PMOS管的源極分別接收所述兩路電源，以對所述兩路電源電壓進(jìn)行比較，所述第六PMOS管的漏極 輸出所述比較結(jié)果；所述電平移位電路用于接收第一選擇模塊選擇的電源作為供電，將所述比較結(jié)果中 的高電平移位至第一選擇模塊選擇的電源的電壓，以得到所述兩路電源中的一路電源的控 制信號。
11.如權(quán)利要求10所述的裝置，其特征在于，所述控制模塊中與第五PMOS管和第六PMOS管的漏極分別連接的兩路電流源均為NMOS 管電流源；所述第一選擇模塊中集成有偏置單元，用于從所述第一選擇模塊內(nèi)向所述NMOS 管電流源的柵極提供偏置電壓。
12.如權(quán)利要求1-4中任一項所述的裝置，其特征在于，所述控制模塊包括多個比較 器和邏輯單元；所述每個比較器分別用于對多路備選電源中的兩路電源電壓進(jìn)行比較，得 到比較結(jié)果；所述邏輯單元，耦合至所述多個比較器，用于獲取所述多個比較器的比較結(jié) 果，并對所述多個比較器的比較結(jié)果進(jìn)行邏輯處理得到所述各路備選電源的控制信號。
13.如權(quán)利要求12所述的裝置，其特征在于，所述多路備選電源包括第一電源、第二電 源、第三電源和第四電源；所述多個比較器包括第一比較器，用于通過負(fù)輸入端接收所述第一電源，通過正輸 入端接收所述第二電源；第二比較器，用于通過負(fù)輸入端接收所述第一電源，通過正輸入 端接收所述第三電源；第三比較器，用于通過負(fù)輸入端接收所述第一電源，通過正輸入端 接收所述第四電源；第四比較器，用于通過負(fù)輸入端接收所述第二電源，通過正輸入端接 收所述第四電源；第五比較器，用于通過負(fù)輸入端接收所述第二電源，通過正輸入端接收 所述第三電源；第六比較器，用于通過負(fù)輸入端接收所述第三電源，通過正輸入端接收所 述第四電源；所述邏輯單元包括第一或非門，用于將第一比較器的輸出、第二比較器的輸出和第三 比較器的輸出作為輸入，并輸出第一電源的控制信號；第二或非門，用于將第一或非門的輸 出、第四比較器的輸出和第五比較器的輸出作為輸入，并輸出第二電源的控制信號；第三或 非門，用于將第一或非門的輸出、第二或非門的輸出和第六比較器的輸出作為輸入，并輸出 第三電源的控制信號；第四或非門，用于將第一或非門的輸出、第二或非門的輸出和第三或 非門的輸出作為輸入，并輸出第四電源的控制信號；所述每個比較器用于當(dāng)進(jìn)行比較的兩路電源電壓之差小于一定值時，輸出邏輯高電 平；所述第一電源、第二電源、第三電源和第四電源的輸出優(yōu)先級由高至低遞減。
14.如權(quán)利要求1-4中任一項所述的裝置，其特征在于，所述第二選擇模塊包括多個開 關(guān)；所述每個開關(guān)用于接收一路備選電源、以及該路備選電源的控制信號，通過該路備選 電源的控制信號決定是否將該路備選電源輸出。
15.如權(quán)利要求14所述的裝置，其特征在于，所述多個開關(guān)中的至少一個開關(guān)為PMOS 管開關(guān)。
16.如權(quán)利要求15所述的裝置，其特征在于，所述第二選擇模塊還包括至少一個第二性能優(yōu)化單元，與所述至少一個PMOS管開關(guān) 的襯底、輸入端和輸出端相耦合；所述第二性能優(yōu)化單元用于將所述PMOS管開關(guān)的襯底電位調(diào)整至所述PMOS管開關(guān)的輸入端電位和輸出端電位中的高電位。
17.如權(quán)利要求16所述的裝置，其特征在于，所述第二性能優(yōu)化單元包括第一PMOS 管與第二 PMOS管；第一 PMOS管的源極耦合至第二 PMOS管的柵極； 第二 PMOS管的源極耦合至第一 PMOS管的柵極； 第一 PMOS管的源極耦合至所述PMOS管開關(guān)的輸入端； 第二 PMOS管的源極耦合至所述PMOS管開關(guān)的輸出端；所述第一 PMOS管的襯底、第二 PMOS管的襯底、第一 PMOS管的漏極、第二 PMOS管的漏 極、以及所述PMOS管開關(guān)的襯底均相連。
18.如權(quán)利要求1至4中任一項所述的裝置，其特征在于，所述第二選擇模塊選擇輸出 的電源為多路備選電源中電壓最高的電源。
19.一種電源選擇方法，其特征在于，包括 從多路備選電源中選擇電源作為內(nèi)部電源；利用內(nèi)部電源為控制模塊供電，并利用所述控制模塊對所述多路備選電源電壓進(jìn)行比 較生成各路備選電源的控制信號；利用所述各路備選電源的控制信號對所述多路備選電源進(jìn)行控制，以從所述多路備選 電源中選擇電源作為輸出電源。
20.如權(quán)利要求19所述的方法，其特征在于，所述輸出電源的選擇通過多路PMOS開關(guān) 實現(xiàn)，所述方法還包括通過電平移位將所述各路備選電源的控制信號的高電平轉(zhuǎn)移至所 述輸出電源的電平，以為所述多路PMOS開關(guān)提供初始態(tài)。
全文摘要
本發(fā)明實施例公開了一種電源選擇裝置和方法，屬于電子技術(shù)領(lǐng)域。所述裝置包括第一選擇模塊，被配置為從多路備選電源中選擇電源；控制模塊，耦合至所述第一選擇模塊，被配置為利用所述第一選擇模塊所選擇的電源作為供電，并對所述多路備選電源電壓進(jìn)行比較，并生成各路備選電源的控制信號；第二選擇模塊，耦合至所述控制模塊，被配置為由所述各路備選電源的控制信號進(jìn)行控制，以選擇所述多路備選電源中的一路電源輸出。上述技術(shù)方案用于從多路備選電源中選擇電源。
文檔編號H02J9/00GK102130492SQ20101024488
公開日2011年7月20日 申請日期2010年7月31日 優(yōu)先權(quán)日2010年7月31日
發(fā)明者余凱, 謝旺生 申請人:華為技術(shù)有限公司