專利名稱：一種用于開關(guān)穩(wěn)壓電源的pwm或psm雙模調(diào)制控制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電子技術(shù)領(lǐng)域，涉及開關(guān)穩(wěn)壓電源控制電路，具體指一種用于開關(guān)穩(wěn) 壓電源的具有PWM或PSM雙模調(diào)制方式的控制電路。
背景技術(shù)：
開關(guān)穩(wěn)壓電源(即功率變換器)中常采用的調(diào)制方式有脈沖寬度調(diào)制模式 PWM(Pulseffidth Modulation)和脈沖跨周期調(diào)制模式 PSM(Pulse Skip Modulation)，通 過(guò)負(fù)反饋控制環(huán)路來(lái)使變換器的輸出電壓保持穩(wěn)定。脈沖寬度調(diào)制模式PWM具體實(shí)現(xiàn)方 式是如果輸入電壓或負(fù)載的變化引起輸出電壓變化，采樣電路對(duì)輸出電壓進(jìn)行采樣，并 將之與基準(zhǔn)電壓進(jìn)行比較，進(jìn)而根據(jù)變化來(lái)調(diào)節(jié)變換器開關(guān)的占空比，使得輸出電壓穩(wěn)定。 脈沖跨周期調(diào)制模式PSM具體實(shí)現(xiàn)方式是如果輸入電壓或負(fù)載的變化引起輸出電壓變 化，采樣電路對(duì)輸出電壓進(jìn)行采樣，并將其與基準(zhǔn)電壓進(jìn)行比較，進(jìn)而根據(jù)變化來(lái)決定是否 有脈沖被跨過(guò)，使得輸出電壓穩(wěn)定。PSM基于恒頻恒寬CWCF(Constant Width Constant Frequency)調(diào)制脈沖，當(dāng)變換器輸出電壓大于參考電壓時(shí)，將有脈沖被跨過(guò)，否則將始終為 恒頻恒寬的脈沖波控制下的通/斷工作狀態(tài)，由此使得變換器的輸出電壓穩(wěn)定。PWM基于 恒頻變寬調(diào)制脈沖，當(dāng)變換器輸出電壓大于參考電壓時(shí)，變換器開關(guān)的占空比減?。划?dāng)變換 器輸出電壓小于參考電壓時(shí)，變換器開關(guān)的占空比增大；由此使得變換器的輸出電壓穩(wěn)定。 PSM調(diào)制模式具有響應(yīng)速度更快，在輕負(fù)載下效率更高的優(yōu)勢(shì)，而在PWM調(diào)制模式下，系統(tǒng) 效率在重載時(shí)較高，但由于每個(gè)時(shí)鐘周期必須導(dǎo)通，導(dǎo)致在輕負(fù)載下系統(tǒng)效率較低。為了在 整個(gè)負(fù)載范圍內(nèi)實(shí)現(xiàn)較高效率，可以考慮在系統(tǒng)中采用PSM和PWM兩種工作模式，當(dāng)負(fù)載較 輕時(shí)通過(guò)控制電路讓其工作在效率較高的PSM工作模式下，當(dāng)負(fù)載較重時(shí)通過(guò)控制電路讓 其工作在效率較高的PWM工作模式下，從而實(shí)現(xiàn)系統(tǒng)在整個(gè)負(fù)載范圍內(nèi)具有較高的效率。

發(fā)明內(nèi)容
本發(fā)明提供一種用于開關(guān)穩(wěn)壓電源的PWM或PSM雙模調(diào)制控制電路，該控制電路 能夠根據(jù)負(fù)載情況選擇PWM或PSM調(diào)制模式，以保證系統(tǒng)在整個(gè)負(fù)載范圍內(nèi)都具有較高的 效率；該控制電路不需要電流采樣電路來(lái)采樣功率開關(guān)管上的電流，而是直接將電流轉(zhuǎn)換 成電壓與基準(zhǔn)電壓比較，從而判斷負(fù)載的輕重情況；該控制電路大部分為邏輯電路，自身功 耗低，占用芯片面積較小，能顯著提高系統(tǒng)的效率。本發(fā)明詳細(xì)技術(shù)方案為一種用于開關(guān)穩(wěn)壓電源的PWM或PSM雙模調(diào)制控制電路，如圖1至圖3所示，包括 可控電流基準(zhǔn)源Iref、比較器comp和切換控制電路Load_SM。所述可控電流基準(zhǔn)源Iref如圖2所示，由四個(gè)NMOS管、三個(gè)PMOS管和偏置電流 源Ib組成。三個(gè)PMOS管M01、M02和M03串聯(lián)，即MOl的漏極接M02的源極，M02的漏極接 M03的源極，MOl的源極接輸入電壓Vin。NMOS管MB、MO和Ml的柵極互連，NMOS管MB、MO 和Ml的源極互連，NMOS管MB的漏極與柵極短接后接偏置電流源Ib ；NMOS管MO的漏極接NMOS管M2的源極，NMOS管Ml的漏極接NMOS管M3的源極；NMOS管M2和M3的漏極互連并 接PMOS管M03的漏極。PMOS管M03的漏極接比較器comp的正輸入端，外部開關(guān)穩(wěn)壓電源中主開關(guān)管的漏 極電壓SW接比較器comp的負(fù)輸入端。所述切換控制電路Load_SM如圖3所示，由兩個(gè)D觸發(fā)器、兩個(gè)延遲器、兩個(gè)反相 器、兩個(gè)序列檢測(cè)器、兩個(gè)與門、一個(gè)或門和一個(gè)選擇器組成。比較器comp的輸出端接延遲 器1的輸入端；延遲器1的輸出端接D觸發(fā)器1的數(shù)據(jù)輸入端，反相器1的輸出端接D觸發(fā) 器1的時(shí)鐘端；D觸發(fā)器1的同相輸出端接序列檢測(cè)器1的輸入端，D觸發(fā)器1的反相輸出 端接序列檢測(cè)器2的輸入端；序列檢測(cè)器1的輸出端接與門1的一個(gè)輸入端，序列檢測(cè)器 2的輸出端接與門2的一個(gè)輸入端；與門1和與門2的輸出信號(hào)分別作為或門的兩個(gè)輸入 信號(hào)，或門的輸出信號(hào)作為D觸發(fā)器2的時(shí)鐘信號(hào)；D觸發(fā)器2的反相輸出端與數(shù)據(jù)輸入端 短接，D觸發(fā)器2的同相輸出端分別接延遲器2的輸入端和選擇器的控制輸入端S ；延遲器 2輸出的控制信號(hào)DO同時(shí)接反相器2的輸入端、與門1的另一個(gè)輸入端和可控電流基準(zhǔn)源 Iref中NMOS管M2的柵極，反相器2輸出的控制信號(hào)Dl同時(shí)接與門2的另一個(gè)輸入端和可 控電流基準(zhǔn)源Iref中NMOS管M3的柵極；選擇器的兩個(gè)選擇輸入端分別輸入PSM或PWM調(diào) 制信號(hào)，當(dāng)控制輸入端S為高電平時(shí)，選擇PWM調(diào)制信號(hào)作為輸出信號(hào)；當(dāng)控制輸入端S為 低電平時(shí)，選擇PSM調(diào)制信號(hào)作為輸出信號(hào)；選擇器的輸出信號(hào)分別作為外部開關(guān)穩(wěn)壓電 源中主開關(guān)管的柵控信號(hào)和可控電流基準(zhǔn)源Iref中三個(gè)PMOS管M01、M02和M03的柵控信 號(hào)，同時(shí)，選擇器的輸出信號(hào)經(jīng)反相器1反相后作為D觸發(fā)器1的時(shí)鐘信號(hào)。圖1所示為本發(fā)明在典型的buck功率變換器中的應(yīng)用。在典型的buck電路模式 下，主開關(guān)管MPP源極接輸入信號(hào)Vin，柵極接控制信號(hào)vg，漏極(SW)同時(shí)分別連接電感L 的一端、二極管D的陰極以及比較器comp的負(fù)端。電感L的另一端分別接電容C以及負(fù)載 電阻R，電容C和負(fù)載電阻R的另一端接地，二極管D的陽(yáng)極接地，比較器comp的正端接可 控電流基準(zhǔn)Iref，比較器輸出C0mp_0ut接切換控制電路Load_SM，Load_SM的另外三個(gè)輸 入分別為vg、PSM控制信號(hào)以及PWM控制信號(hào)，其輸出為控制信號(hào)D0、D1以及主開關(guān)管MPP 的柵極控制信號(hào)vg。本發(fā)明的有益效果是本發(fā)明提供的用于開關(guān)穩(wěn)壓電源的PWM或PSM雙模調(diào)制控制電路，該控制電路能 夠根據(jù)外部負(fù)載的輕重情況選擇PWM或PSM調(diào)制模式的控制信號(hào)來(lái)控制外部開關(guān)穩(wěn)壓電源 中主開關(guān)管，以保證系統(tǒng)在整個(gè)負(fù)載范圍內(nèi)都具有較高的效率。在外部負(fù)載較輕時(shí)采用PSM 調(diào)制模式控制外部開關(guān)穩(wěn)壓電源中主開關(guān)管，而在外部負(fù)載較重時(shí)采用PWM調(diào)制模式控制 外部開關(guān)穩(wěn)壓電源中主開關(guān)管。當(dāng)負(fù)載變化時(shí)能實(shí)現(xiàn)PWM或PSM調(diào)制模式的自動(dòng)切換，電 路設(shè)有遲滯功能，確保系統(tǒng)工作狀態(tài)穩(wěn)定，不會(huì)在不同調(diào)制模式下來(lái)回跳變振蕩。此外，該 控制電路不需要電流采樣電路來(lái)采樣功率開關(guān)管上的電流，而是直接將電流轉(zhuǎn)換成電壓與 基準(zhǔn)電壓比較，從而判斷負(fù)載的輕重情況；該控制電路大部分為邏輯電路，自身功耗低，占 用芯片面積較小，能顯著提高系統(tǒng)的效率。


圖1為本發(fā)明提供的用于開關(guān)穩(wěn)壓電源的PWM或PSM雙模調(diào)制控制電路的原理框
4圖。圖2為本發(fā)明中可控電流基準(zhǔn)源及比較器電路圖。圖3為本發(fā)明中切換控制電路Load_SM的電路圖。
具體實(shí)施例方式下面結(jié)合附圖，以開關(guān)穩(wěn)壓電源為buck結(jié)構(gòu)的功率變換器為例，說(shuō)明本發(fā)明提供 的用于開關(guān)穩(wěn)壓電源的PWM或PSM雙模調(diào)制控制電路的工作原理。處于斷續(xù)工作模式下的buck電路的主開關(guān)管上的電流，可以用一個(gè)三角波來(lái)模 擬。如圖2所示，串聯(lián)的3個(gè)處于深線性區(qū)的PMOS管M01、M02和M03等效為一電阻，采用 與主開關(guān)管相同的柵控信號(hào)vg，設(shè)流過(guò)M01、M02和M03的電流為Id ；采用一對(duì)互為反相的 控制信號(hào)DO和Dl來(lái)控制可控電流基準(zhǔn)源Iref中NMOS管M2和M3的導(dǎo)通或截止當(dāng)DO為 高電平、Dl為低電平時(shí)，M2導(dǎo)通、M3截止，此時(shí)可控電流基準(zhǔn)源Iref輸入比較器正端的電 壓為vrefO ；當(dāng)DO為低電平、Dl為高電平時(shí)，M2截止、M3導(dǎo)通，此時(shí)可控電流基準(zhǔn)源Iref 輸入比較器正端的電壓為vref 1 ；通過(guò)設(shè)置MO與M2以及Ml與M3的寬長(zhǎng)比，使得vrefO稍 小于vrefl，以實(shí)現(xiàn)滯回。比較器將主開關(guān)管漏端電壓SW與控制信號(hào)DO產(chǎn)生的基準(zhǔn)電壓 vrefO或控制信號(hào)Dl產(chǎn)生的基準(zhǔn)電壓vrefl進(jìn)行比較，當(dāng)SW > vrefO時(shí)，比較器輸出低電 平；當(dāng)SW < vrefl時(shí)，比較器輸出高電平。D觸發(fā)器1的時(shí)鐘為主開關(guān)管的柵控信號(hào)vg取反，與比較器輸出信號(hào)C0mp_0ut具 有同樣的起始時(shí)刻和周期，但比較器輸出信號(hào)Comp_OUt通過(guò)延遲器1的延遲后，延遲器1 的輸出便滯后于D觸發(fā)器1的時(shí)鐘，這樣可確保D觸發(fā)器1的輸入能被采樣得到。序列檢測(cè)器如圖3所示，包括兩個(gè)同樣的序列檢測(cè)器1和序列檢測(cè)器2，每個(gè)序列 檢測(cè)器的功能是對(duì)輸入的信號(hào)進(jìn)行判斷，分別用于PWM向PSM方式切換以及PSM向PWM方 式切換的檢測(cè)。當(dāng)序列檢測(cè)器檢測(cè)到連續(xù)N個(gè)時(shí)鐘周期的低電平輸入信號(hào)時(shí)，輸出高電平 (N的取值大小可根據(jù)實(shí)際情況設(shè)為4 8之間)，否則輸出保持為低電平。序列檢測(cè)器減 小了比較器失調(diào)電壓的影響，并且通過(guò)連續(xù)N個(gè)時(shí)鐘周期輸入信號(hào)的檢測(cè)，使電流的微小 擾動(dòng)不至于引起主開關(guān)管調(diào)制模式的頻繁切換。兩個(gè)序列檢測(cè)器分別用于檢測(cè)比較器輸出信號(hào)C0mp_0ut的連續(xù)高電平和低電 平，其中序列檢測(cè)器1用于檢測(cè)比較器輸出的連續(xù)低電平，序列檢測(cè)器2的輸入為D觸發(fā)器 1的反相輸出，用于檢測(cè)比較器輸出的連續(xù)高電平。當(dāng)PSM向PWM切換時(shí)，將主開關(guān)管漏端電壓SW與vrefl進(jìn)行比較。SW小于vrefl 則比較器輸出高電平，若連續(xù)N個(gè)時(shí)鐘周期均輸出高電平，即說(shuō)明主開關(guān)管上的電流過(guò)大， 此時(shí)說(shuō)明PSM調(diào)制模式已經(jīng)不再合適，需要切換為PWM控制模式。當(dāng)PWM向PSM切換時(shí)，將 主開關(guān)管漏端電壓SW與vrefO進(jìn)行比較。SW大于vrefO則比較器輸出低電平，若連續(xù)N個(gè) 時(shí)鐘周期均輸出低電平，則說(shuō)明負(fù)載過(guò)小，PWM控制模式已經(jīng)不能再得到高于PSM調(diào)制模式 的效率，需要切換為PSM調(diào)制模式。值得注意的是，D0、D1為兩個(gè)相位相反的內(nèi)部控制信號(hào)， 用于控制產(chǎn)生兩個(gè)電壓基準(zhǔn)vrefO和vrefl，且vrefO小于vrefl，以實(shí)現(xiàn)滯回。采用選擇器進(jìn)行最終的模式控制，D觸發(fā)器2的輸出信號(hào)作為選擇器的控制輸入 端S輸入信號(hào)，當(dāng)控制輸入端S輸入信號(hào)為高電平時(shí)，選擇PWM調(diào)制信號(hào)為輸出并作為主開 關(guān)管的柵控信號(hào)vg ；當(dāng)控制輸入端S輸入信號(hào)為低電平時(shí)，選擇PSM調(diào)制信號(hào)為輸出并作為主開關(guān)管的柵控信號(hào)vg。D觸發(fā)器2的輸出通過(guò)延遲器2產(chǎn)生控制信號(hào)D0，控制信號(hào)DO 通過(guò)反相器2產(chǎn)生控制信號(hào)Dl。當(dāng)系統(tǒng)工作于PWM調(diào)制模式時(shí)，控制輸入端S輸入信號(hào)為 高電平，即DO為高(經(jīng)過(guò)延遲的)，D1為低。對(duì)序列檢測(cè)器1而言，DO為高時(shí)，由與門的性 質(zhì)可知，DO對(duì)與其相與的信號(hào)不產(chǎn)生影響，與其相與的信號(hào)好像直接通過(guò)了一樣；對(duì)序列 檢測(cè)器2來(lái)說(shuō)，Dl為低，由與門的性質(zhì)可知，不管序列檢測(cè)器2輸出是高電平還是低電平，其 結(jié)果始終為低；再由或門的性質(zhì)，低電平與其它信號(hào)進(jìn)行或，不對(duì)另外與其相或的信號(hào)產(chǎn)生 影響。因此，可得結(jié)論，當(dāng)系統(tǒng)工作于PWM調(diào)制模式時(shí)，序列檢測(cè)器2被屏蔽，序列檢測(cè)器1 與DO的與信號(hào)，經(jīng)過(guò)或門，原樣傳送到D觸發(fā)器2的時(shí)鐘輸入端。同理，當(dāng)系統(tǒng)工作于PSM 調(diào)制模式時(shí)，DO為低，序列檢測(cè)器1被屏蔽，序列檢測(cè)器2輸出信號(hào)與Dl的與信號(hào)經(jīng)過(guò)或 門，被原樣傳送到D觸發(fā)器2的時(shí)鐘輸入端。 本發(fā)明提供的用于開關(guān)穩(wěn)壓電源的PWM或PSM雙模調(diào)制控制電路的工作過(guò)程包 括(I)PWM向PSM的切換過(guò)程開始時(shí)刻，系統(tǒng)工作于PWM狀態(tài)，DO為高，Dl為低。在負(fù)載 減小的過(guò)程中，主開關(guān)管漏端電壓SW逐漸增大，與vrefO進(jìn)行比較，產(chǎn)生一個(gè)周期性的方波 C0mp_0ut，延遲器1對(duì)此方波進(jìn)行延遲，用于消除電路中可能存在的冒險(xiǎn)現(xiàn)象。延遲后的波 形通過(guò)D觸發(fā)器1，在時(shí)鐘的上升沿被采樣，采樣結(jié)果為d_out。d_out接著進(jìn)入序列檢測(cè) 器，由之前的敘述可知，當(dāng)PWM向PSM模式切換時(shí)，下面一路序列檢測(cè)器2的輸出被屏蔽了， 因此，此時(shí)只需關(guān)心序列檢測(cè)器1的輸出。當(dāng)序列檢測(cè)器1的輸出連續(xù)在N個(gè)時(shí)鐘周期檢 測(cè)到D觸發(fā)器1的輸出為低電平，即認(rèn)為負(fù)載過(guò)小，此時(shí)序列檢測(cè)器1輸出一個(gè)高電平。這 個(gè)高電平與同樣為高的DO進(jìn)行與，結(jié)果仍為高電平，傳送到D觸發(fā)器2的時(shí)鐘輸入端，在這 個(gè)高電平的上升沿，采樣D觸發(fā)器2的輸入(即上一時(shí)刻D觸發(fā)器2的反相輸出)，由于系 統(tǒng)此時(shí)工作于PWM模式下，S此時(shí)仍為高態(tài)沒有變，即上一時(shí)刻D觸發(fā)器2的反相輸出端為 低，即當(dāng)前時(shí)刻D觸發(fā)器2的輸入為低，因而當(dāng)前時(shí)刻D觸發(fā)器2的輸出為低，選擇器控制 輸入端S為低，選擇器選擇PSM調(diào)制信號(hào)輸出并作為主開關(guān)管的柵控信號(hào)vg，最終實(shí)現(xiàn)了 PWM向PSM的切換。(2) PSM向PWM切換時(shí)，系統(tǒng)開始工作于PSM狀態(tài)，S，DO為低，Dl為高。 隨著外圍負(fù)載逐漸增大，主開關(guān)管漏端電壓SW逐漸減小，與vref 1進(jìn)行比較，與PWM向PSM 切換一樣，比較器的輸出經(jīng)過(guò)延遲后，由D觸發(fā)器1進(jìn)行采樣，把D觸發(fā)器1的反相輸出信 號(hào)送入序列檢測(cè)器2進(jìn)行檢測(cè)，若連續(xù)N個(gè)時(shí)鐘周期均為低，也就是說(shuō)若d_out連續(xù)N個(gè)時(shí) 鐘周期為高，便認(rèn)為負(fù)載過(guò)大，則產(chǎn)生一個(gè)高電平。由之前敘述可知，DO為低時(shí)，上面一路 被屏蔽，序列檢測(cè)器2的輸出信號(hào)被傳送到D觸發(fā)器2的時(shí)鐘輸入端，在這個(gè)高電平的上升 沿，采樣D觸發(fā)器2的輸入(即上一時(shí)刻D觸發(fā)器2的反相輸出)，由于S為低態(tài)，即上一時(shí) 刻D觸發(fā)器2的反相輸出為高，因此當(dāng)前時(shí)刻D觸發(fā)器的輸出為高，選擇器選擇PWM調(diào)制信 號(hào)輸出并作為主開關(guān)管的柵控信號(hào)vg，最終實(shí)現(xiàn)了 PSM向PWM的切換。
權(quán)利要求
一種用于開關(guān)穩(wěn)壓電源的PWM或PSM雙模調(diào)制控制電路，包括可控電流基準(zhǔn)源Iref、比較器comp和切換控制電路Load_SM；所述可控電流基準(zhǔn)源Iref由四個(gè)NMOS管、三個(gè)PMOS管和偏置電流源IB組成；三個(gè)PMOS管M01、M02和M03串聯(lián)，即M01的漏極接M02的源極，M02的漏極接M03的源極，M01的源極接輸入電壓Vin；NMOS管MB、M0和M1的柵極互連，NMOS管MB、M0和M1的源極互連，NMOS管MB的漏極與柵極短接后接偏置電流源IB；NMOS管M0的漏極接NMOS管M2的源極，NMOS管M1的漏極接NMOS管M3的源極；NMOS管M2和M3的漏極互連并接PMOS管M03的漏極；PMOS管M03的漏極接比較器comp的正輸入端，外部開關(guān)穩(wěn)壓電源中主開關(guān)管的漏極電壓SW接比較器comp的負(fù)輸入端；所述切換控制電路Load_SM由兩個(gè)D觸發(fā)器、兩個(gè)延遲器、兩個(gè)反相器、兩個(gè)序列檢測(cè)器、兩個(gè)與門、一個(gè)或門和一個(gè)選擇器組成；比較器comp的輸出端接延遲器1的輸入端；延遲器1的輸出端接D觸發(fā)器1的數(shù)據(jù)輸入端，反相器1的輸出端接D觸發(fā)器1的時(shí)鐘端；D觸發(fā)器1的同相輸出端接序列檢測(cè)器1的輸入端，D觸發(fā)器1的反相輸出端接序列檢測(cè)器2的輸入端；序列檢測(cè)器1的輸出端接與門1的一個(gè)輸入端，序列檢測(cè)器2的輸出端接與門2的一個(gè)輸入端；與門1和與門2的輸出信號(hào)分別作為或門的兩個(gè)輸入信號(hào)，或門的輸出信號(hào)作為D觸發(fā)器2的時(shí)鐘信號(hào)；D觸發(fā)器2的反相輸出端與數(shù)據(jù)輸入端短接，D觸發(fā)器2的同相輸出端分別接延遲器2的輸入端和選擇器的控制輸入端S；延遲器2輸出的控制信號(hào)D0同時(shí)接反相器2的輸入端、與門1的另一個(gè)輸入端和可控電流基準(zhǔn)源Iref中NMOS管M2的柵極，反相器2輸出的控制信號(hào)D1同時(shí)接與門2的另一個(gè)輸入端和可控電流基準(zhǔn)源Iref中NMOS管M3的柵極；選擇器的兩個(gè)選擇輸入端分別輸入PSM或PWM調(diào)制信號(hào)，當(dāng)控制輸入端S為高電平時(shí)，選擇PWM調(diào)制信號(hào)作為輸出信號(hào)；當(dāng)控制輸入端S為低電平時(shí)，選擇PSM調(diào)制信號(hào)作為輸出信號(hào)；選擇器的輸出信號(hào)分別作為外部開關(guān)穩(wěn)壓電源中主開關(guān)管的柵控信號(hào)和可控電流基準(zhǔn)源Iref中三個(gè)PMOS管M01、M02和M03的柵控信號(hào)，同時(shí)，選擇器的輸出信號(hào)經(jīng)反相器1反相后作為D觸發(fā)器1的時(shí)鐘信號(hào)。
2.根據(jù)權(quán)利要求1所述的用于開關(guān)穩(wěn)壓電源的PWM或PSM雙模調(diào)制控制電路，其特征 在于，所述切換控制電路LoacLSM中的兩個(gè)序列檢測(cè)器為相同的序列檢測(cè)器，當(dāng)序列檢測(cè) 器檢測(cè)到連續(xù)N個(gè)時(shí)鐘周期的低電平輸入信號(hào)時(shí)，輸出高電平，否則輸出保持為低電平。
3.根據(jù)權(quán)利要求2所述的用于開關(guān)穩(wěn)壓電源的PWM或PSM雙模調(diào)制控制電路，其特征 在于，所述N的取值范圍為4 8之間。
全文摘要
一種用于開關(guān)穩(wěn)壓電源的PWM或PSM雙模調(diào)制控制電路，屬于電子技術(shù)領(lǐng)域。包括可控電流基準(zhǔn)源Iref、比較器和切換控制電路Load_SM；其中可控電流基準(zhǔn)源Iref在一對(duì)相位相反的控制信號(hào)D0和D1的控制下產(chǎn)生兩個(gè)參考電壓信號(hào)vref0和vref1；比較器實(shí)現(xiàn)主開關(guān)管漏端電壓SW和參考電壓的比較輸出；切換控制電路Load_SM實(shí)現(xiàn)PWM或PSM調(diào)制模式的自動(dòng)切換并更新控制信號(hào)D0和D1。本發(fā)明能根據(jù)負(fù)載的輕重情況選擇PWM或PSM調(diào)制模式，以保證系統(tǒng)在整個(gè)負(fù)載范圍內(nèi)都具有較高的效率。本發(fā)明不需要電流采樣電路來(lái)采樣功率開關(guān)管上的電流，而是直接將電流轉(zhuǎn)換成電壓與基準(zhǔn)電壓比較，從而判斷負(fù)載情況。本發(fā)明大部分為邏輯電路，自身功耗低，占用芯片面積較小，能顯著提高系統(tǒng)的效率。
文檔編號(hào)H02M1/08GK101977042SQ201010294518
公開日2011年2月16日 申請(qǐng)日期2010年9月28日 優(yōu)先權(quán)日2010年9月28日
發(fā)明者余小強(qiáng), 張波, 楊康, 甄少偉, 羅萍, 賀雅娟 申請(qǐng)人:電子科技大學(xué)