專利名稱：基于dsp的交流伺服電機速度控制系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實用新型公開一種基于DSP的交流伺服電機速度控制系統(tǒng)屬于交流伺服電機 控制技術(shù)領(lǐng)域，尤其涉及一種交流伺服電機速度的PID控制機構(gòu)，這種控制系統(tǒng)具有經(jīng)濟、 實用、簡單、直接、精細(xì)、平滑等優(yōu)點。二.
背景技術(shù)：
交流伺服電機速度必須采用閉環(huán)控制才能獲得優(yōu)良的速度控制性能。交流伺服電 機速度閉環(huán)控制系統(tǒng)包括PID控制機構(gòu)和被控對象。在現(xiàn)有的公知技術(shù)中，PID控制機構(gòu) 的各項參數(shù)往往采用試湊的方法或根據(jù)經(jīng)驗進行調(diào)整，比較盲目且費時費力。本實用新型 提出了一種新的控制機構(gòu)和控制機理一種采用DSP控制器并根據(jù)被控對象-電機及其負(fù) 載的實時參數(shù)直接得到PID控制機構(gòu)各項參數(shù)的交流伺服電機速度控制系統(tǒng)，該交流伺服 電機速度控制系統(tǒng)使被控制電機的速度變化精確、平穩(wěn)，具有控制簡單、直接可靠、經(jīng)濟實 用等優(yōu)點。三.發(fā)明內(nèi)容本發(fā)明的目的是向社會提供這種基于DSP的交流伺服電機速度控制系統(tǒng)，該交 流伺服電機速度控制系統(tǒng)控制電機速度精細(xì)、平滑、可靠、先進，值得采用和推廣。本發(fā)明的技術(shù)方案是這樣的這種基于DSP的交流伺服電機速度控制系統(tǒng)，技術(shù) 特點在于該系統(tǒng)由DSP控制器(包括它的軟件程序)、逆變控制電路、被控電機(包括其 負(fù)載)和用于檢測速度的編碼器組成。所述的DSP即數(shù)字信號處理器。根據(jù)以上所述的基于DSP的交流伺服電機速度控制系統(tǒng)，技術(shù)特點有所述的DSP 控制器是32位、或64位定點或浮點DSP，該DSP控制器的兩路輸入端分別接收速度控制指 令或信息、及由編碼器輸出的交流伺服電機實時速度信息，兩信息經(jīng)過DSP控制器從兩路 輸出端分別聯(lián)接PID控制機構(gòu)的輸入端，經(jīng)過PID控制機構(gòu)處理輸出PWM控制信號，PWM控 制信號聯(lián)接至逆變驅(qū)動電路，逆變驅(qū)動電路輸出調(diào)整交流伺服電機速度信息并輸入給交流 伺服電機。所述的DSP控制器輸入接收速度控制指令或電機速度設(shè)定或穩(wěn)定信息，并輸入 由編碼器輸出的交流伺服電機實時速度信息，兩信息經(jīng)過DSP控制器處理后輸入PID控制 機構(gòu)中，PID控制機構(gòu)也是DSP控制器的組成部分。在PID控制機構(gòu)中的信息經(jīng)過一系列 處理后變?yōu)檎{(diào)整電機速度的PWM控制信號輸出，該PWM控制信號輸出聯(lián)接逆變驅(qū)動電路，逆 變驅(qū)動電路輸出調(diào)整交流伺服電機速度信息聯(lián)接至交流伺服電機及其負(fù)載。根據(jù)以上所述的基于DSP的交流伺服電機速度控制系統(tǒng)，技術(shù)特點還有所述的 PID控制機構(gòu)由比較電路聯(lián)接比例電路再聯(lián)接積分電路再聯(lián)接微分電路構(gòu)成。所述的PID 控制機構(gòu)采用比較-比例-積分-微分等電子控制過程，經(jīng)過比較之后的信息，其誤差輸出 信息是誤差輸入信息的比例、積分、微分的函數(shù)。P控制即比例控制，即是比例電路控制機 構(gòu)，通常輸出與輸入誤差信息成正比例關(guān)系，該比例關(guān)系會隨著系統(tǒng)進入穩(wěn)態(tài)呈現(xiàn)穩(wěn)態(tài)關(guān) 系。I控制即積分控制，即是積分控制機構(gòu)，當(dāng)誤差信息進入穩(wěn)態(tài)變化時，將誤差信息取時間的積分，即便很小的誤差信息也能隨著時間增加而加大，采取相反控制使穩(wěn)態(tài)誤差信息減 小直到為零。D控制即微分控制，即是微分控制機構(gòu)，當(dāng)系統(tǒng)克服誤差信息時，其控制變化總 是落后于誤差信息變化，說明系統(tǒng)中存在較大慣性組件或滯后組件，微分控制即是預(yù)測誤 差信息變化趨勢或動向，以便提前控制避免誤差信息嚴(yán)重沖過頭。上述全過程就是PID電 子控制過程，該過程由DSP控制器及其PID控制機構(gòu)以及它們的軟件程序共同完成或?qū)崿F(xiàn)。根據(jù)以上所述的基于DSP的交流伺服電機速度控制系統(tǒng)，技術(shù)特點還有所述的 PID控制機構(gòu)由現(xiàn)場可編程邏輯器件的內(nèi)部邏輯電路比較電路、比例電路、積分電路、微 分電路及其硬件描述語言程序構(gòu)成。所述的現(xiàn)場可編程邏輯器件是DSP控制器的組成部 分?，F(xiàn)場可編程序邏輯器件FPGA選用通用和專用的FPGA，如是型號為EP4S40G2通用的 FPGA,或是專用的FPGA，如是美國XILINX公司的SPARTAN3系列的FPGA。現(xiàn)場可編程邏輯 器件是由用戶編程來實現(xiàn)所需功能的集成電路芯片，可以反復(fù)地編程、擦除。利用配套開發(fā) 軟件及編程電纜實現(xiàn)現(xiàn)場可編程邏輯器件的編程，在開發(fā)軟件中完成設(shè)計后，軟件自動產(chǎn) 生一個最終的編程文件，再通過編程電纜將編程文件燒寫到現(xiàn)場可編程邏輯器件中，燒寫 過程就是編程過程。該現(xiàn)場可編程邏輯器件的內(nèi)部邏輯電路圖可參見說明書附圖2，在圖2 中的內(nèi)部邏輯電路比較電路、比例電路、積分電路、微分電路均為硬件描述語言VHDL(Very High speed Integrated Circuit Hardware Description Language)編寫的集成電路芯 片。硬件描述語言是目前國內(nèi)外數(shù)字系統(tǒng)的主流設(shè)計語言，主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、 行為、功能和接口等。根據(jù)以上所述的基于DSP的交流伺服電機速度控制系統(tǒng)，技術(shù)特點還有所述的 PID控制機構(gòu)由比較電路聯(lián)接并聯(lián)的比例電路與積分電路，比例電路與積分電路并列輸入 加法電路構(gòu)成。PID控制器的全部功能均由DSP軟硬件實現(xiàn)。工作時，PID控制機構(gòu)電子控 制流程如下由DSP控制器通過PWM產(chǎn)生一幅值為A的階躍信號輸入到逆變驅(qū)動電路，啟動 交流伺服電機運轉(zhuǎn)，由編碼器測出電機的實時速度，并輸入DSP控制器中記錄電機速度隨 時間變化的全過程。DSP控制器讀取電機速度的穩(wěn)態(tài)幅值V，并將階躍信號的幅值A(chǔ)除以V， 得到被控電機系統(tǒng)的等效阻尼系數(shù)K = A/V。DSP控制器讀取電機速度穩(wěn)態(tài)幅值V的0. 632 倍處的時間值T。DSP控制器將被控電機系統(tǒng)的等效阻尼系數(shù)K乘以T，得到被控電機系統(tǒng) 的等效慣量系數(shù)I = KxT0設(shè)控制系統(tǒng)所選的逆變驅(qū)動電路最大驅(qū)動功率為Pmax，且交流 伺服電機系統(tǒng)最大允許速度值為Vmax，則PID控制機構(gòu)的比例控制系數(shù)Kp = Pmax/Vmax. 選用PID控制機構(gòu)的積分控制系數(shù)Ki = (Kp+K)2/(4xI)0 DSP控制器將電機穩(wěn)態(tài)速度信號 和由編碼器測出電機的實時速度信號通過比較電路比較產(chǎn)生并輸出兩者的速度誤差信號， 該誤差信號與PID控制機構(gòu)的比例控制系數(shù)Kp信息相乘輸入PID控制機構(gòu)的比例電路。 同時該誤差信號與PID控制機構(gòu)的積分控制系數(shù)Ki信息相乘輸入PID控制機構(gòu)的積分電 路，并聯(lián)的比例電路與積分電路同時處理輸入信息，又同時并列輸出信息給加法電路，經(jīng)過 加法電路生產(chǎn)PWM階躍信號(控制信息)輸入到逆變驅(qū)動電路，控制交流伺服電機運轉(zhuǎn)。 上述過程在具體實施時由DSP控制器及其PID控制機構(gòu)以及它們的軟件程序共同完成或?qū)?現(xiàn)。根據(jù)以上所述的基于DSP的交流伺服電機速度控制系統(tǒng)，技術(shù)特點還有所述的 PID控制機構(gòu)由現(xiàn)場可編程邏輯器件的內(nèi)部邏輯電路比較電路、并聯(lián)的比例電路與積分 電路、加法電路及其硬件描述語言程序構(gòu)成。所述的現(xiàn)場可編程邏輯器件是DSP控制器的組成部分?，F(xiàn)場可編程序邏輯器件FPGA選用通用和專用的FPGA，如是型號為EP4S40G2通 用的FPGA，或是專用的FPGA，如是美國XILINX公司的SPARTAN3系列的FPGA?，F(xiàn)場可編程 邏輯器件是由用戶編程來實現(xiàn)所需功能的集成電路芯片，可以反復(fù)地編程、擦除。利用配套 開發(fā)軟件及編程電纜實現(xiàn)現(xiàn)場可編程邏輯器件的編程，在開發(fā)軟件中完成設(shè)計后，軟件自 動產(chǎn)生一個最終的編程文件，再通過編程電纜將編程文件燒寫到現(xiàn)場可編程邏輯器件中， 燒寫過程就是編程過程。該現(xiàn)場可編程邏輯器件的內(nèi)部邏輯電路圖可參見說明書附圖3，在 圖3中的內(nèi)部邏輯電路比較電路、并聯(lián)的比例電路與積分電路、加法電路均為硬件描述語 言 VHDL (Very High speed Integrated Circuit Hardware Description Language)編寫 的集成電路芯片。硬件描述語言是目前國內(nèi)外數(shù)字系統(tǒng)的主流設(shè)計語言，主要用于描述數(shù) 字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口等。本實用新型的基于DSP的交流伺服電機速度控制系統(tǒng)優(yōu)點有1.基于采用32位、 或64位定點或浮點數(shù)字信號處理器DSP為核心控制的交流伺服電機速度，該DSP是一種新 型、高效、低功耗的集成電路芯片，能為電動機進行復(fù)雜控制，能準(zhǔn)確實現(xiàn)對交流伺服電機 速度的閉環(huán)控制，控制方式靈活，控制效果好；2.采用數(shù)字處理和算法控制技術(shù)相結(jié)合，應(yīng) 用合理、先進的算法不僅可以實施對電動機的實時準(zhǔn)確控制，還可提高控制系統(tǒng)整體的性 能，具有電路結(jié)構(gòu)簡單、成本低、便于維護等優(yōu)點；3.本實用新型的基于DSP的交流伺服電 機速度控制系統(tǒng)使被控制電機的速度變化精確、平穩(wěn)，具有控制簡單、直接可靠、經(jīng)濟實用 等優(yōu)點。實際使用證明這種基于DSP的交流伺服電機速度控制系統(tǒng)值得采用和推廣。四.
本實用新型的說明書附圖有3幅圖1是基于DSP的交流伺服電機速度控制系統(tǒng)的結(jié)構(gòu)框圖；圖2是基于DSP的交流伺服電機速度控制系統(tǒng)的PID控制機構(gòu)結(jié)構(gòu)框圖；圖3是基于DSP的交流伺服電機速度控制系統(tǒng)的又一 PID控制機構(gòu)結(jié)構(gòu)框圖。在各圖中采用了統(tǒng)一標(biāo)號，即同一物件在各圖中用同一標(biāo)號。在各圖中1.DSP控 制器；2.比較電路；3. PID控制機構(gòu)；4. PWM控制信號；5.逆變驅(qū)動電路；6.交流伺服電機 及其負(fù)載；7.編碼器；8.由編碼器7輸出的交流伺服電機實時速度信息；9.速度控制指令 或設(shè)定信息；10.比例電路；11.積分電路；12.微分電路；13.加法電路。五.具體實施方式
本實用新型基于DSP的交流伺服電機速度控制系統(tǒng)的非限定實施例如下實施例一.基于DSP的交流伺服電機速度控制系統(tǒng)該例的基于DSP的交流伺服電機速度控制系統(tǒng)具體結(jié)構(gòu)由圖1 圖2示出，圖1 所示的是基于DSP的交流伺服電機速度控制系統(tǒng)的結(jié)構(gòu)框圖，圖2所示的是基于DSP的交 流伺服電機速度控制系統(tǒng)的PID控制機構(gòu)結(jié)構(gòu)框圖。如兩圖所示，這種基于DSP的交流伺 服電機速度控制系統(tǒng)由DSP控制器1 (包括它的軟件程序)、逆變控制電路5、被控電機(包 括其負(fù)載)6和用于檢測速度的編碼器7等組成。所述的DSP即數(shù)字信號處理器，該DSP控 制器1如是型號為TMS320C32的32位浮點DSP，該DSP控制器1的兩路輸入端分別接收速 度控制指令或信息9、及由編碼器7輸出的交流伺服電機實時速度信息8，兩信息經(jīng)過DSP控制器1從兩路輸出端分別聯(lián)接PID控制機構(gòu)3的輸入端，經(jīng)過PID控制機構(gòu)3處理輸出 PWM控制信號4，PWM控制信號4聯(lián)接至逆變驅(qū)動電路5，逆變驅(qū)動電路5輸出調(diào)整交流伺 服電機速度信息并輸入給交流伺服電機6。該例的DSP控制器1輸入接收速度控制指令或 電機速度設(shè)定、或穩(wěn)定信息9，并輸入由編碼器7輸出的交流伺服電機實時速度信息8，兩信 息經(jīng)過DSP控制器1處理輸入PID控制機構(gòu)3中，PID控制機構(gòu)也是DSP控制器的組成部 分。在PID控制機構(gòu)3中的信息經(jīng)過一系列數(shù)字信息處理后變?yōu)檎{(diào)整電機6速度的PWM控 制信號4輸出，該PWM控制信號4輸出聯(lián)接逆變驅(qū)動電路5，逆變驅(qū)動電路5輸出調(diào)整交流 伺服電機速度信息聯(lián)接至交流伺服電機及其負(fù)載6。該例的PID控制機構(gòu)3由比較電路2 聯(lián)接比例電路10再聯(lián)接積分電路11再聯(lián)接微分電路12構(gòu)成。該PID控制機構(gòu)3采用比 較-比例-積分-微分等電子控制過程，經(jīng)過比較電路之后的信息，其誤差輸出信息是誤差 輸入信息的比例、積分、微分的函數(shù)。P控制即比例控制，即是比例電路控制機構(gòu)，通常輸出 與輸入誤差信息成正比例關(guān)系，該比例關(guān)系會隨著系統(tǒng)進入穩(wěn)態(tài)呈現(xiàn)穩(wěn)態(tài)關(guān)系。I控制即積 分控制，即是積分控制機構(gòu)，當(dāng)誤差信息進入穩(wěn)態(tài)變化時，將誤差信息取時間的積分，即便 很小的誤差信息也能隨著時間增加而加大，采取相反控制使穩(wěn)態(tài)誤差信息減小直到為零。D 控制即微分控制，即是微分控制機構(gòu)，當(dāng)系統(tǒng)克服誤差信息時，其控制變化總是落后于誤差 信息變化，說明系統(tǒng)中存在較大慣性組件或滯后組件，微分控制即是預(yù)測誤差信息變化趨 勢或動向，以便提前控制避免誤差信息嚴(yán)重沖過頭。上述全過程就是PID電子控制過程，該 過程由DSP控制器1及其PID控制機構(gòu)3以及它們的軟件程序共同完成或?qū)崿F(xiàn)。該例的 PID控制機構(gòu)3選擇由現(xiàn)場可編程邏輯器件的內(nèi)部邏輯電路比較電路2、比例電路10、積 分電路11、微分電路12及其硬件描述語言程序構(gòu)成。該例的現(xiàn)場可編程邏輯器件是DSP控 制器1的組成部分，該現(xiàn)場可編程序邏輯器件FPGA選用通用的FPGA，如是型號為EP4S40G2 通用的FPGA?，F(xiàn)場可編程邏輯器件是由用戶編程來實現(xiàn)所需功能的集成電路芯片，可以反 復(fù)地編程、擦除。利用配套開發(fā)軟件及編程電纜實現(xiàn)現(xiàn)場可編程邏輯器件的編程，在開發(fā)軟 件中完成設(shè)計后，軟件自動產(chǎn)生一個最終的編程文件，再通過編程電纜將編程文件燒寫到 現(xiàn)場可編程邏輯器件中，燒寫過程就是編程過程。該現(xiàn)場可編程邏輯器件的內(nèi)部邏輯電路 圖可參見說明書附圖2，在圖2中的內(nèi)部邏輯電路比較電路2、比例電路10、積分電路11、 微分電路 12 均為硬件描述語言 VHDL (Very High speed Integrated Circuit Hardware Description Language)編寫的集成電路芯片。硬件描述語言是目前國內(nèi)外數(shù)字系統(tǒng)的主 流設(shè)計語言，主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口等。實施例二 .基于DSP的交流伺服電機速度控制系統(tǒng)該例的基于DSP的交流伺服電機速度控制系統(tǒng)的結(jié)構(gòu)可用圖1、圖3等聯(lián)合示出， 圖3所示的是基于DSP的交流伺服電機速度控制系統(tǒng)的又一 PID控制機構(gòu)結(jié)構(gòu)框圖。該例 的基于DSP的交流伺服電機速度控制系統(tǒng)與實施例一的基于DSP的交流伺服電機速度控制 系統(tǒng)不同點有1.該例的DSP控制器1如是型號為TMS320C6474的32位定點DSP。2.該 例的PID控制機構(gòu)3由比較電路2聯(lián)接并聯(lián)的比例電路10與積分電路11，比例電路10與 積分電路11并列輸入加法電路13構(gòu)成。3.該例PID控制器3的全部功能均由DSP控制器 1的軟硬件實現(xiàn)。工作時，PID控制機構(gòu)3電子控制流程如下由DSP控制器1通過PWM信 號端產(chǎn)生一幅值為A的階躍信號輸入到逆變驅(qū)動電路5，啟動交流伺服電機6運轉(zhuǎn)，由編碼 器7測出電機6的實時速度8，并輸入DSP控制器1中記錄電機速度隨時間變化的全過程。DSP控制器1讀取電機6速度的穩(wěn)態(tài)幅值V，并將階躍信號的幅值A(chǔ)除以V，得到被控電機 6系統(tǒng)的等效阻尼系數(shù)K = A/V。DSP控制器1讀取電機速度穩(wěn)態(tài)幅值V的0. 632倍處的 時間值T。DSP控制器1將被控電機6系統(tǒng)的等效阻尼系數(shù)K乘以T，得到被控電機6系統(tǒng) 的等效慣量系數(shù)I = KxT0設(shè)控制系統(tǒng)所選的逆變驅(qū)動電路5最大驅(qū)動功率為Pmax，且交 流伺服電機6系統(tǒng)最大允許速度值為Vmax，則PID控制機構(gòu)3的比例控制系數(shù)Kp = Pmax/ Vmax0選用PID控制機構(gòu)3的積分控制系數(shù)Ki = (Kp+K)2/(4x1)。DSP控制器1將電機6 穩(wěn)態(tài)速度信號9和由編碼器測出電機的實時速度信號8通過比較電路2比較產(chǎn)生并輸出兩 者的速度誤差信號，該誤差信號與PID控制機構(gòu)3的比例控制系數(shù)Kp信息相乘輸入PID控 制機構(gòu)的比例電路10。同時該誤差信號與PID控制機構(gòu)3的積分控制系數(shù)Ki信息相乘輸 入PID控制機構(gòu)3的積分電路11，并聯(lián)的比例電路10與積分電路11同時處理輸入信息，又 同時并列輸出信息給加法電路13，經(jīng)過加法電路13生產(chǎn)PWM階躍信號(控制信息)輸入到 逆變驅(qū)動電路5，控制交流伺服電機6運轉(zhuǎn)。上述過程在具體實施時由DSP控制器1及其 PID控制機構(gòu)3及它們的軟件程序共同完成或?qū)崿F(xiàn)。4.該例的PID控制機構(gòu)3選擇由現(xiàn)場 可編程邏輯器件的內(nèi)部邏輯電路比較電路2、并聯(lián)的比例電路10與積分電路11、加法電路 13及其硬件描述語言程序構(gòu)成。該例的現(xiàn)場可編程邏輯器件是DSP控制器的組成部分，該 現(xiàn)場可編程序邏輯器件FPGA選用專用的FPGA，如是美國XILINX公司的型號為SPARTAN3系 列的FPGA。該現(xiàn)場可編程邏輯器件的內(nèi)部邏輯電路圖可參見說明書附圖3，在圖3中的內(nèi) 部邏輯電路比較電路2、并聯(lián)的比例電路10與積分電路11、加法電路13均為硬件描述語 言VHDL編寫的集成電路芯片。該例的基于DSP的交流伺服電機速度控制系統(tǒng)其余未述的， 全同于實施例一中所述的，不再重述。實施例三.基于DSP的交流伺服電機速度控制系統(tǒng)該例的基于DSP的交流伺服電機速度控制系統(tǒng)的大體結(jié)構(gòu)可用圖1 圖3等聯(lián)合 示出，該例的基于DSP的交流伺服電機速度控制系統(tǒng)與實施例一、實施例二的基于DSP的交 流伺服電機速度控制系統(tǒng)不同點有該例的DSP控制器1如是選擇64位定點或浮點的DSP。 該例的基于DSP的交流伺服電機速度控制系統(tǒng)其余未述的，全同于實施例一、實施例二中 所述的，不再重述。
權(quán)利要求1.一種基于DSP的交流伺服電機速度控制系統(tǒng)，特征在于該系統(tǒng)由DSP控制器、逆變 控制電路、被控電機和用于檢測速度的編碼器組成；所述的DSP控制器的兩路輸入端分別 接收速度控制指令或信息、及由編碼器輸出的交流伺服電機實時速度信息，兩信息經(jīng)過DSP 控制器從兩路輸出端分別聯(lián)接PID控制機構(gòu)的輸入端，經(jīng)過PID控制機構(gòu)處理輸出PWM控 制信號，PWM控制信號聯(lián)接至逆變驅(qū)動電路，逆變驅(qū)動電路輸出調(diào)整交流伺服電機速度信息 并輸入給交流伺服電機。
2.根據(jù)權(quán)利要求1所述的基于DSP的交流伺服電機速度控制系統(tǒng)，特征在于所述的 PID控制機構(gòu)由比較電路聯(lián)接比例電路再聯(lián)接積分電路再聯(lián)接微分電路構(gòu)成。
3.根據(jù)權(quán)利要求2所述的基于DSP的交流伺服電機速度控制系統(tǒng)，特征在于所述的 PID控制機構(gòu)由現(xiàn)場可編程邏輯器件的內(nèi)部邏輯電路比較電路、比例電路、積分電路、微 分電路及其硬件描述語言程序構(gòu)成；所述的現(xiàn)場可編程邏輯器件是DSP控制器的組成部 分。
4.根據(jù)權(quán)利要求1所述的基于DSP的交流伺服電機速度控制系統(tǒng)，特征在于所述的 PID控制機構(gòu)由比較電路聯(lián)接并聯(lián)的比例電路與積分電路，比例電路與積分電路并列輸入 加法電路構(gòu)成。
5.根據(jù)權(quán)利要求4所述的基于DSP的交流伺服電機速度控制系統(tǒng)，特征在于所述的 PID控制機構(gòu)由現(xiàn)場可編程邏輯器件的內(nèi)部邏輯電路比較電路、并聯(lián)的比例電路與積分 電路、加法電路及其硬件描述語言程序構(gòu)成；所述的現(xiàn)場可編程邏輯器件是DSP控制器的 組成部分。
專利摘要公開的基于DSP的交流伺服電機速度控制系統(tǒng)屬于交流伺服電機控制技術(shù)領(lǐng)域，該系統(tǒng)由數(shù)字信號處理器DSP控制器(及軟件)、逆變控制電路、被控電機(及其負(fù)載)和用于檢測速度的編碼器組成，DSP選用32位以上定點或浮點DSP，它的PID控制機構(gòu)采用比較-比例-積分-微分等、或采用比較電路聯(lián)接并聯(lián)的比例電路與積分電路及兩路并列輸入加法電路等控制過程；優(yōu)點有采用數(shù)字處理技術(shù)，使用較強的DSP為核心控制交流伺服電機速度，還與算法控制技術(shù)相結(jié)合，先進算法能對電機進行復(fù)雜、準(zhǔn)確閉環(huán)控制，控制方式靈活、效果好，還能提高控制系統(tǒng)整體性能，控制應(yīng)用合理、電路結(jié)構(gòu)簡單、直接可靠、經(jīng)濟實用、便于維護，該控制系統(tǒng)值得采用和推廣。
文檔編號H02P23/14GK201830198SQ20102024822
公開日2011年5月11日 申請日期2010年6月30日 優(yōu)先權(quán)日2010年6月30日
發(fā)明者曹銳 申請人:太原市優(yōu)特奧科電子科技有限公司