專利名稱：電壓鉗位電路和并入了電壓鉗位電路的集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及控制輸入電壓并箝位輸出電壓的電壓鉗位電路以及并入了這種電壓鉗位電路的集成電路。
背景技術(shù)：
在現(xiàn)有技術(shù)中，已知這樣的鉗位電路其包含保護(hù)性的二極管和MOS晶體管，用以控制輸入電壓并且防止在施加某一限定量值以上的大輸入電壓時(shí)的錯(cuò)誤工作。例如，日本專利申請(qǐng)公開No. 2001-86641揭示了這樣的鉗位電路，其包含輸入端子，電壓輸入到該輸入端子；第一保護(hù)性二極管，其反向連接在該輸入端子和第一電源電壓 Vdd輸入到的第一電源端子之間；第二保護(hù)性二極管，其反向連接在該輸入端子和接地電位GND輸入到的第二電源端子之間；以及MOS晶體管，其連接在第一和第二電源端子之間。通過導(dǎo)通MOS晶體管以連接輸入端子和第二電源端子并且將輸入電壓鉗位至大約第一電源電壓Vdd的值，即使施加有比對(duì)于輸入端子的第一電源電壓Vdd更高的電壓，這種鉗位電路也可以在電壓超過穿通(擊穿)第一保護(hù)性晶體管的值之前防止錯(cuò)誤工作。為了防止在施加過量輸入電壓時(shí)的錯(cuò)誤工作，這種鉗位電路根據(jù)輸入電壓控制輸出電壓，并且根據(jù)預(yù)設(shè)值的外加電壓從輸出端子僅輸出預(yù)設(shè)值的電壓。然而，當(dāng)與通過作為電源的電路的輸出電壓進(jìn)行工作的器件連接時(shí)，由于這些器件工作所需的電壓電平不同，因此對(duì)于這種鉗位電路出現(xiàn)問題?？赡艽嬖谄骷ㄟ^鉗位電路的預(yù)設(shè)輸出電壓不能正常工作的情況。尤其是，當(dāng)與以非常低的電壓工作的電源電壓監(jiān)督器IC連接時(shí)，要求鉗位電路輸出不同于該預(yù)設(shè)電壓的非常低的電壓。同時(shí)，輸入電壓還用作各種器件的電源，但是其并不總是適用于處于連接的設(shè)備。 在輸入電壓為預(yù)設(shè)值或更大的情況下，鉗位電壓可能輸出超過器件容限的值的電壓，使得器件無法工作。

發(fā)明內(nèi)容
本發(fā)明目標(biāo)在于提供如下的電壓鉗位電路，其可以輸出操作處于連接的器件所需要的任意值的電壓，并且即使在施加了預(yù)定值或更大的輸入電壓的時(shí)候也可以輸出用以正常操作該器件的電壓。目標(biāo)還在于提供并入了這種電壓鉗位電路的集成電路。根據(jù)本發(fā)明的一個(gè)方面，電壓鉗位電路包括電源；第一元件，其與該電源連接以輸出恒定電流；第三元件，其配置為在施加了預(yù)定值或更大的電壓時(shí)允許電流經(jīng)過；以及第二元件，其配置為根據(jù)第一和第三元件生成的電壓來輸出電壓。


本發(fā)明的特征、實(shí)施方式和優(yōu)點(diǎn)將根據(jù)參考附圖的下列詳細(xì)描述而變得顯而易見
3
圖1示出根據(jù)本發(fā)明第一實(shí)施例的電壓鉗位電路；圖2示出并入了圖1中的電壓鉗位電路的集成電路；圖3是示出圖1中的電壓鉗位電路的電源電壓和輸出電壓之間的關(guān)系的曲線圖；圖4示出根據(jù)第一實(shí)施例的、包含作為第三元件的MOS晶體管的電壓鉗位電路；圖5示出根據(jù)本發(fā)明第二實(shí)施例的集成電路；以及圖6示出根據(jù)本發(fā)明第三實(shí)施例的集成電路。
具體實(shí)施例方式下文參照附圖，詳細(xì)描述根據(jù)本發(fā)明實(shí)施例的電壓鉗位電路。第一實(shí)施例圖1示出根據(jù)本發(fā)明第一實(shí)施例的電壓鉗位電路10，圖2示出并入了圖1中的電壓鉗位電路的集成電路100。 在圖1中，根據(jù)第一實(shí)施例的電壓鉗位電路10包含電源端子11、t2，其施加有電源電壓Vdd ；作為第一元件的MOS晶體管Ml，其與電源端子tl連接；作為第二元件的第二 MOS 晶體管M2，其與電源端子t2連接；輸出端子t3，其與第二 MOS晶體管M2連接；以及作為第三元件的第一二極管DI1和第二二極管DI2，其提供在MOS晶體管Ml的下游，并且連接至第二 MOS晶體管M2的柵極。第一 MOS晶體管Ml是η溝道耗盡型的晶體管，其在漏極與電源端子tl連接。其柵極和源極相連接以形成恒流源。第二 MOS晶體管M2也是η溝道耗盡型的晶體管，并且其在漏極與電源端子t2連接。其柵極連接至第一 MOS晶體管Ml下游的中間節(jié)點(diǎn)N，而其源極連接至輸出端子t3。第二 MOS晶體管M2的柵極的擴(kuò)散電位(溝道擴(kuò)散的電壓)設(shè)為處于GND電平。第一二極管DIl和第二二極管DI2串聯(lián)連接，并且其陽極接地，其陰極連接至中間節(jié)點(diǎn)N。第一二極管DIl的擊穿電壓BVl和第二二極管DI2的擊穿電壓BV2設(shè)為相同的值 (BVl = BV2 = 10V)。第一和第二二極管DIl、DI2配置為在等于或大于擊穿電壓BVl、BV2之和Q0V)的電源電壓Vdd供給電源端子tl時(shí)允許電流穿過接地端子(GND)。此外，將第一和第二 MOS晶體管Ml、M2以及第一和第二二極管DIl、DI2安置在SOI 襯底上以便通過使用氧化膜(絕緣體)相互完全分離?？梢酝ㄟ^溝槽隔離或使用LOCOS氧化膜或其它來使得它們分離。在圖2中，集成電路100包含電壓鉗位電路10以及與輸出端子t3連接的電源電壓監(jiān)督器(器件)IC。電源電壓監(jiān)督器IC包含MOS晶體管Mll M19以及分壓電阻Rl、R2，并且通過將電壓鉗位電路10的輸出電壓Vout用作電源以進(jìn)行工作。接下來描述電壓鉗位電路10的工作。圖3是示出圖1中的電壓鉗位電路10的電源電壓Vdd和輸出電壓Vout之間的關(guān)系的曲線圖。在電源電壓Vdd低于預(yù)定值(20V)時(shí)，沒有電流流過第一和第二二極管DIl、DI2， 并且電源電壓不加以變化地輸出至與第一 MOS晶體管Ml和第一二極管DIl連接的中間節(jié)點(diǎn)N。第二 MOS晶體管M2是源極跟隨器型，其在尺寸上足以使負(fù)載電流流過，以使得過驅(qū)動(dòng)電壓值(=ΟΧΙ/β)1/2，其中I是負(fù)載電流，β =W/LXCoxXy)足夠小并且比柵極電位低了一閾值的電壓被輸出至源極。據(jù)此，其輸出電壓隨著電源電壓增大而增大。此外， 第二 MOS晶體管M2是η溝道耗盡型晶體管，因此，即使在柵極電位為OV的情況下也能夠使電流流動(dòng)。由此，如圖3中所示，在電源電壓Vdd是預(yù)定值(20V)或更低的時(shí)候，來自輸出端子t2的輸出電壓Vout隨同電源電壓Vdd的增大一起線性地增大。據(jù)此，電壓鉗位電路10 可以輸出用以操作電源電壓監(jiān)督器IC所需要的任意值的電壓。同時(shí)，當(dāng)電源電壓Vdd超過預(yù)定值Q0V)時(shí)，第一和第二二極管DI1、DI2穿通(擊穿)以允許電流穿過接地端GND。然后，中間節(jié)點(diǎn)N的電壓固定，并且第二 MOS晶體管M2的柵極電位同樣固定。如圖3中所示，一旦電源電壓Vdd超過預(yù)定值，則第二 MOS晶體管M2的輸出電壓 Vout恒定，而與電源電壓Vdd的增大無關(guān)。輸出電壓Vout取得比擊穿電壓BVl、BV2之和(20V)低了第二 MOS晶體管M2的閾值電壓 Vth (M2)的值(BVl+BV2-Vth (M2))。然而，由于第二 MOS晶體管M2也是耗盡型，因此閾值電壓Vth (M2)是負(fù)的，其可以輸出高了閾值電壓Vth (M2)的電壓。如上所述，配置根據(jù)第一實(shí)施例的電壓鉗位電路10，使得第一 MOS晶體管Ml根據(jù)電源電壓Vdd而輸出恒定電流，第二 MOS晶體管M2根據(jù)第一和第二二極管DI1、DI2生成的電壓而輸出電壓。因此，在電源電壓Vdd低于預(yù)定值QOV)時(shí)，MOS晶體管輸出的電壓隨同電源電壓Vdd的增大一起線性地增大。因此，電壓鉗位電路10可以輸出用以操作電源電壓監(jiān)督器IC所需要的任意電壓。此外，在電源電壓Vdd等于或大于預(yù)定值的時(shí)候，第一和第二二極管DI1、DI2穿通而使得輸出電壓Vout恒定。因此，電壓鉗位電路10可以施加有高電壓。此外，將第一和第二 MOS晶體管Ml、M2的工作電壓極限(雙極工作開始的電壓) 設(shè)為所述預(yù)定值使得電壓鉗位電路可以被施加有大約像電源電壓Vdd兩倍那么大。此外，由于第一和第二 MOS晶體管M1、M2是η溝道耗盡型晶體管，并且第二 MOS晶體管Μ2在柵極連接至第一 MOS晶體管Ml，因此在電源電壓Vdd低于預(yù)定值時(shí)，從第一 MOS 晶體管Ml的源極供給第二 MOS晶體管Μ2的柵極的電流僅用于操作第二 MOS晶體管Μ2。因此，電壓鉗位電路的電流消耗量極其低。即使在施加有超過預(yù)定值的電源電壓Vdd的情況下，電壓鉗位電路10也被配置為使得電源電壓監(jiān)督器IC通過已穿過第二 MOS晶體管Μ2的電流進(jìn)行工作。據(jù)此，其電流消
耗量可以非常小。第一和第二 MOS晶體管Μ1、Μ2以及第一和第二二極管DIl、DI2安置在SOI襯底上以經(jīng)由氧化膜彼此完全分離。由此，在這些元件之間不存在PN結(jié)，并且不需要阱擴(kuò)散來分離這些元件。這使得可以在較小的面積上布置多級(jí)電路。進(jìn)一步，并入了這種電壓鉗位電路10的集成電路100可以在電源電壓Vdd較低時(shí)供給任意值的電壓以運(yùn)行電源電壓監(jiān)督器IC，而在電源電壓Vdd較高時(shí)穩(wěn)定地供給電壓以正常運(yùn)行電源電壓監(jiān)督器IC。注意，在第一實(shí)施例中，第二 MOS晶體管M2的柵極的擴(kuò)散電位設(shè)為GND電平。然而，在襯底的地電位不穩(wěn)定并且超過目標(biāo)偏置電壓的情況下，第二 MOS晶體管M2的柵極和源極可以如同第一 MOS晶體管Ml中那樣相連接以穩(wěn)定襯底電位。進(jìn)一步，在第一實(shí)施例中，第一和第二 MOS晶體管是η溝道耗盡型晶體管，但是本發(fā)明不應(yīng)當(dāng)受限于這種示例。它們可以是η溝道增強(qiáng)型晶體管。在使用η溝道增強(qiáng)型晶體管的情況下，電壓鉗位電路10可以實(shí)現(xiàn)如下相同的效果在電源電壓Vdd是預(yù)定值或更低時(shí)，來自輸出端子t2的輸出電壓Vout隨同電源電壓 Vdd的增大一起線性地增大，當(dāng)電源電壓Vdd超過預(yù)定時(shí)，第二 MOS晶體管M2的輸出電壓 Vout變得恒定，而與電源電壓Vdd的增大無關(guān)。圖4是根據(jù)第一實(shí)施例的、包含作為第三元件的MOS晶體管(取代第一和第二二極管DI1、DI2)的電壓鉗位電路10的另一示例。在圖4中，其包含第三和第四MOS晶體管M3、M4。該電壓鉗位電路10被配置為使得第三和第四MOS晶體管在電源電壓Vdd為預(yù)定值(第三和第四晶體管M3、M4的閾值電壓Vth(M3)、Vth(M4)之和)或更大時(shí)允許電流從其經(jīng)過。因此，從第一 MOS晶體管Ml供給第二 MOS晶體管M2的電流變得恒定，而使得第二 MOS晶體管M2的輸出電壓Vout也變得恒定(Vth (M3) +Vth (M4) -Vth (M2))。第二實(shí)施例接下來參照?qǐng)D5描述根據(jù)本發(fā)明第二實(shí)施例的集成電路200。根據(jù)第二實(shí)施例的集成電路200包含兩級(jí)的電壓鉗位電路。圖5示出集成電路200，其包含電壓鉗位電路20和連接至電壓鉗位電路20的電源電壓監(jiān)督器IC。電壓鉗位電路20包含第一電路20A (前級(jí))和第二電路20B (后級(jí))。在圖5中，第一電路20A包含電源端子t21、t22，其施加有電源電壓Vdd ；作為第一元件的第一 MOS晶體管M21A，其與電源端子t21連接；作為第二元件的第二 MOS晶體管 M22A，其與電源端子t22連接。第一電路20A進(jìn)一步包含處于第一 MOS晶體管M21A下游的、作為第三元件的第一 第四二極管DI21A DI24A。四個(gè)二極管DI21A DI24A的擊穿電壓BV21A BV24A設(shè)為相同的值(IOV)。第二電路20B包含作為第一元件的第一 MOS晶體管M21B ；作為第二元件的第二 MOS晶體管M22B ；作為第三元件的第一和第二二極管DI21B、DI22B，其連接至第一 MOS晶體管21B的下游。第二電路20B的第一和第二 MOS晶體管M21B、M22B連接至第一電路20A的第二 MOS晶體管M22A的下游，以使得來自第一電路20A的輸出電壓要成為第二電路20B的輸入電壓。電源電壓監(jiān)督器IC與圖2所示第一實(shí)施例中的相同。接下來描述根據(jù)第二實(shí)施例的電壓鉗位電路20的工作。在電源電壓Vdd為預(yù)定值(擊穿電壓BV21A BV24A之和0OV))或更低時(shí)，第一電路20A向第二電路20B供給的電壓隨同電源電壓Vdd的增大一起線性地增大。來自第二電路20B的輸出電壓Vout也隨同所供給的電壓的增大一起線性地增大， 直到所供給的電壓超過第二二極管DI21B、DI22B的擊穿電壓BV21B、BV22B之和為止。第一和第二二極管DI21B、DI22B在當(dāng)供給第二電路20B的電壓超過第二二極管 DI21B、DI22B的擊穿電壓BV21B、BV22B之和(40V)時(shí)穿通，使得來自第二電路20B的輸出電壓Vout變得恒定。當(dāng)電源電壓Vdd超過該預(yù)定值(40v)時(shí)，第一電路20A的第二 MOS晶體管M22A的輸出電壓變得恒定，而與電源電壓Vdd的增大無關(guān)。該恒定值是比第一 第四二極管DI21A DI24A的擊穿電壓BV21A BV24A之和低了第二 MOS晶體管M22A的閾值電壓Vth (M22)的值。與上面類似地，直到供給第二電路20B的電壓超過擊穿電壓BV21B、BV22B之和為止，來自第二電路20B的輸出電壓Vout也隨同所供給的電壓的增大一起線性地增大。然而， 即使在所供給的電壓超過擊穿電壓BV21B、BV22B之和的時(shí)候，來自第二電路20B的輸出電壓Vout也變得恒定。根據(jù)第二實(shí)施例的電壓鉗位電路20可以實(shí)現(xiàn)與第一實(shí)施例中的電壓鉗位電路10 的效果相同的效果。另外，通過將第一電路20A的第一和第二 MOS晶體管M21A、22A與第二電路20B的第一和第二 MOS晶體管M21B、M22B的工作電壓極限設(shè)為預(yù)定值，可以施加有大約像電源電壓Vdd四倍那么大的電壓。第三實(shí)施例接下來參照?qǐng)D6描述根據(jù)第三實(shí)施例的集成電路300。集成電路300包含三級(jí)的電壓鉗位電路。在圖6中，集成電路300包含電壓鉗位電路30和連接至電壓鉗位電路30的電源電壓監(jiān)督器IC。電壓鉗位電路30包含第一電路30A、第二電路30B和第三電路30C。如圖6中所示，第一電路30A包含電源端子t31、t32，其施加有電源電壓Vdd ；作為第一元件的第一 MOS晶體管M31A，其與電源端子t31連接；作為第二元件的第二 MOS晶體管M32A，其與電源端子t32連接；作為第三元件的第一和第二二極管DI31A、DI32A，其連接至第一 MOS晶體管M31A的下游。第二電路30B包含作為第一元件的第一 MOS晶體管M31B ；作為第二元件的第二 MOS晶體管M32B ；以及作為第三元件的第一和第二二極管DI31B、DI32B，其連接至第一 MOS 晶體管31B的下游。第三電路30C包含作為第一元件的第一 MOS晶體管M31C ；作為第二元件的第二 MOS晶體管M32C ；以及作為第三元件的第一和第二二極管DI31C、DI32C，其連接至第一 MOS 晶體管31C的下游。第二電路30B的第一和第二 MOS晶體管M31B、M32B連接至第一電路30A的第二 MOS晶體管M32A的下游，以使得第一電路30A的輸出電壓要成為第二電路30B的輸入電壓。類似地，第三電路30C的第一和第二 MOS晶體管M31C、M32C連接至第二電路30B 的第二 MOS晶體管M32B的下游，以使得第二電路30B的輸出電壓要成為第三電路30C的輸入電壓。
第二電路30B的第二 MOS晶體管M32B的下游側(cè)連接至第一電路30A的第二二極管DI32A的下游側(cè)，而第三電路30C的第二 MOS晶體管M32C的下游側(cè)連接至第二電路30B 的第二二極管DI32B的下游側(cè)?，F(xiàn)在描述電壓鉗位電路30的工作。在電源電壓Vdd為預(yù)定值(第一電路30A的第一和第二二極管DI31A、DI32A的擊穿電壓BV31A、BV32A之和)或更低時(shí)，從第一電路30A向第二電路30B供給的電壓隨同電源電壓Vdd的增大一起線性地增大。此外，在輸入至第二電路30B的電壓為預(yù)定值(第二電路30B的第一和第二二極管DI31B、DI32B的擊穿電壓BV31B、BV32B之和)或更低時(shí)，從第二電路30B向第三電路30C 供給的電壓隨同輸入電壓的增大一起線性地增大。同樣地，在第三電路30C的輸入電壓為預(yù)定值(第三電路30C的第一和第二二極管DI31C、DI32C的擊穿電壓BV31C、BV32C之和)或更低時(shí)，來自第三電路30C的輸出電壓 Vout隨同輸入電壓的增大一起線性地增大。同時(shí)，當(dāng)電源電壓Vdd超過預(yù)定值時(shí)，第一和第二二極管DI31A、DI32A穿通，使得從第一電路30A至第二電路30B的電壓變得恒定。當(dāng)供給第二電路30B的電壓超過預(yù)定值(擊穿電壓BV31B、BV32B之和)時(shí)，第一和第二二極管DI31B、DI32B穿通，使得第二電路30B的第二 MOS晶體管M32B的下游的電壓
變得恒定。然后，已經(jīng)過第一和第二二極管DI31B、DI32B的電流流入第三電路30C。第二電路30B的第二 MOS晶體管M32B的下游與第一電路30A的第二二極管DI32A的下游的電壓總和被輸入至第三電路30C。當(dāng)?shù)谌娐?0C的輸入電壓超過預(yù)定值(擊穿電壓BV31C、BV32C之和)時(shí)，第一和第二二極管DI31C、DI32C穿通，使得第三電路30C的輸出電壓Vout變得恒定。由此，根據(jù)第三實(shí)施例的電壓鉗位電路30可以實(shí)現(xiàn)與第一實(shí)施例中的電壓鉗位電路10的效果相同的效果。另外，通過將第一 第三電路30A 30C的所有的第一和第二 MOS晶體管M31A、M32A、M31B、M32B、M31C和M32C的工作電壓極限設(shè)為預(yù)定值，可以施加有大約像電源電壓Vdd六倍那么大的電壓。此外，配置電壓鉗位電路30以使得第二電路30B的第二MOS晶體管M32B的下游側(cè)連接至第一電路30A的第二二極管DI32A的下游側(cè)以及第三電路30C的第二二極管DI32C 的下游側(cè)連接至第二電路30B的第二 MOS晶體管M32B的下游側(cè)。據(jù)此，已經(jīng)經(jīng)過前級(jí)電路的二極管的電流可用于操作后級(jí)電路，使得能夠減小電流消耗。第三實(shí)施例已經(jīng)描述了將電壓鉗位電路配置成三級(jí)的示例。然而，根據(jù)本發(fā)明的電壓鉗位電路應(yīng)當(dāng)不限于這種示例?？梢詫⑵渑渲贸蓛杉?jí)或更多級(jí)。由于來自第二元件的輸出電壓隨同電源電壓的增大一起線性地增大(只要電源電壓低于預(yù)定值)，因此根據(jù)任一上述實(shí)施例的電壓鉗位電路可以輸出操作處于連接的器件所需要的任意電壓。此外，當(dāng)電源電壓等于或超過預(yù)定值時(shí)，配置電壓鉗位電路使得第一和第三元件生成的電壓經(jīng)過第三元件、變得恒定并且輸出至第二元件。據(jù)此，第二元件可以輸出恒定電壓。由此，即使在施加有等于或大于預(yù)定值的輸入電壓的情況下，電壓鉗位電路也可以輸出適合于正常運(yùn)行處于連接的器件的電壓。 盡管已經(jīng)就示例性實(shí)施例描述了本發(fā)明，但不限于此。應(yīng)當(dāng)理解，在不脫離所附權(quán)利要求書限定的本發(fā)明的范圍的情況下，本領(lǐng)域技術(shù)人員可以對(duì)所描述的實(shí)施例進(jìn)行變型或修改。
權(quán)利要求
1.一種電壓鉗位電路，包括 電源；第一元件，其與該電源連接以輸出恒定電流；第三元件，其配置為在施加了預(yù)定值或更大的電壓時(shí)允許電流經(jīng)過；以及第二元件，其配置為根據(jù)第一和第三元件生成的電壓來輸出電壓。
2.如權(quán)利要求1所述的電壓鉗位電路，其中所述第一和第二元件是η溝道耗盡型晶體管。
3.如權(quán)利要求2所述的電壓鉗位電路，其中所述第一元件的柵極和源極彼此連接；以及所述第二元件的柵極連接至第一元件的源極，所述第二元件的漏極連接至所述電源。
4.如權(quán)利要求1所述的電壓鉗位電路，其中將所述電壓鉗位電路配置成多級(jí)，以使得來自前級(jí)的輸出電壓要成為后級(jí)的輸入電壓。
5.如權(quán)利要求4所述的電壓鉗位電路，其中后級(jí)的第二元件的下游側(cè)連接至前級(jí)的第三元件的上游側(cè)。
6.如權(quán)利要求1所述的電壓鉗位電路，其中所述第一、第二和第三元件布置在SOI襯底上以經(jīng)由氧化膜彼此完全分離。
7.一種集成電路，其包含如權(quán)利要求1所述的電壓鉗位電路，以便通過使用所述電壓鉗位電路的輸出電壓作為電源來進(jìn)行工作。
全文摘要
在此公開電壓鉗位電路和并入了電壓鉗位電路的集成電路。所述電壓鉗位電路包括電源；第一元件，其與該電源連接以輸出恒定電流；第三元件，其配置為在施加了預(yù)定值或更大的電壓時(shí)允許電流經(jīng)過；以及第二元件，其配置為根據(jù)第一和第三元件生成的電壓來輸出電壓。
文檔編號(hào)H02M3/156GK102340243SQ201110200200
公開日2012年2月1日 申請(qǐng)日期2011年7月18日 優(yōu)先權(quán)日2010年7月16日
發(fā)明者根來寶昭, 森野航一, 窪田進(jìn)一 申請(qǐng)人:株式會(huì)社理光