專利名稱：控制變頻器功率變換的方法、設備和系統(tǒng)的制作方法
技術領域：
本發(fā)明屬于變頻器控制技術領域，特別是指一種控制變頻器功率變換的方法、設備和系統(tǒng)。
背景技術：
功率變換的控制需要工作在電磁干擾惡劣的環(huán)境下，通常采用的抗干擾方式是盡量降低強電對弱電部分的干擾，光電通訊回路是降低電氣耦合干擾很有效的一種方式，光電通訊回路需要借助于數(shù)字處理器來進行編碼解碼工作，因此，需要抗干擾能力強的數(shù)字處理器才能保證系統(tǒng)的可靠穩(wěn)定運行。變頻器在功率變換過程中，通過控制變頻器內(nèi)的半導體器件的通/斷來實現(xiàn)。由于控制半導體器件的通/斷的時間不準確，導致變頻器的輸出具有較大的諧波，影響了功率控制。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明在于提供一種控制變頻器功率變換的方法、設備和系統(tǒng)，以解決由于控制半導體器件的通/斷的時間不準確，導致變頻器的輸出具有較大的諧波的問題。為了實現(xiàn)上述目的，本發(fā)明一種控制變頻器功率變換的方法采用如下技術方案一種控制變頻器功率變換的方法，包括以下步驟第一芯片、第二芯片接收控制變頻器內(nèi)半導體器件通/斷的控制命令；所述第二芯片從所述控制命令中解析出第一狀態(tài)跳變指令和執(zhí)行第一狀態(tài)跳變指令的時間點，在所述時間點向所述第一芯片發(fā)送執(zhí)行所述第一狀態(tài)跳變指令的觸發(fā)信號；所述第一芯片從所述控制命令中解析出第二狀態(tài)跳變指令和執(zhí)行第二狀態(tài)跳變指令的通信周期；所述第一芯片判斷接收到第一狀態(tài)跳變指令與第二狀態(tài)跳變指令為相同的操作且所述時間點在當前的通信周期內(nèi)，則在所述時間點執(zhí)行第二芯片解析出的第一狀態(tài)跳變指令。本發(fā)明進一步的改進在于所述第一芯片如果判斷到第一狀態(tài)跳變指令與第二狀態(tài)跳變指令為不同的操作，或所述時間點不在當前的通信周期內(nèi)，則在所述通信周期結束時執(zhí)行第二狀態(tài)跳變指令。本發(fā)明進一步的改進在于所述第一芯片為包含ROM的數(shù)字處理芯片；所述第二芯片為包含MM的數(shù)字處理芯片。本發(fā)明進一步的改進在于所述第一芯片為CPLD芯片；所述第二芯片為FPGA或 DSP芯片。本發(fā)明進一步的改進在于CPLD芯片接收的所述控制命令為光信號，經(jīng)過光電轉換后發(fā)送至所述第二芯片。為了實現(xiàn)上述目的，本發(fā)明一種控制變頻器功率變換的設備采用如下技術方案一種控制變頻器功率變換的設備，包括用于接收控制變頻器內(nèi)半導體器件通/ 斷的控制命令第一芯片和第二芯片；所述第二芯片，用于從所述控制命令中解析出第一狀態(tài)跳變指令和執(zhí)行第一狀態(tài)跳變指令的時間點，在所述時間點向所述第一芯片發(fā)送執(zhí)行第一狀態(tài)跳變指令的觸發(fā)信號；所述第一芯片，用于從所述控制命令中解析出第二狀態(tài)跳變指令和執(zhí)行第二狀態(tài)跳變指令的通信周期；判斷接收到的第一狀態(tài)跳變指令與第二狀態(tài)跳變指令為相同的操作且所述時間點在當前的通信周期內(nèi)，則在所述時間點執(zhí)行第二芯片解析出的第一狀態(tài)跳變指令。本發(fā)明進一步的改進在于所述第一芯片為包含ROM的數(shù)字處理芯片；所述第二芯片為包含MM的數(shù)字處理芯片。本發(fā)明進一步的改進在于所述第一芯片為CPLD芯片，包括光電轉換模塊，用于將接收的光信號的控制命令轉換為電信號，并發(fā)送至第一解碼模塊和所述第二芯片；第一解碼模塊，用于解析接收到的控制命令；解析出第二狀態(tài)跳變指令和執(zhí)行第二狀態(tài)跳變指令的通信周期；指令綜合輸出模塊，用于判斷從所述第二芯片接收到的第一狀態(tài)跳變指令所述第一解碼模塊解析的第二狀態(tài)跳變指令為相同的操作且所述時間點在當前的通信周期內(nèi)，則在所述時間點執(zhí)行第二芯片解析出的第一狀態(tài)跳變指令；如果判斷到所述第一狀態(tài)跳變指令與第二狀態(tài)跳變指令為不同的操作或所述時間點不在當前的所述通信周期內(nèi)，則在所述通信周期結束時執(zhí)行第二狀態(tài)跳變指令；所述第二芯片為FPGA或DSP芯片，包括第二解碼模塊，用于從所述控制命令中解析出第一狀態(tài)跳變指令和執(zhí)行第一狀態(tài)跳變指令的時間點；觸發(fā)信號模塊，用于在所述時間點向所述第一芯片發(fā)送執(zhí)行第一狀態(tài)跳變指令的觸發(fā)信號。為了實現(xiàn)上述目的，本發(fā)明一種控制變頻器功率變換的系統(tǒng)采用如下技術方案一種控制變頻器功率變換的系統(tǒng)，包括上位機，用于發(fā)出控制半導體器件通/斷的控制命令；控制設備，包括用于接收控制變頻器內(nèi)半導體器件通/斷的控制命令第一芯片和第二芯片；所述第二芯片，用于從所述控制命令中解析出第一狀態(tài)跳變指令和執(zhí)行第一狀態(tài)跳變指令的時間點，在所述時間點向所述第一芯片發(fā)送執(zhí)行第一狀態(tài)跳變指令的觸發(fā)信號；所述第一芯片，用于從所述控制命令中解析出第二狀態(tài)跳變指令和執(zhí)行第二狀態(tài)跳變指令的通信周期；判斷接收到的第一狀態(tài)跳變指令與第二狀態(tài)跳變指令為相同的操作且所述時間點在當前的通信周期內(nèi)，則在所述時間點執(zhí)行第二芯片解析出的第一狀態(tài)跳變指令；如果判斷到所述第一狀態(tài)跳變指令與第二狀態(tài)跳變指令為不同的操作或所述時間點不在當前的所述通信周期內(nèi)，則在所述通信周期結束時執(zhí)行第二狀態(tài)跳變指令；包括半導體器件的受控變頻器，用于按照所述第一芯片的第二狀態(tài)跳變指令導通或關斷所述半導體器件。本發(fā)明進一步的改進在于所述半導體器件至少包括IGBT、IEGT、IGCT、GTO中一種。相對于現(xiàn)有技術，本發(fā)明具有以下有益效果本發(fā)明由于在準確的時間點控制半導體器件的通/斷，從而降低了變頻器輸出的諧波，提高了功率控制的穩(wěn)定性。


圖1為本發(fā)明具體實施例的設備結構圖2為本發(fā)明具體實施例的方法流程圖；圖3為本發(fā)明具體實施例的控制系統(tǒng)圖。
具體實施例方式為清楚說明本發(fā)明中的技術方案，下面給出優(yōu)選的實施例并結合附圖詳細說明。圖1為本發(fā)明優(yōu)選的具體實施例的設備結構圖，參見圖1，本設備包括用于接收控制變頻器內(nèi)半導體器件通/斷控制命令的第一芯片和第二芯片；所述第一芯片為基于 ROM的數(shù)字處理器CPLD芯片，所述第二芯片為基于RAM的數(shù)字處理器FPGA芯片或者DSP芯片，在本實施例中，為了便于闡述，選擇FPGA作為優(yōu)選芯片?；赗OM的數(shù)字處理第一數(shù)字處理器CPLD芯片，具有較強的抗干擾性，包括以下幾個模塊光電轉換模塊，接收來自上位機的光信號控制命令轉換為電信號，并發(fā)送至CPLD 內(nèi)的第一解碼模塊和第二數(shù)字處理器FPGA芯片的第二解碼模塊；第一解碼模塊，用于解析接收到的控制命令；解析后的內(nèi)容包括“開”或“關”狀態(tài)跳變指令信息和執(zhí)行該命令的通信周期信息Ts、TeL并進一步傳遞給指令綜合輸出模塊；指令綜合輸出模塊，用于判斷從第二芯片F(xiàn)PGA接收到的觸發(fā)信號與所述第一解碼模塊解析出的狀態(tài)跳變指令為相同的操作、且所述時間點在當前的通信周期內(nèi)，則在所述時間點執(zhí)行第二芯片F(xiàn)PGA解析出的狀態(tài)跳變指令；如果判斷到所述觸發(fā)信號與第一解碼模塊解析出的狀態(tài)跳變指令為不同的操作或所述時間點不在當前的所述通信周期內(nèi)，則在所述通信周期結束時執(zhí)行第一解碼模塊解析出的狀態(tài)跳變指令；所述第二芯片優(yōu)選為FPGA，包括以下幾個模塊第二解碼模塊，用于從所述控制命令中解析出包括“開”或“關”狀態(tài)跳變指令信息和執(zhí)行該狀態(tài)跳變指令信息的時間點；觸發(fā)信號模塊，用于在所述時間點向所述第一芯片CPLD發(fā)送執(zhí)行第二解碼模塊解析出的狀態(tài)跳變指令的觸發(fā)信號。圖2為本實施例的方法流程圖，參見圖2，該方法包括步驟11 第一芯片、第二芯片接收控制變頻器內(nèi)半導體器件通/斷的控制命令；步驟12 所述第二芯片從所述控制命令中解析出包括“開”或“關”狀態(tài)跳變指令信息和執(zhí)行該狀態(tài)跳變指令信息的時間點；在所述時間點向所述第一芯片發(fā)送執(zhí)行第二解碼模塊解析出的狀態(tài)跳變指令的觸發(fā)信號；步驟13 所述第一芯片從所述控制命令中解析出包括“開”或“關”狀態(tài)跳變指令信息和執(zhí)行該狀態(tài)跳變指令的通信周期；第一芯片判斷接收到的第二解碼模塊解析出的狀態(tài)跳變指令與自身解析出的狀態(tài)跳變指令為相同的操作且所述時間點在當前的通信周期內(nèi)，則在所述時間點執(zhí)行第二解碼模塊解析出的狀態(tài)跳變指令。優(yōu)選地，還包括所述第一芯片如果判斷到所述觸發(fā)信號與自身解析出的狀態(tài)跳變指令為不同的操作或/且所述時間點不在當前的所述通信周期內(nèi)，則在所述通信周期結束時執(zhí)行第一芯片自身解析出的狀態(tài)跳變指令。優(yōu)選地，所述第一芯片為包含ROM的數(shù)字處理芯片；所述第二芯片為包含RAM的數(shù)字處理芯片。
優(yōu)選地，所述第一芯片為復雜可編程邏輯器件CPLD芯片；所述第二芯片為FPGA或 DSP芯片。優(yōu)選地，所述CPLD芯片接收的所述控制命令為光信號，經(jīng)過光電轉換后發(fā)送至所還弟一心片。第一芯片發(fā)出的控制命令會觸發(fā)變頻器內(nèi)半導體器件通/斷，由于是在時間點控制半導體器件的開通或關斷，所以降低了變頻器輸出的諧波，提高了變頻器在功率變換的穩(wěn)定性。圖3為本實施例的控制系統(tǒng)圖，參見圖3，在該控制系統(tǒng)中包括上位機、控制設備和含有半導體的受控器件，其中受控器件可以是受控變頻器，其至少包括一個IGBT、IEGT、 IGCT或GT0，受控器件用于按照所述控制命令導通或關斷的半導體器件；控制裝置為基于 ROM的抗干擾程度強的CPLD芯片和可實現(xiàn)復雜邏輯編程的FPGA芯片，各部分的具體關系如下上位機發(fā)出控制半導體器件通/斷的控制命令給控制裝置的CPLD芯片，CPLD的光電轉換模塊將此控制信號轉換為電信號，并同時傳送給CPLD內(nèi)的第一解碼模塊和FPGA芯片。 第一解碼模塊將解析此控制命令，解析后的內(nèi)容包括“開”或“關”狀態(tài)跳變指令信息和執(zhí)行該命令的通信周期信息TS、TJ，并進一步傳遞給CPLD的指令綜合輸出模塊。另一方面， FPGA的第二解碼模塊也將自動對該控制指令進行解析，解析后的內(nèi)容包括“開”或“關”狀態(tài)跳變指令信息和執(zhí)行該命令的精確時間點信息T1時刻，并在T1時刻通過FPGA的信號觸發(fā)模塊向CPLD芯片發(fā)送執(zhí)行所述控制命令的觸發(fā)信號，收到觸發(fā)信號的指令綜合輸出模塊進行判斷，當接收到所述觸發(fā)信號與CPLD芯片的第一解碼模塊接收到的控制命令為相同的操作、且所述時間點T1時刻在當前的通信周期Ts、TJ內(nèi)，則在所述時間點T1時刻執(zhí)行FPGA的第二解碼模塊解析出的狀態(tài)跳變指令，進而觸發(fā)受控器件；反之，當收到所述觸發(fā)信號與接收到的控制命令為不同的操作、或所述時間點T1時刻不在當前的通信周期Ts、 Te]內(nèi)，則在所述通信周期結束Te時刻執(zhí)行CPLD芯片的第一解碼模塊接收到的控制指令， 進而觸發(fā)受控器件。通過上述的步驟，可實現(xiàn)對變頻器內(nèi)的半導體器件的通/斷的精確控制，從而降低變頻器輸出的諧波，由于采用CPLD和FPGA兩個行業(yè)內(nèi)普遍采用的低成本芯片，與單獨實現(xiàn)精確時間控制的單個高成本芯片相比，在實現(xiàn)相同功能的情況下，有效降低了產(chǎn)品的成本，從而在總成本不變的情況下，提高了企業(yè)生產(chǎn)該設備的數(shù)量。該實施例中的裝置可應用在各種類型的變頻器中，并實現(xiàn)上述方法中的各個步驟，在此不重復贅述。本發(fā)明方案由于在準確的時間點控制半導體器件的通/斷，從而降低了變頻器輸出的諧波，進一步有效地提高了功率控制的穩(wěn)定性。對于本發(fā)明各個實施例中所闡述的裝置，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。
權利要求
1.一種控制變頻器功率變換的方法，其特征在于，包括以下步驟第一芯片、第二芯片接收控制變頻器內(nèi)半導體器件通/斷的控制命令；所述第二芯片從所述控制命令中解析出第一狀態(tài)跳變指令和執(zhí)行第一狀態(tài)跳變指令的時間點，在所述時間點向所述第一芯片發(fā)送執(zhí)行所述第一狀態(tài)跳變指令的觸發(fā)信號；所述第一芯片從所述控制命令中解析出第二狀態(tài)跳變指令和執(zhí)行第二狀態(tài)跳變指令的通信周期；所述第一芯片判斷接收到第一狀態(tài)跳變指令與第二狀態(tài)跳變指令為相同的操作且所述時間點在當前的通信周期內(nèi)，則在所述時間點執(zhí)行第二芯片解析出的第一狀態(tài)跳變指令。
2.根據(jù)權利要求1所述的方法，其特征在于，所述第一芯片如果判斷到第一狀態(tài)跳變指令與第二狀態(tài)跳變指令為不同的操作，或所述時間點不在當前的通信周期內(nèi)，則在所述通信周期結束時執(zhí)行第二狀態(tài)跳變指令。
3.根據(jù)權利要求1所述的方法，其特征在于，所述第一芯片為包含ROM的數(shù)字處理芯片；所述第二芯片為包含RAM的數(shù)字處理芯片。
4.根據(jù)權利要求3所述的方法，其特征在于，所述第一芯片為CPLD芯片；所述第二芯片為FPGA或DSP芯片。
5.根據(jù)權利要求4所述的方法，其特征在于，CPLD芯片接收的所述控制命令為光信號， 經(jīng)過光電轉換后發(fā)送至所述第二芯片。
6.一種控制變頻器功率變換的設備，其特征在于，包括用于接收控制變頻器內(nèi)半導體器件通/斷的控制命令第一芯片和第二芯片；所述第二芯片，用于從所述控制命令中解析出第一狀態(tài)跳變指令和執(zhí)行第一狀態(tài)跳變指令的時間點，在所述時間點向所述第一芯片發(fā)送執(zhí)行第一狀態(tài)跳變指令的觸發(fā)信號；所述第一芯片，用于從所述控制命令中解析出第二狀態(tài)跳變指令和執(zhí)行第二狀態(tài)跳變指令的通信周期；判斷接收到的第一狀態(tài)跳變指令與第二狀態(tài)跳變指令為相同的操作且所述時間點在當前的通信周期內(nèi)，則在所述時間點執(zhí)行第二芯片解析出的第一狀態(tài)跳變指令。
7.根據(jù)權利要求6所述的設備，其特征在于，所述第一芯片為包含ROM的數(shù)字處理芯片；所述第二芯片為包含RAM的數(shù)字處理芯片。
8.根據(jù)權利要求7所述的設備，其特征在于，所述第一芯片為CPLD芯片，包括光電轉換模塊，用于將接收的光信號的控制命令轉換為電信號，并發(fā)送至第一解碼模塊和所述第二芯片；第一解碼模塊，用于解析接收到的控制命令；解析出第二狀態(tài)跳變指令和執(zhí)行第二狀態(tài)跳變指令的通信周期；指令綜合輸出模塊，用于判斷從所述第二芯片接收到的第一狀態(tài)跳變指令所述第一解碼模塊解析的第二狀態(tài)跳變指令為相同的操作且所述時間點在當前的通信周期內(nèi)，則在所述時間點執(zhí)行第二芯片解析出的第一狀態(tài)跳變指令；如果判斷到所述第一狀態(tài)跳變指令與第二狀態(tài)跳變指令為不同的操作或所述時間點不在當前的所述通信周期內(nèi)，則在所述通信周期結束時執(zhí)行第二狀態(tài)跳變指令；所述第二芯片為FPGA或DSP芯片，包括第二解碼模塊，用于從所述控制命令中解析出第一狀態(tài)跳變指令和執(zhí)行第一狀態(tài)跳變指令的時間點；觸發(fā)信號模塊，用于在所述時間點向所述第一芯片發(fā)送執(zhí)行第一狀態(tài)跳變指令的觸發(fā)信號。
9.一種控制變頻器功率變換的系統(tǒng)，其特征在于，包括 上位機，用于發(fā)出控制半導體器件通/斷的控制命令；控制設備，包括用于接收控制變頻器內(nèi)半導體器件通/斷的控制命令第一芯片和第二芯片；所述第二芯片，用于從所述控制命令中解析出第一狀態(tài)跳變指令和執(zhí)行第一狀態(tài)跳變指令的時間點，在所述時間點向所述第一芯片發(fā)送執(zhí)行第一狀態(tài)跳變指令的觸發(fā)信號；所述第一芯片，用于從所述控制命令中解析出第二狀態(tài)跳變指令和執(zhí)行第二狀態(tài)跳變指令的通信周期；判斷接收到的第一狀態(tài)跳變指令與第二狀態(tài)跳變指令為相同的操作且所述時間點在當前的通信周期內(nèi)，則在所述時間點執(zhí)行第二芯片解析出的第一狀態(tài)跳變指令；如果判斷到所述第一狀態(tài)跳變指令與第二狀態(tài)跳變指令為不同的操作或所述時間點不在當前的所述通信周期內(nèi)，則在所述通信周期結束時執(zhí)行第二狀態(tài)跳變指令；包括半導體器件的受控變頻器，用于按照所述第一芯片的第二狀態(tài)跳變指令導通或關斷所述半導體器件。
10.根據(jù)權利要求9所述的系統(tǒng)，其特征在于，所述半導體器件至少包括IGBT、IEGT、 IGCT、GTO 中一種。
全文摘要
本發(fā)明公開了一種控制變頻器功率變換的方法、設備和系統(tǒng)，本發(fā)明的方法包括第一芯片、第二芯片接收控制變頻器內(nèi)半導體器件通/斷的控制命令；所述第二芯片從所述控制命令中解析出執(zhí)行該命令的時間點，在所述時間點向所述第一芯片發(fā)送執(zhí)行所述控制命令的觸發(fā)信號；所述第一芯片判斷接收到所述觸發(fā)信號與接收的到控制命令為相同的操作、且所述時間點在當前的通信周期內(nèi)，則在所述時間點執(zhí)行所述控制命令。本發(fā)明由于在準確的時間點控制半導體器件的通/斷，從而降低了變頻器輸出的諧波，提高了功率控制的穩(wěn)定性。
文檔編號H02M5/297GK102522901SQ20111036979
公開日2012年6月27日 申請日期2011年11月19日 優(yōu)先權日2011年11月19日
發(fā)明者衛(wèi)三民, 李俠, 翁海清, 蘇位峰, 茍銳鋒, 郭曉明 申請人:中國西電電氣股份有限公司, 北京西電華清科技有限公司