專利名稱：Led裝飾管及其包括24v數(shù)控過壓保護(hù)電路的集成驅(qū)動電路的制作方法
技術(shù)領(lǐng)域：
本實用新型屬于電子顯示領(lǐng)域，尤其涉及LED裝飾管及其包括24V數(shù)控過壓保護(hù)電路的集成驅(qū)動電路。
背景技術(shù)：
目前，LED裝飾管作為一種電子顯示裝飾品，被廣泛應(yīng)用于各種建筑的外圍，起到裝飾、廣告以及標(biāo)識的作用。LED裝飾管的發(fā)光顯示依靠其大規(guī)模元器件組合驅(qū)動電路的亮化驅(qū)動實現(xiàn)，而現(xiàn)有的LED裝飾管集成驅(qū)動電路普遍采用單片機與16位恒流控制IC及電源部分的組合來實現(xiàn)對LED發(fā)光二極管陣列的驅(qū)動控制。上述LED發(fā)光二極管陣列均是采用模組方式加工制造，其工作電壓為MV，而驅(qū)動電路中的單片機和16位恒流控制IC的工作電壓為5V，且16位恒流控制IC的端口耐壓值通常為18V以下。因此，在實際應(yīng)用中，LED裝飾管顯示圖樣的變化會使MV電源的輸出電流劇烈波動，從而出現(xiàn)電壓過沖并導(dǎo)致元器件的損壞，其中，當(dāng)LED裝飾管顯示圖形所需要的電流變小時，來自MV電源的大部分電流需要通過穩(wěn)壓管進(jìn)行分流，會使穩(wěn)壓管嚴(yán)重發(fā)熱而損壞。同時，由于整個LED裝飾管驅(qū)動電路采用大規(guī)模元器件組合，所以其還存在成本高，加工復(fù)雜的問題。
發(fā)明內(nèi)容本實用新型的目的在于提供一種LED裝飾管集成驅(qū)動電路，旨在解決現(xiàn)有LED裝飾管集成驅(qū)動電路成本高，加工復(fù)雜且在實際應(yīng)用中出現(xiàn)的因電流變化導(dǎo)致的元器件損壞的問題。本實用新型是這樣實現(xiàn)的，一種LED裝飾管集成驅(qū)動電路，與LED裝飾管負(fù)載電路連接，所述LED裝飾管集成驅(qū)動電路包括24V電壓輸出端與所述LED裝飾管負(fù)載電路的MV電壓輸入端連接，并為所述LED 裝飾管集成驅(qū)動電路提供工作電壓的電源電路；第一端與所述電源電路的MV電壓輸出端連接，當(dāng)所述電源電路的MV電壓輸出端過壓時起到穩(wěn)壓和散熱的作用的分流電阻；以及24V電壓輸入端與所述分流電阻的第二端連接，5V電壓輸入端與所述電源電路的 5V電壓輸出端連接，16位驅(qū)動信號并行輸出口與所述LED裝飾管負(fù)載電路的16位驅(qū)動信號并行輸入口連接，通過與所述分流電阻組合，起到穩(wěn)定所述電源電路的24V輸出電壓的作用，且同時控制LED裝飾管的圖樣顯示的驅(qū)動控制芯片，所述驅(qū)動控制芯片包括檢測所述電源電路的MV電壓輸出端是否過壓，并根據(jù)檢測結(jié)果與所述分流電阻相配合，對所述電源電路的MV電壓輸出端實現(xiàn)穩(wěn)壓保護(hù)的24V數(shù)控過壓保護(hù)電路；為所述驅(qū)動信號生成與輸出控制電路提供驅(qū)動時序信號的時序生成電路；[0012]產(chǎn)生LED裝飾管16位驅(qū)動信號的驅(qū)動信號生成與輸出控制電路；所述驅(qū)動控制芯片還包括5V穩(wěn)壓電路及時鐘電路；所述5V穩(wěn)壓電路的輸入端為所述驅(qū)動控制芯片的5V電壓輸入端，所述5V穩(wěn)壓電路的輸出端同時與所述24V數(shù)控過壓保護(hù)電路的電平輸入端、所述時序生成電路的電平輸入端、所述驅(qū)動信號生成與輸出控制電路的電平輸入端及所述時鐘電路的輸入端連接，所述24V數(shù)控過壓保護(hù)電路的檢測電壓端為所述驅(qū)動控制芯片的MV電壓輸入端，所述驅(qū)動信號生成與輸出控制電路的16位并行輸出口為所述驅(qū)動控制芯片的16位驅(qū)動信號并行輸出口，所述驅(qū)動信號生成與輸出控制電路的時序信號輸入端接所述時序生成電路的輸出端，所述時鐘電路的輸出端同時與所述24V數(shù)控過壓保護(hù)電路的時鐘輸入端、所述驅(qū)動信號生成與輸出控制電路的時鐘輸入端以及所述時序生成電路的時鐘輸入端連接。本實用新型的另一目的在于提供一種所述LED裝飾管集成驅(qū)動電路中的24V數(shù)控過壓保護(hù)電路，所述24V數(shù)控過壓保護(hù)電路外接與24V直流電源連接的分流電阻、時鐘電路及5V穩(wěn)壓電路，所述24V數(shù)控過壓保護(hù)電路包括時鐘信號輸入端接所述時鐘電路的輸出端，復(fù)位電平端接所述5V穩(wěn)壓電路，用于產(chǎn)生分時控制信號的分時控制信號生成電路；輸入端接所述分流電阻的第二端，用于檢測所述24V直流電源輸出電壓的過壓檢測電路；分時控制信號輸入端接所述分時控制信號生成電路的輸出端，過壓電平輸入端接所述過壓檢測電路的輸出端，復(fù)位電平端接所述分時控制信號生成電路的復(fù)位電平端，輸出端與所述過壓檢測電路的輸入端連接，根據(jù)來自所述分時控制信號生成電路的分時控制信號以及來自所述過壓檢測電路的過壓電平，與所述分流電阻相配合實現(xiàn)過壓分流保護(hù)和散熱的過壓保護(hù)執(zhí)行電路。本實用新型的另一目的在于提供一種包括所述LED裝飾管集成驅(qū)動電路的LED裝飾管。在本實用新型中，通過在所述電源電路與所述驅(qū)動控制芯片之間設(shè)置所述分流電阻，并將所述24V數(shù)控過壓保護(hù)電路、所述時序生成電路、所述驅(qū)動信號生成與輸出控制電路、所述5V穩(wěn)壓電路以及所述時鐘電路集成于所述驅(qū)動控制芯片中，由所述24V數(shù)控過壓保護(hù)電路對所述電源電路的MV電壓輸出實現(xiàn)單端電壓檢測、穩(wěn)壓控制以及過壓散熱處理，優(yōu)化了整個LED裝飾管驅(qū)動電路的結(jié)構(gòu)，從而解決了現(xiàn)有LED裝飾管集成驅(qū)動電路成本高，加工復(fù)雜且在實際應(yīng)用中出現(xiàn)的因輸入電壓和LED顯示驅(qū)動電流變化導(dǎo)致的元器件損壞的問題。
圖1是本實用新型實施例提供的LED裝飾管集成驅(qū)動電路的模塊圖；圖2是本實用新型實施例提供的LED裝飾管集成驅(qū)動電路中的電源電路的示例電路圖；圖3是本實用新型實施例提供的LED裝飾管集成驅(qū)動電路中驅(qū)動控制芯片內(nèi)部的 24V數(shù)控過壓保護(hù)電路的示例電路圖；圖4是本實用新型實施例提供的LED裝飾管集成驅(qū)動電路中驅(qū)動控制芯片內(nèi)部的時序生成電路的示例電路圖；圖5是本實用新型實施例提供的LED裝飾管集成驅(qū)動電路中驅(qū)動控制芯片內(nèi)部的驅(qū)動信號生成與輸出控制電路的示例電路圖；圖6是本實用新型實施例提供的24V數(shù)控過壓保護(hù)電路的模塊圖。
具體實施方式
為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，
以下結(jié)合附圖及實施例，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。圖1示出了本發(fā)明實施例提供的LED裝飾管集成驅(qū)動電路的模塊結(jié)構(gòu)，為了便于說明，僅示出了與本實用新型實施例相關(guān)的部分，詳述如下。LED裝飾管集成驅(qū)動電路包括24V電壓輸出端MVp與LED裝飾管負(fù)載電路300的MV電壓輸入端24Vin連接， 并為LED裝飾管集成驅(qū)動電路200提供工作電壓的電源電路100 ；第一端與電源電路100的MV電壓輸出端MVp連接，當(dāng)電源電路100的MV電壓輸出端MVp過壓時起穩(wěn)壓和散熱作用的分流電阻R4 ；以及驅(qū)動控制芯片200，其MV電壓輸入端與分流電阻R4的第二端連接，5V電壓輸入端與電源電路100的5V電壓輸出端5Vp連接，16位驅(qū)動信號并行輸出口與LED裝飾管負(fù)載電路300的16位驅(qū)動信號并行輸入口連接，通過與分壓電阻R3組合，起到穩(wěn)定電源電路 100的24V輸出電壓的作用，且同時用于控制LED裝飾管的圖樣顯示，驅(qū)動控制芯片200包括檢測電源電路100的24V電壓輸出端MVp是否過壓，并根據(jù)檢測結(jié)果與分流電阻 R4相配合對電源電路100的MV電壓輸出端MVp實現(xiàn)穩(wěn)壓保護(hù)的24V數(shù)控過壓保護(hù)電路 201 ；為驅(qū)動信號生成與輸出控制電路201提供工作時鐘信號的時序生成電路202 ；產(chǎn)生LED裝飾管16位驅(qū)動信號的驅(qū)動信號生成與輸出控制電路203 ；作為本實用新型一實施例，驅(qū)動控制芯片200還包括5V穩(wěn)壓電路204及時鐘電路 205 ；5V穩(wěn)壓電路204的輸入端為驅(qū)動控制芯片200的5V電壓輸入端，5V穩(wěn)壓電路的輸出端同時與24V數(shù)控過壓保護(hù)電路201的電平輸入端、時序生成電路202的電平輸入端、 驅(qū)動信號生成與輸出控制電路203的電平輸入端及時鐘電路205的輸入端連接，24V數(shù)控過壓保護(hù)電路201的電壓檢測端為驅(qū)動控制芯片的MV電壓輸入端，驅(qū)動信號生成與輸出控制電路203的16位并行輸出口為驅(qū)動控制芯片200的16位驅(qū)動信號并行輸出口，驅(qū)動信號生成與輸出控制電路203的時序信號輸入端接時序生成電路202的驅(qū)動時序信號并行輸出端，時鐘電路205的輸出端同時與24V數(shù)控過壓保護(hù)電路201的時鐘輸入端、時序生成電路202的時鐘輸入端以及驅(qū)動信號生成與輸出控制電路203的時鐘輸入端連接。圖2示出了本發(fā)明實施例提供的LED裝飾管集成驅(qū)動電路中電源電路的示例電路結(jié)構(gòu)，為了便于說明，僅示出了與本實用新型實施例相關(guān)的部分，詳述如下。作為本實用新型一實施例，電源電路100包括[0040]阻容濾波電路101、整流橋電路102、電阻R2、濾波電路103以及分壓電路104 ；阻容濾波電路101包括電阻Rl和電容Cl，電阻Rl與電容Cl組成一并聯(lián)電路，并聯(lián)電路的一端接220V交流電的負(fù)半周電信號，并聯(lián)電路的另一端接整流橋電路102的交流電壓負(fù)輸入端。整流橋電路102包括二極管D1、二極管D2、二極管D3及二極管D4，二極管Dl的陽極為整流橋電路102的交流電壓正輸入端+，二極管Dl的陰極為整流橋電路102的直流電輸出端，二極管D3的陽極為整流橋電路102的交流電壓負(fù)輸入端_，二極管D3的陰極接二極管Dl的陰極，二極管D2的陽極接地，二極管D2的陰極接二極管D3的陽極，二極管D4的陽極與二極管D2的陽極連接，二極管D4的陰極接二極管Dl的陽極。電阻R2的第一端接整流橋電路102的直流電輸出端，電阻R2的第二端接分壓電路104的直流電輸入端。濾波電路103包括電解電容C2和電容C3，電解電容C2的正極同時與電阻R2的第二端和電容C3的第一端連接，電容C3的第一端為電源電路100的MV電壓輸出端，電解電容C2的負(fù)極和所述電容C3的第二端均接地。分壓電路104包括電阻R3和電容C4，電阻R3的第一端接電容C3的第一端，電阻 R3的第二端為電源電路100的5V電壓輸出端，電容C4的第一端連接于電阻R3的第二端與地端之間。圖3示出了本實用新型實施例提供的LED裝飾管集成驅(qū)動電路中驅(qū)動控制芯片內(nèi)部的24V數(shù)控過壓保護(hù)電路的示例電路結(jié)構(gòu)，為了便于說明，僅示出了與本實用新型實施例相關(guān)的部分，詳述如下。作為本實用新型一實施例，24V數(shù)控過壓保護(hù)電路201包括分時控制信號生成電路2011、過壓檢測電路2012及過壓保護(hù)執(zhí)行電路2013 ；分時控制信號生成電路2011包括反相器INV1、反相器INV2、差分觸發(fā)器DFF1、差分觸發(fā)器DFF2及或非門NORl ；過壓檢測電路2012包括電阻R5、電阻R6、比較器COMP及反相器INV3 ；過壓保護(hù)執(zhí)行電路2013包括反相器INV4、與門AND1、與門AND2、或非門N0R2、反相器INV5、反相器INV6、差分觸發(fā)器DFF3、或非門N0R3及N型MOS管Ml ；反相器INVl的輸入端為24V數(shù)控過壓保護(hù)電路201的時鐘輸入端，反相器INVl 輸出端同時與反相器INV2的輸入端和差分觸發(fā)器DFFl的反相時鐘信號端CKB連接，反相器INV2的輸出端接差分觸發(fā)器DFFl的時鐘信號端CK，差分觸發(fā)器DFFl的數(shù)據(jù)信號端D同時與其反相輸出端QB及差分觸發(fā)器DFF2的反相時鐘信號端CKB連接，差分觸發(fā)器DFFl的同相輸出端Q同時與差分觸發(fā)器DFF2的時鐘信號端CK及或非門NORl的第一輸入端A，差分觸發(fā)器DFFl的反相復(fù)位端RN為24V數(shù)控過壓保護(hù)電路201的電平輸入端，差分觸發(fā)器 DFF2的數(shù)據(jù)信號端D與其反相輸出端QB連接，差分觸發(fā)器DFF2的同相輸出端Q與或非門 NORl的第二輸入端B連接，差分觸發(fā)器DFF2的反相復(fù)位端RN接差分觸發(fā)器DFFl的反相復(fù)位端肌或非門NORl的輸出端接反相器INV4的輸入端，電阻R5的第一端為24V數(shù)控過壓保護(hù)電路201的電壓檢測端，電阻R5第二端同時與電阻R6的第一端及比較器COMP的同相輸入端IP連接，比較器COMP的反相輸入端IN外接25V基準(zhǔn)電壓，比較器COMP的輸出端接反相器INV3的輸入端，反相器INV3的輸出端接與門AND2的第二輸入端B2，反相器INV4的輸出端接與門ANDl的第二輸入端A2，與門AND2的第一輸入端Bl接反相器INV4的輸入端，或非門N0R2的第一輸入端A接與門ANDl的輸出端，或非門N0R2的第二輸入端B接與門AND2的輸出端，反相器INV5的輸入端接反相器INVl的輸入端，反相器INV5的輸出端同時與反相器INV6的輸入端及差分觸發(fā)器DFF3的時鐘信號端CK連接，反相器INV6的輸出端接差分觸發(fā)器DFF3的反相時鐘信號端CKB，差分觸發(fā)器DFF3的數(shù)據(jù)信號端D接或非門 N0R2的輸出端，差分觸發(fā)器DFF3的同相輸出端Q空接，差分觸發(fā)器DFF3的反相輸出端QB 同時與與門ANDl的第一輸入端Al及或非門N0R3的第一輸入端A連接，差分觸發(fā)器DFF3 的反相復(fù)位端RN接差分觸發(fā)器DFFl的反相復(fù)位端RN，或非門N0R3的第二輸入端B接反相器INV4的輸入端，N型MOS管Ml的柵極接或非門N0R3的輸出端，N型MOS管Ml的漏極接電阻R5的第一端，N型MOS管Ml的源極接地。圖4示出了本實用新型實施例提供的LED裝飾管集成驅(qū)動電路中驅(qū)動控制芯片內(nèi)部的時序生成電路的示例電路結(jié)構(gòu)，為了便于說明，僅示出了與本實用新型實施例相關(guān)的部分，詳述如下。作為本實用新型一實施例，時序生成電路202包括延時器DEL、反相器INV7、差分觸發(fā)器DFF4、反相器INV8、差分觸發(fā)器DFF5、反相器 INV9、差分觸發(fā)器DFF6、反相器INV10、差分觸發(fā)器DFF7、反相器INV11、差分觸發(fā)器DFF8、反相器INV12、差分觸發(fā)器DFF9、反相器INV13、差分觸發(fā)器DFF10、差分觸發(fā)器DFF11、差分觸發(fā)器DFF12、差分觸發(fā)器DFF13、差分觸發(fā)器DFF14、差分觸發(fā)器DFF15、差分觸發(fā)器DFF16、反相器INV14、差分觸發(fā)器DFF17、反相器INV15、差分觸發(fā)器DFF18、反相器INV16、差分觸發(fā)器 DFF19、反相器INV17、差分觸發(fā)器DFF20、反相器INV18、差分觸發(fā)器DFF21及反相器INV19 ；延時器DEL的輸入端為時序生成電路202的時鐘輸入端，延時器DEL的輸出端同時與反相器INV7的輸入端及差分觸發(fā)器DFF4的時鐘信號端CK連接，反相器的輸出端接差分觸發(fā)器DFF4的反相時鐘信號端CKB，差分觸發(fā)器DFF4的反相復(fù)位端RN為時序生成電路 202的電平輸入端，差分觸發(fā)器DFF4的數(shù)據(jù)信號端D同時與其反相輸出端QB、反相器INV8 的輸入端及差分觸發(fā)器DFF5的反相時鐘信號端CKB連接，差分觸發(fā)器DFF5的反相復(fù)位端 RN接差分觸發(fā)器DFF4的反相復(fù)位端RN，差分觸發(fā)器DFF5的時鐘信號端CK接差分觸發(fā)器 DFF4的同相輸出端Q，差分觸發(fā)器DFF5的數(shù)據(jù)信號端D同時與其反相輸出端QB、反相器 INV9的輸入端及差分觸發(fā)器DFF6的反相時鐘信號端CKB連接，差分觸發(fā)器DFF6的反相復(fù)位端RN接差分觸發(fā)器DFF5的反相復(fù)位端RN，差分觸發(fā)器DFF6的時鐘信號端CK接差分觸發(fā)器DFF5的同相輸出端Q，差分觸發(fā)器DFF6的的數(shù)據(jù)信號端D同時與其反相輸出端QB、反相器INVlO的輸入端及差分觸發(fā)器DFF7的反相時鐘信號端CKB連接，差分觸發(fā)器DFF7的時鐘信號端CK接差分觸發(fā)器DFF6的同相輸出端Q，差分觸發(fā)器DFF7的數(shù)據(jù)信號端D同時與其反相輸出端QB、反相器INVll的輸入端及差分觸發(fā)器DFF8的反相時鐘信號端CKB連接， 差分觸發(fā)器DFF7的反相復(fù)位端RN接差分觸發(fā)器DFF6的反相復(fù)位端Ι Ν，差分觸發(fā)器DFF8 的時鐘信號端CK接差分觸發(fā)器DFF7的同相輸出端Q，差分觸發(fā)器DFF8的的數(shù)據(jù)信號端D 同時與其反相輸出端QB、反相器INV12的輸入端及差分觸發(fā)器DFF8的反相時鐘信號端CKB 連接，差分觸發(fā)器DFF8的反相復(fù)位端RN接差分觸發(fā)器DFF7的反相復(fù)位端RN，差分觸發(fā)器 DFF9的時鐘信號端CK接差分觸發(fā)器DFF8的同相輸出端Q，差分觸發(fā)器DFF9的數(shù)據(jù)信號端 D同時與其反相輸出端QB、反相器INV13的輸入端及差分觸發(fā)器DFFlO的反相時鐘信號端CKB連接，差分觸發(fā)器DFFlO的反相復(fù)位端RN接差分觸發(fā)器DFF9的反相復(fù)位端RN，差分觸發(fā)器DFFlO的時鐘信號端CK接差分觸發(fā)器DFF9的同相輸出端Q，差分觸發(fā)器DFFlO的數(shù)據(jù)信號端同時與其反相輸出端QB及差分觸發(fā)器DFFll的反相時鐘信號端CKB連接，差分觸發(fā)器DFFll的反相復(fù)位端RN接差分觸發(fā)器DFFlO的反相復(fù)位端RN，差分觸發(fā)器DFFll的時鐘信號端CK接差分觸發(fā)器DFFlO的同相輸出端Q，差分觸發(fā)器DFFll的數(shù)據(jù)信號端D同時與其反相輸出端QB及差分觸發(fā)器DFF12的反相時鐘信號端CKB連接，差分觸發(fā)器DFF12 的時鐘信號端CK接差分觸發(fā)器DFFll的同相輸出端Q，差分觸發(fā)器DFF12的反相復(fù)位端RN 接差分觸發(fā)器DFFll的反相復(fù)位端RN，差分觸發(fā)器DFF12的數(shù)據(jù)信號端D同時與其反相輸出端QB及差分觸發(fā)器DFF13的反相時鐘信號端CKB連接，差分觸發(fā)器DFF13的時鐘信號端 CK接差分觸發(fā)器DFF12的同相輸出端Q，差分觸發(fā)器DFF13的反相復(fù)位端RN接差分觸發(fā)器 DFF12的反相復(fù)位端RN，差分觸發(fā)器DFF13的數(shù)據(jù)信號端D同時與其反相輸出端QB及差分觸發(fā)器DFF14的反相時鐘信號端CKB連接，差分觸發(fā)器DFF14的時鐘信號端CK接差分觸發(fā)器DFF13的同相輸出端Q，差分觸發(fā)器DFF14的反相復(fù)位端RN接差分觸發(fā)器DFF13的反相復(fù)位端RN，差分觸發(fā)器DFF14的數(shù)據(jù)信號端D同時與其反相輸出端QB及差分觸發(fā)器DFF15 的反相時鐘信號端CKB連接，差分觸發(fā)器DFF15的時鐘信號端CK接差分觸發(fā)器DFF14的同相輸出端Q，差分觸發(fā)器DFF15的反相復(fù)位端RN接差分觸發(fā)器DFF14的反相復(fù)位端RN，差分觸發(fā)器DFF15的數(shù)據(jù)信號端D同時與其反相輸出端QB及差分觸發(fā)器DFF16的反相時鐘信號端CKB連接，差分觸發(fā)器DFF16的時鐘信號端CK接差分觸發(fā)器DFF15的同相輸出端 Q，差分觸發(fā)器DFF16的反相復(fù)位端RN接差分觸發(fā)器DFF15的反相復(fù)位端RN，差分觸發(fā)器 DFF16的數(shù)據(jù)信號端同時與其反相輸出端QB、反相器INV14的輸入端及差分觸發(fā)器DFF17 的反相時鐘信號端CKB連接，差分觸發(fā)器DFF17的時鐘信號端CK接差分觸發(fā)器DFF16的同相輸出端Q，差分觸發(fā)器DFF17的反相復(fù)位端RN接差分觸發(fā)器DFF16的反相復(fù)位端RN，差分觸發(fā)器DFF17的數(shù)據(jù)信號端D同時與其反相輸出端QB、反相器INV15的輸入端及差分觸發(fā)器DFF18的反相時鐘信號端CKB連接，差分觸發(fā)器DFF18的時鐘信號端CK接差分觸發(fā)器 DFF17的同相輸出端Q，差分觸發(fā)器DFF18的反相復(fù)位端RN接差分觸發(fā)器DFF17的反相復(fù)位端RN，差分觸發(fā)器DFF18的數(shù)據(jù)信號端D同時與其反相輸出端QB、反相器INV16的輸入端及差分觸發(fā)器DFF19的反相時鐘信號端CKB連接，差分觸發(fā)器DFF19的時鐘信號端CK接差分觸發(fā)器DFF18的同相輸出端Q，差分觸發(fā)器DFF19的反相復(fù)位端RN接差分觸發(fā)器DFF18 的反相復(fù)位端RN，差分觸發(fā)器DFF19的數(shù)據(jù)信號端D同時與其反相輸出端QB、反相器INV17 的輸入端及差分觸發(fā)器DFF20的反相時鐘信號端CKB連接，差分觸發(fā)器DFF20的時鐘信號端CK接差分觸發(fā)器DFF19的同相輸出端Q，差分觸發(fā)器DFF20的反相復(fù)位端RN接差分觸發(fā)器DFF19的反相復(fù)位端RN，差分觸發(fā)器DFF20的數(shù)據(jù)信號端D同時與其反相輸出端QB、反相器INV18的輸入端及差分觸發(fā)器DFF21的反相時鐘信號端CKB，差分觸發(fā)器DFF21的時鐘信號端CK接差分觸發(fā)器DFF20的同相輸出端Q，差分觸發(fā)器DFF21的反相復(fù)位端RN接差分觸發(fā)器DFF20的反相復(fù)位端RN，差分觸發(fā)器DFF21的數(shù)據(jù)信號端D同時與其反相輸出端QB 及反相器INV19的輸入端連接，差分觸發(fā)器DFF21的同相輸出端Q空接，反相器INV8-INV19 的輸出端組成時序生成電路202的驅(qū)動時序信號并行輸出端。 圖6示出了本實用新型實施例提供的LED裝飾管集成驅(qū)動電路中驅(qū)動控制芯片內(nèi)部的驅(qū)動信號生成與輸出控制電路的示例電路結(jié)構(gòu)，為了便于說明，僅示出了與本實用新型實施例相關(guān)的部分，詳述如下。作為本實用新型一實施例，驅(qū)動信號生成與輸出控制電路203包括地址平移電路2031、波表ROM電路2032及驅(qū)動信號輸出控制電路2033 ；地址平移電路2031包括或非門N0R4、反相器INV20、全加器FA1、全加器FA2、異或門M)R、反相器INV21、全加器FA3及全加器FA4 ； 波表ROM電路2032包括一驅(qū)動波形存儲器ROMl ；驅(qū)動信號輸出控制電路2033包括反相器INV22、反相器INV23、與非門NAl、反相器 INW4、與非門NA2、反相器INV25、與非門NA3、與非門NA4、反相器INW6、鎖存器LK1、鎖存器LK2、鎖存器LK3、鎖存器LK4、反相器INV27、鎖存器LK5、鎖存器LK6、鎖存器LK7、鎖存器 LK8、反相器INW8、鎖存器LK9、鎖存器LKlO、鎖存器LKl 1、鎖存器LKl2、反相器INW9、鎖存器LK13、鎖存器LK14、鎖存器LK15、鎖存器LK16 ；或非門N0R4的第一輸入端A、或非門N0R4的第二輸入端B、驅(qū)動波形存儲器ROMl 的第一驅(qū)動時序信號輸入端DCPl、驅(qū)動波形存儲器ROMl的第二驅(qū)動時序信號輸入端DCP2、 驅(qū)動波形存儲器ROMl的第三驅(qū)動時序信號輸入端DCP3、驅(qū)動波形存儲器ROMl的第四驅(qū)動時序信號輸入端DCP4、驅(qū)動波形存儲器ROMl的第五驅(qū)動時序信號輸入端DCP5、驅(qū)動波形存儲器ROMl的第六驅(qū)動時序信號輸入端DCP6、全加器FAl的第二輸入端B、全加器FA2的第二輸入端B、全加器FA3的第二輸入端B及全加器FA4的第二輸入端B組成驅(qū)動信號生成與輸出控制電路203的時序信號并行輸入端，依次與反相器INV8-INV19的輸出端一一對應(yīng)連接，或非門N0R4的輸出端接反相器INV20的輸入端，反相器INV20的輸出端同時與全加器 FAl的第一輸入端A及全加器FA2的第一輸入端A連接，全加器FAl的進(jìn)位輸入端Ci接全加器FA2的進(jìn)位輸出端Co，全加器FAl的進(jìn)位輸出端Co空接，全加器FAl的輸出端接驅(qū)動波形存儲器ROMl的第一驅(qū)動數(shù)據(jù)輸入端DDi 1，全加器FA2的進(jìn)位輸入端Ci接全加器FA3的進(jìn)位輸出端Co，全加器FA2的輸出端接驅(qū)動波形存儲器ROMl的第二驅(qū)動數(shù)據(jù)輸入端DDi2， 異或門XOR的輸出端接反相器INV21的輸入端，反相器INV21的輸出端接全加器FA3的第一輸入端A，全加器FA3的進(jìn)位輸入端Ci接全加器FA4的進(jìn)位輸出端Co，全加器FA3的輸出端接驅(qū)動波形存儲器ROMl的第三驅(qū)動數(shù)據(jù)輸入端DDi3，全加器FA4的第一輸入端A接異或門XOR的第一輸入端A，全加器FA4的進(jìn)位輸入端Ci接地，全加器FA4的輸出端接驅(qū)動波形存儲器ROMl的第四驅(qū)動數(shù)據(jù)輸入端DDi4，驅(qū)動波形存儲器ROMl的第一驅(qū)動數(shù)據(jù)輸出端DDol、第二驅(qū)動數(shù)據(jù)輸出端DDo2、第三驅(qū)動數(shù)據(jù)輸出端DDo3、第四驅(qū)動數(shù)據(jù)輸出端DDo4 分別與鎖存器LK4的數(shù)據(jù)信號端D、鎖存器LK3的數(shù)據(jù)信號端D、鎖存器LK2的數(shù)據(jù)信號端 D、鎖存器LKl的數(shù)據(jù)信號端D —一對應(yīng)連接，反相器INV22的輸入端接異或門XOR的第一輸入端A，反相器INV22的輸出端接與非門NAl的第一輸入端，反相器INV23的輸入端接異或門XOR的第二輸入端，反相器INV23輸出端接與非門NAl的第二輸入端，與非門NAl的第三輸入端為驅(qū)動信號生成與輸出控制電路203的時鐘輸入端，與非門NAl的輸出端同時與反相器INV26的輸入端、鎖存器LKl的反相時鐘信號端CKB、鎖存器LK2的反相時鐘信號端 CKB、鎖存器LK3的反相時鐘信號端CKB及鎖存器LK4的反相時鐘信號端CKB連接，反相器 INV26的輸出端同時與鎖存器LKl的時鐘信號端CK、鎖存器LK2的時鐘信號端CK、鎖存器 LK3的時鐘信號端CK及鎖存器LK4的時鐘信號端CK連接，鎖存器LKl的反相復(fù)位端RN為驅(qū)動信號生成與輸出控制電路203的電平輸入端PL，鎖存器LKl的反相復(fù)位端RN同時與鎖存器LK2的反相復(fù)位端RN、鎖存器LK3的反相復(fù)位端RN、鎖存器LK4的反相復(fù)位端RN、鎖存器LK5的反相復(fù)位端RN、鎖存器LK6的反相復(fù)位端RN、鎖存器LK7的反相復(fù)位端RN、鎖存器 LK8的反相復(fù)位端RN、鎖存器LK9的反相復(fù)位端RN、鎖存器LKlO的反相復(fù)位端RN、鎖存器 LKll的反相復(fù)位端RN、鎖存器LK12的反相復(fù)位端RN、鎖存器LK13的反相復(fù)位端RN、鎖存器LK14的反相復(fù)位端RN、鎖存器LK15的反相復(fù)位端RN及鎖存器LK16的反相復(fù)位端RN連接，反相器INVM的輸入端接反相器INV23的輸入端，反相器INVM的輸出端接與非門NA2 的第二輸入端，與非門NA2的第一輸入端接反相器INV22的輸入端，與非門NA2的第三輸入端接與非門NAl的第三輸入端，與非門NA2的輸出端同時與反相器INV27的輸入端、鎖存器 LK5的反相時鐘信號端CKB、鎖存器LK6的反相時鐘信號端CKB、鎖存器LK7的反相時鐘信號端CKB及鎖存器LK8的反相時鐘信號端CKB連接，反相器INV27的輸出端同時與鎖存器 LK5的時鐘信號端CK、鎖存器LK6的時鐘信號端CK、鎖存器LK7的時鐘信號端CK及鎖存器 LK8的時鐘信號端CK連接，鎖存器LK8的數(shù)據(jù)信號端D、鎖存器LK7的數(shù)據(jù)信號端D、鎖存器 LK6的數(shù)據(jù)信號端D及鎖存器LK5的數(shù)據(jù)信號端D分別與鎖存器LK4的數(shù)據(jù)信號端D、鎖存器LK3的數(shù)據(jù)信號端D、鎖存器LK2的數(shù)據(jù)信號端D及鎖存器LKl的數(shù)據(jù)信號端D —一對應(yīng)連接，反相器INV25的輸入端接與非門NA2的第一輸入端，反相器INV25輸出端接與非門 NA3的第一輸入端，與非門NA3的第二輸入端接反相器INVM的輸入端，與非門NA3的第三輸入端接與非門NA2的第三輸入端，與非門NA3的輸出端同時與反相器INW8的輸入端、鎖存器LK9的反相時鐘信號端CKB、鎖存器LKlO的反相時鐘信號端CKB、鎖存器LKll的反相時鐘信號端CKB及鎖存器LK12的反相時鐘信號端CKB連接，反相器INM8的輸出端同時與鎖存器LK9的時鐘信號端CK、鎖存器LKlO的時鐘信號端CK、鎖存器LKll的時鐘信號端CK 及鎖存器LK12的時鐘信號端CK連接，鎖存器LK12的數(shù)據(jù)信號端D、鎖存器LKll的數(shù)據(jù)信號端D、鎖存器LKlO的數(shù)據(jù)信號端D及鎖存器LK9的數(shù)據(jù)信號端D分別與鎖存器LK8的數(shù)據(jù)信號端D、鎖存器LK7的數(shù)據(jù)信號端D、鎖存器LK6的數(shù)據(jù)信號端D及鎖存器LK5的數(shù)據(jù)信號端D —一對應(yīng)連接，與非門NA4的第一輸入端接反相器INV25的輸入端，與非門NA4的第二輸出端接與非門NA3的第二輸入端，與非門NA4的第三輸入端接與非門NA3的第三輸入端，與非門NA4的輸出端同時與反相器INW9的輸入端、鎖存器LK13的反相時鐘信號端 CKB、鎖存器LK14的反相時鐘信號端CKB、鎖存器LK15的反相時鐘信號端CKB及鎖存器LK16 的反相時鐘信號端CKB連接，反相器INW9的輸出端同時與鎖存器LK13的時鐘信號端CK、 鎖存器LK14的時鐘信號端CK、鎖存器LK15的時鐘信號端CK及鎖存器LK16的時鐘信號端 CK連接，鎖存器LK16的數(shù)據(jù)信號端D、鎖存器LK15的數(shù)據(jù)信號端D、鎖存器LK14的數(shù)據(jù)信號端D及鎖存器LK13的數(shù)據(jù)信號端D分別與鎖存器LK12的數(shù)據(jù)信號端D、鎖存器LKll的數(shù)據(jù)信號端D、鎖存器LKlO的數(shù)據(jù)信號端D及鎖存器LK9的數(shù)據(jù)信號端D —一對應(yīng)連接，鎖存器LK1-LK16的輸出端組成驅(qū)動信號生成與輸出控制電路203的16位并行輸出口。LED裝飾管集成驅(qū)動電路的工作原理為在電源電路100中，阻容濾波電路101和整流橋電路102對220V交流電進(jìn)行整流濾波并輸出24V直流電信號，電阻R2起限流保護(hù)作用，隨后24V直流電信號通過濾波電路 103對殘留的干擾信號進(jìn)行濾除，最后由分壓電路104中的電阻R3和電容C4分別對MV直流電信號進(jìn)行分壓和濾波，控制芯片200中的5V穩(wěn)壓電路204對從電阻R3的第二端獲得直流電信號進(jìn)行穩(wěn)壓處理后，將所獲得的5V直流電信號作為驅(qū)動控制芯片200的工作電源，為驅(qū)動控制芯片200中的24V數(shù)控過壓保護(hù)電路201、時序生成電路202、驅(qū)動信號生成與輸出控制電路203及時鐘電路205提供穩(wěn)定可靠的工作電平；時鐘電路205通過其內(nèi)部振蕩電路產(chǎn)生24V數(shù)控過壓保護(hù)電路201、時序生成電路202及驅(qū)動信號生成與輸出控制電路 203所需要的時鐘信號。24V數(shù)控過壓保護(hù)電路201中，分時控制信號生成電路2011通過反相器INV1、反相器INV2、差分觸發(fā)器DFFl、差分觸發(fā)器DFF2及或非門NORl通過對來自時鐘電路205的時鐘信號CP進(jìn)行譯碼為過壓保護(hù)執(zhí)行電路2013提供分時控制信號CP0，過壓檢測電路2012 由分流電阻R4獲取電源電路200的MV電壓輸出端MVp的直流電信號電壓，并通過電阻 R5和R6對其進(jìn)行分壓，隨后由比較器COMP將分壓后的直流電信號與25V基準(zhǔn)電壓進(jìn)行比較，判斷所檢測到的直流電信號的電壓是否超過LED裝飾管的工作電壓范圍，并由反相器 INV3輸出過壓電平(Over Voltage Level, 0VL)信號，如果該直流電信號電壓小于MV，則 OVL信號為低電平；如果該直流電信號電壓大于MVJU OVL信號為高電平。過壓檢測電路 2012通過接收到的分時控制信號CPO與OVL信號來控制N型MOS管的開關(guān)。當(dāng)分時控制信號CPO為1時，差分觸發(fā)器DFF3通過與門AND2和或非門N0R2采樣OVL信號，并由或非門 N0R3控制N型MOS管關(guān)閉；當(dāng)分時控制信號CPO為0時，差分觸發(fā)器DFF3根據(jù)分時控制信號CPO為1時所采樣的OVL信號，通過或非門N0R3控制N型MOS管打開。于是，當(dāng)電源電路200的MV電壓輸出端MVp的直流電信號電壓大于24V時，N型MOS管會被打開，然后通過外接的分流電阻R4進(jìn)行分流和散熱；當(dāng)電源電路200的MV電壓輸出端MVp的直流電信號電壓小于24V時，N型MOS管會被關(guān)閉。通過分時控制信號CPO在1和0之間的交替變更控制N型MOS管的輸出占空比，以及分流電阻R7的第二端同時與N型MOS管的源極和過壓檢測電路的輸入端連接，實現(xiàn)了單端檢測并控制24V直流電源輸出電壓，通過分流電阻R7消耗穩(wěn)壓過程中所產(chǎn)生的熱量。時序生成電路202通過12組差分觸發(fā)器與反相器的組合對從時鐘電路205輸入的時鐘信號CP進(jìn)行分頻，獲得驅(qū)動信號生成與輸出控制電路203內(nèi)部的地址平移電路 2031、波表ROM電路2032及驅(qū)動信號輸出控制電路2033所需要的驅(qū)動時序信號。驅(qū)動信號生成與輸出控制電路203中，地址平移電路2031和波表ROM電路2032 從時序生成電路202獲取驅(qū)動時序信號后，地址平移電路2031通過其內(nèi)部的或非門N0R4、 反相器INV20、異或門M)R1和反相器INV21對來自時序生成電路202中反相器INV8和反相器INV9輸出的驅(qū)動時序信號0SCCP0和0SCCP1進(jìn)行譯碼后產(chǎn)生四相平移數(shù)據(jù)00H、3AH、 38H和34H，然后由全加器FAl、全加器FA2、全加器FA3及全加器FA4對四相平移數(shù)據(jù)00H、 3AH、38H和34H實現(xiàn)地址平移并連續(xù)輸出16路驅(qū)動信號；波表ROM電路2032對從地址平移電路2031輸入的16路驅(qū)動信號進(jìn)行存儲并通過其四個驅(qū)動數(shù)據(jù)輸出端將連續(xù)輸入的16 路驅(qū)動信號以四個為一組的方式實現(xiàn)逐組并行輸出；驅(qū)動信號輸出控制電路2033通過反相器INV22、反相器INV23、與非門NAl及反相器INW6，反相器INV24、與非門NA2及反相器 INV27,反相器INV25、與非門NA3及反相器INW8，與非門NA4及反相器INW9對驅(qū)動時序信號0SCCP0和0SCCP1進(jìn)行譯碼產(chǎn)生四相鎖存時鐘信號控制鎖存器LK1-LK16對波表ROM 電路2032的四個驅(qū)動數(shù)據(jù)輸出端0UT1、0UT2、0UT3和0UT4進(jìn)行驅(qū)動信號讀取，最后，鎖存器LK1-LK16將讀取到的16路驅(qū)動信號進(jìn)行輸出，進(jìn)而驅(qū)動外部LED裝飾管發(fā)光顯示。本實用新型一實施例還提供一種上述LED裝飾管集成驅(qū)動電路中的24V數(shù)控過壓保護(hù)電路。 圖6示出了本實用新型實施例提供的24V數(shù)控過壓保護(hù)電路的模塊結(jié)構(gòu)，為了便于說明，僅示出了與本實用新型實施例相關(guān)的部分，詳述如下。 24V數(shù)控過壓保護(hù)電路包括時鐘信號輸入端接時鐘電路的輸出端，復(fù)位電平端接5V穩(wěn)壓電路，用于產(chǎn)生分時控制信號的分時控制信號生成電路2011 ；輸入端接分流電阻R7的第二端，用于檢測MV直流電源輸出電壓的過壓檢測電路 2012 ；分時控制信號輸入端接分時控制信號生成電路2011的輸出端，過壓電平輸入端接過壓檢測電路2012的輸出端，復(fù)位電平端接分時控制信號生成電路的復(fù)位電平端，輸出端與過壓檢測電路2012的輸入端連接，根據(jù)來自分時控制信號生成電路2011的分時控制信號以及來自過壓檢測電路2012的過壓電平，與分流電阻R7相配合實現(xiàn)過壓分流保護(hù)和散熱的過壓保護(hù)執(zhí)行電路2013。圖3示出了本實用新型實施例提供的24V數(shù)控過壓保護(hù)電路的示例電路結(jié)構(gòu)，為了便于說明，僅示出了與本實用新型實施例相關(guān)的部分，詳述如下。分時控制信號生成電路2011包括反相器INV1、反相器INV2、差分觸發(fā)器DFF1、差分觸發(fā)器DFF2及或非門N0R1，反相器INVl的輸入端為分時控制信號生成電路2011的時鐘信號輸入端，反相器INVl輸出端同時與反相器INV2的輸入端和差分觸發(fā)器DFFl的反相時鐘信號端CKB連接，反相器INV2的輸出端接差分觸發(fā)器DFFl的時鐘信號端CK，差分觸發(fā)器DFFl的數(shù)據(jù)信號端D同時與其反相輸出端QB及差分觸發(fā)器DFF2的反相時鐘信號端CKB 連接，差分觸發(fā)器DFFl的同相輸出端Q同時與差分觸發(fā)器DFF2的時鐘信號端CK及或非門 NORl的第一輸入端A，差分觸發(fā)器DFFl的反相復(fù)位端RN為分時控制信號生成電路2011的復(fù)位電平端，差分觸發(fā)器DFF2的數(shù)據(jù)信號端D與其反相輸出端QB連接，差分觸發(fā)器DFF2 的同相輸出端Q與或非門NORl的第二輸入端B連接，差分觸發(fā)器DFF2的反相復(fù)位端RN接差分觸發(fā)器DFFl的反相復(fù)位端RN，或非門NORl的輸出端為分時控制信號生成電路2011的輸出端；過壓檢測電路2012包括電阻R5、電阻R6、比較器COMP及反相器INV3，電阻R5的第一端為過壓檢測電路2012的輸入端，電阻R5第二端同時與電阻R6的第一端及比較器 COMP的同相輸入端IP連接，比較器COMP的反相輸入端IN外接25V基準(zhǔn)電壓，比較器COMP 的輸出端接反相器INV3的輸入端，反相器INV3的輸出端為過壓檢測電路2012的輸出端；過壓保護(hù)執(zhí)行電路2013包括反相器INV4、與門AND1、與門AND2、或非門N0R2、反相器INV5、反相器INV6、差分觸發(fā)器DFF3、或非門N0R3及N型MOS管Ml，反相器INV4為過壓保護(hù)執(zhí)行電路2013的分時控制信號輸入端，反相器INV4的輸出端接與門ANDl的第二輸入端A2，與門AND2的第一輸入端Bl接反相器INV4的輸入端，或非門N0R2的第一輸入端A 接與門ANDl的輸出端，或非門N0R2的第二輸入端B接與門AND2的輸出端，反相器INV5的輸入端為過壓保護(hù)執(zhí)行電路2013的過壓電平輸入端，反相器INV5的輸出端同時與反相器 INV6的輸入端及差分觸發(fā)器DFF3的時鐘信號端CK連接，反相器INV6的輸出端接差分觸發(fā)器DFF3的反相時鐘信號端CKB，差分觸發(fā)器DFF3的數(shù)據(jù)信號端D接或非門N0R2的輸出端，差分觸發(fā)器DFF3的同相輸出端Q空接，差分觸發(fā)器DFF3的反相輸出端QB同時與與門ANDl的第一輸入端Al及或非門N0R3的第一輸入端A連接，差分觸發(fā)器DFF3的反相復(fù)位端 RN為過壓保護(hù)執(zhí)行電路2013的復(fù)位電平端，或非門N0R3的第二輸入端B接反相器INV4的輸入端，N型MOS管Ml的柵極接或非門N0R3的輸出端，所述N型MOS管Ml的漏極為過壓保護(hù)執(zhí)行電路2013的輸出端，N型MOS管Ml的源極接地。24V數(shù)控過壓保護(hù)電路的工作原理為24V數(shù)控過壓保護(hù)電路中，分時控制信號生成電路2011通過反相器INVl、反相器 INV2、差分觸發(fā)器DFF1、差分觸發(fā)器DFF2及或非門NORl對來自時鐘電路的時鐘信號CP進(jìn)行譯碼為過壓保護(hù)執(zhí)行電路2013提供分時控制信號CP0，過壓檢測電路2012由分流電阻 R7獲取24V直流電源輸出的直流電信號電壓，并通過電阻R5和R6對其進(jìn)行分壓，隨后由比較器COMP將分壓后的直流電信號與25V基準(zhǔn)電壓進(jìn)行比較，判斷所檢測到的直流電信號的電壓是否超過負(fù)載的工作電壓范圍，并由反相器INV3輸出過壓電平(Over VoltageLevel, OVL)信號，如果該直流電信號電壓小于MVJU OVL信號為低電平；如果該直流電信號電壓大于MV，則OVL信號為高電平。過壓檢測電路2012通過接收到的分時控制信號CPO與OVL 信號來控制N型MOS管的開關(guān)。當(dāng)分時控制信號CPO為1時，差分觸發(fā)器DFF3通過與門 AND2和或非門N0R2采樣OVL信號，并由或非門N0R3控制N型MOS管關(guān)閉；當(dāng)分時控制信號CPO為O時，差分觸發(fā)器DFF3根據(jù)分時控制信號CPO為1時所采樣的OVL信號，通過或非門N0R3控制N型MOS管打開，此時。于是，當(dāng)電源電路200的MV電壓輸出端MVp的直流電信號電壓大于24V時，由N型MOS管的柵極輸入的來自或非門N0R3輸出的控制電平會控制N型MOS管打開，此時N型MOS管然后通過外接的分流電阻R7進(jìn)行分流和散熱；當(dāng)電源電路200的MV電壓輸出端MVp的直流電信號電壓小于24V時，N型MOS管會被關(guān)閉。 通過分時控制信號CPO在1和O之間的交替變更控制N型MOS管的輸出占空比，以及分流電阻R7的第二端同時與N型MOS管的源極和過壓檢測電路的輸入端連接，實現(xiàn)了單端檢測并控制24V直流電源輸出電壓，通過分流電阻R7消耗穩(wěn)壓過程中所產(chǎn)生的熱量。本實用新型一實施例還提供一種包括上述LED裝飾管集成驅(qū)動電路的LED裝飾管。在本實用新型實施例中，通過在電源電路100與驅(qū)動控制芯片200之間設(shè)置分壓電阻R3，并將24V數(shù)控過壓保護(hù)電路201、時序生成電路202、驅(qū)動信號生成與輸出控制電路203、5V穩(wěn)壓電路204以及時鐘電路205集成于驅(qū)動控制芯片200中，由24V數(shù)控過壓保護(hù)電路201對電源電路100的MV電壓輸出實現(xiàn)單端電壓檢測、穩(wěn)壓控制以及過壓散熱處理，優(yōu)化了整個LED裝飾管驅(qū)動電路的結(jié)構(gòu)，從而解決了現(xiàn)有LED裝飾管集成驅(qū)動電路成本高，加工復(fù)雜且在實際應(yīng)用中出現(xiàn)的因輸入電壓和LED顯示驅(qū)動電流變化導(dǎo)致的元器件損壞的問題。以上所述僅為本實用新型的較佳實施例而已，并不用以限制本實用新型，凡在本實用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本實用新型的保護(hù)范圍之內(nèi)。
權(quán)利要求1.一種LED裝飾管集成驅(qū)動電路，與LED裝飾管負(fù)載電路連接，其特征在于，所述LED 裝飾管集成驅(qū)動電路包括24V電壓輸出端與所述LED裝飾管負(fù)載電路的24V電壓輸入端連接，并為所述LED裝飾管集成驅(qū)動電路提供工作電壓的電源電路；第一端與所述電源電路的MV電壓輸出端連接，當(dāng)所述電源電路的MV電壓輸出端過壓時起到分流穩(wěn)壓和散熱的作用的分流電阻；以及24V電壓輸入端與所述分流電阻的第二端連接，5V電壓輸入端與所述電源電路的5V電壓輸出端連接，16位驅(qū)動信號并行輸出口與所述LED裝飾管負(fù)載電路的16位驅(qū)動信號并行輸入口連接，通過與所述分流電阻組合，起到穩(wěn)定所述電源電路的24V輸出電壓的作用，且同時控制LED裝飾管的圖樣顯示的驅(qū)動控制芯片，所述驅(qū)動控制芯片包括檢測所述電源電路的MV電壓輸出端是否過壓，并根據(jù)檢測結(jié)果與所述分流電阻相配合，對所述電源電路的MV電壓輸出端實現(xiàn)穩(wěn)壓保護(hù)的24V數(shù)控過壓保護(hù)電路； 為所述驅(qū)動信號生成與輸出控制電路提供驅(qū)動時序信號的時序生成電路； 產(chǎn)生LED裝飾管16位驅(qū)動信號的驅(qū)動信號生成與輸出控制電路； 所述驅(qū)動控制芯片還包括5V穩(wěn)壓電路及時鐘電路；所述5V穩(wěn)壓電路的輸入端為所述驅(qū)動控制芯片的5V電壓輸入端，所述5V穩(wěn)壓電路的輸出端同時與所述24V數(shù)控過壓保護(hù)電路的電平輸入端、所述時序生成電路的電平輸入端、所述驅(qū)動信號生成與輸出控制電路的電平輸入端及所述時鐘電路的輸入端連接，所述 24V數(shù)控過壓保護(hù)電路的檢測電壓端為所述驅(qū)動控制芯片的MV電壓輸入端，所述驅(qū)動信號生成與輸出控制電路的16位并行輸出口為所述驅(qū)動控制芯片的16位驅(qū)動信號并行輸出口，所述驅(qū)動信號生成與輸出控制電路的時序信號輸入端接所述時序生成電路的驅(qū)動時序信號并行輸出端，所述時鐘電路的輸出端同時與所述24V數(shù)控過壓保護(hù)電路的時鐘輸入端、所述時序生成電路的時鐘輸入端以及所述驅(qū)動信號生成與輸出控制電路的時鐘輸入端連接。
2.如權(quán)利要求1所述的LED裝飾管集成驅(qū)動電路，其特征在于，所述電源電路包括 阻容濾波電路、整流橋電路、電阻R2、濾波電路以及分壓電路；所述阻容濾波電路包括電阻Rl和電容Cl，所述電阻Rl與所述電容Cl組成一并聯(lián)電路，所述并聯(lián)電路的一端接220V交流電的負(fù)半周電信號，所述并聯(lián)電路的另一端接所述整流橋電路的交流電壓負(fù)輸入端。所述整流橋電路包括二極管Dl、二極管D2、二極管D3及二極管D4，所述二極管Dl的陽極為所述整流橋電路的交流電壓正輸入端，所述二極管Dl的陰極為所述整流橋電路的直流電輸出端，所述二極管D3的陽極為所述整流橋電路的交流電壓負(fù)輸入端，所述二極管D3 的陰極接所述二極管Dl的陰極，所述二極管D2的陽極接地，所述二極管D2的陰極接所述二極管D3的陽極，所述二極管D4的陽極與所述二極管D2的陽極連接，所述二極管D4的陰極接所述二極管Dl的陽極。所述電阻R2的第一端接所述整流橋電路的直流電輸出端，所述電阻R2的第二端接所述分壓電路的直流電輸入端。所述濾波電路包括所述電解電容C2和所述電容C3，所述電解電容C2的正極同時與所述電阻R2的第二端和所述電容C3的第一端連接，所述電容C3的第一端為所述電源電路的24V電壓輸出端，所述電解電容C2的負(fù)極和所述電容C3的第二端均接地。所述分壓電路包括電阻R3和電容C4，所述電阻R3的第一端接所述電容C3的第一端， 所述電阻R3的第二端為所述電源電路的5V電壓輸出端，所述電容C4的第一端連接于所述電阻R3的第二端與地端之間。
3.如權(quán)利要求1所述的LED裝飾管集成驅(qū)動電路，其特征在于，所述分流電阻為電阻R4。
4.如權(quán)利要求1所述的LED裝飾管集成驅(qū)動電路，其特征在于，所述24V數(shù)控過壓保護(hù)電路包括分時控制信號生成電路、過壓檢測電路及過壓保護(hù)執(zhí)行電路；所述分時控制信號生成電路包括反相器INV1、反相器INV2、差分觸發(fā)器DFF1、差分觸發(fā)器DFF2及或非門NORl ；所述過壓檢測電路包括電阻R5、電阻R6、比較器COMP及反相器INV3 ；所述過壓保護(hù)執(zhí)行電路包括反相器INV4、與門AND1、與門AND2、或非門N0R2、反相器 INV5、反相器INV6、差分觸發(fā)器DFF3、或非門N0R3及N型MOS管Ml ；所述反相器INVl的輸入端為所述24V數(shù)控過壓保護(hù)電路的時鐘輸入端，所述反相器 INVl輸出端同時與所述反相器INV2的輸入端和所述差分觸發(fā)器DFFl的反相時鐘信號端連接，所述反相器INV2的輸出端接所述差分觸發(fā)器DFFl的時鐘信號端，所述差分觸發(fā)器DFFl 的數(shù)據(jù)信號端同時與其反相輸出端及所述差分觸發(fā)器DFF2的反相時鐘信號端連接，所述差分觸發(fā)器DFFl的同相輸出端同時與所述差分觸發(fā)器DFF2的時鐘信號端及所述或非門 NORl的第一輸入端，所述差分觸發(fā)器DFFl的反相復(fù)位端為所述MV數(shù)控過壓保護(hù)電路的電平輸入端，所述差分觸發(fā)器DFF2的數(shù)據(jù)信號端與其反相輸出端連接，所述差分觸發(fā)器DFF2 的同相輸出端與所述或非門NORl的第二輸入端連接，所述差分觸發(fā)器DFF2的反相復(fù)位端接所述差分觸發(fā)器DFFl的反相復(fù)位端，所述或非門NORl的輸出端接所述反相器INV4的輸入端，所述電阻R5的第一端為所述24V數(shù)控過壓保護(hù)電路的電壓檢測端，所述電阻R5第二端同時與所述電阻R6的第一端及所述比較器COMP的同相輸入端連接，所述比較器COMP的反相輸入端外接25V基準(zhǔn)電壓，所述比較器COMP的輸出端接所述反相器INV3的輸入端，所述反相器INV3的輸出端接所述與門AND2的第二輸入端，所述反相器INV4的輸出端接所述與門ANDl的第二輸入端，所述與門AND2的第一輸入端接所述反相器INV4的輸入端，所述或非門N0R2的第一輸入端接所述與門ANDl的輸出端，所述或非門N0R2的第二輸入端接所述與門AND2的輸出端，所述反相器INV5的輸入端接所述反相器INVl的輸入端，所述反相器INV5的輸出端同時與所述反相器INV6的輸入端及所述差分觸發(fā)器DFF3的時鐘信號端連接，所述反相器INV6的輸出端接所述差分觸發(fā)器DFF3的反相時鐘信號端，所述差分觸發(fā)器DFF3的數(shù)據(jù)信號端接所述或非門N0R2的輸出端，所述差分觸發(fā)器DFF3的同相輸出端空接，所述差分觸發(fā)器DFF3的反相輸出端同時與所述與門ANDl的第一輸入端及所述或非門 N0R3的第一輸入端連接，所述差分觸發(fā)器DFF3的反相復(fù)位端接所述差分觸發(fā)器DFFl的反相復(fù)位端，所述或非門N0R3的第二輸入端接所述反相器INV4的輸入端，所述N型MOS管Ml 的柵極接所述或非門N0R3的輸出端，所述N型MOS管Ml的漏極接所述電阻R5的第一端， 所述N型MOS管Ml的源極接地。
5.如權(quán)利要求1所述的LED裝飾管集成驅(qū)動電路，其特征在于，所述時序生成電路包括延時器DEL、反相器INV7、差分觸發(fā)器DFF4、反相器INV8、差分觸發(fā)器DFF5、反相器 INV9、差分觸發(fā)器DFF6、反相器INV10、差分觸發(fā)器DFF7、反相器INV11、差分觸發(fā)器DFF8、反相器INV12、差分觸發(fā)器DFF9、反相器INV13、差分觸發(fā)器DFF10、差分觸發(fā)器DFF11、差分觸發(fā)器DFF12、差分觸發(fā)器DFF13、差分觸發(fā)器DFF14、差分觸發(fā)器DFF15、差分觸發(fā)器DFF16、反相器INV14、差分觸發(fā)器DFF17、反相器INV15、差分觸發(fā)器DFF18、反相器INV16、差分觸發(fā)器 DFF19、反相器INV17、差分觸發(fā)器DFF20、反相器INV18、差分觸發(fā)器DFF21及反相器INV19 ；所述延時器DEL的輸入端為所述時序生成電路的電平輸入端，所述延時器DEL的輸出端同時與所述反相器INV7的輸入端及所述差分觸發(fā)器DFF4的時鐘信號端連接，所述反相器INV17的輸出端接所述差分觸發(fā)器DFF4的反相時鐘信號端，所述差分觸發(fā)器DFF4的反相復(fù)位端為所述時序生成電路的電平輸入端，所述差分觸發(fā)器DFF4的數(shù)據(jù)信號端同時與其反相輸出端、所述反相器INV8的輸入端及所述差分觸發(fā)器DFF5的反相時鐘信號端連接， 所述差分觸發(fā)器DFF5的反相復(fù)位端接所述差分觸發(fā)器DFF4的反相復(fù)位端，所述差分觸發(fā)器DFF5的時鐘信號端接所述差分觸發(fā)器DFF4的同相輸出端，所述差分觸發(fā)器DFF5的數(shù)據(jù)信號端同時與其反相輸出端、所述反相器INV9的輸入端及所述差分觸發(fā)器DFF6的反相時鐘信號端連接，所述差分觸發(fā)器DFF6的反相復(fù)位端接所述差分觸發(fā)器DFF5的反相復(fù)位端， 所述差分觸發(fā)器DFF6的時鐘信號端接所述差分觸發(fā)器DFF5的同相輸出端，所述差分觸發(fā)器DFF6的數(shù)據(jù)信號端同時與其反相輸出端、所述反相器INVlO的輸入端及所述差分觸發(fā)器DFF7的反相時鐘信號端CKB連接，所述差分觸發(fā)器DFF7的時鐘信號端接所述差分觸發(fā)器DFF6的同相輸出端，所述差分觸發(fā)器DFF7的數(shù)據(jù)信號端同時與其反相輸出端、反相器 INVll的輸入端及所述差分觸發(fā)器DFF8的反相時鐘信號端連接，所述差分觸發(fā)器DFF7的反相復(fù)位端接所述差分觸發(fā)器DFF6的反相復(fù)位端，所述差分觸發(fā)器DFF8的時鐘信號端接所述差分觸發(fā)器DFF7的同相輸出端，所述差分觸發(fā)器DFF8的數(shù)據(jù)信號端同時與其反相輸出端、所述反相器INV12的輸入端及所述差分觸發(fā)器DFF8的反相時鐘信號端連接，所述差分觸發(fā)器DFF8的反相復(fù)位端接所述差分觸發(fā)器DFF7的反相復(fù)位端，所述差分觸發(fā)器DFF9 的時鐘信號端接所述差分觸發(fā)器DFF8的同相輸出端，所述差分觸發(fā)器DFF9的數(shù)據(jù)信號端同時與其反相輸出端、所述反相器INV13的輸入端及所述差分觸發(fā)器DFFlO的反相時鐘信號端連接，所述差分觸發(fā)器DFFlO的反相復(fù)位端接所述差分觸發(fā)器DFF9的反相復(fù)位端，所述差分觸發(fā)器DFFlO的時鐘信號端接所述差分觸發(fā)器DFF9的同相輸出端，所述差分觸發(fā)器DFFlO的數(shù)據(jù)信號端同時與其反相輸出端及所述差分觸發(fā)器DFFll的反相時鐘信號端連接，所述差分觸發(fā)器DFFll的反相復(fù)位端接所述差分觸發(fā)器DFFlO的反相復(fù)位端，所述差分觸發(fā)器DFFl 1的時鐘信號端接所述差分觸發(fā)器DFFlO的同相輸出端，所述差分觸發(fā)器DFFl 1 的數(shù)據(jù)信號端同時與其反相輸出端及所述差分觸發(fā)器DFF12的反相時鐘信號端連接，所述差分觸發(fā)器DFF12的時鐘信號端接所述差分觸發(fā)器DFFll的同相輸出端，所述差分觸發(fā)器 DFF12的反相復(fù)位端接所述差分觸發(fā)器DFFll的反相復(fù)位端，所述差分觸發(fā)器DFF12的數(shù)據(jù)信號端同時與其反相輸出端及所述差分觸發(fā)器DFF13的反相時鐘信號端連接，所述差分觸發(fā)器DFF13的時鐘信號端接所述差分觸發(fā)器DFF12的同相輸出端，所述差分觸發(fā)器DFF13 的反相復(fù)位端接所述差分觸發(fā)器DFF12的反相復(fù)位端，所述差分觸發(fā)器DFF13的數(shù)據(jù)信號端同時與其反相輸出端及所述差分觸發(fā)器DFF14的反相時鐘信號端連接，所述差分觸發(fā)器DFF14的時鐘信號端接所述差分觸發(fā)器DFF13的同相輸出端，所述差分觸發(fā)器DFF14的反相復(fù)位端接所述差分觸發(fā)器DFF13的反相復(fù)位端，所述差分觸發(fā)器DFF14的數(shù)據(jù)信號端同時與其反相輸出端及所述差分觸發(fā)器DFF15的反相時鐘信號端連接，所述差分觸發(fā)器DFF15 的時鐘信號端接所述差分觸發(fā)器DFF14的同相輸出端，所述差分觸發(fā)器DFF15的反相復(fù)位端接所述差分觸發(fā)器DFF14的反相復(fù)位端，所述差分觸發(fā)器DFF15的數(shù)據(jù)信號端同時與其反相輸出端及所述差分觸發(fā)器DFF16的反相時鐘信號端連接，所述差分觸發(fā)器DFF16的時鐘信號端接所述差分觸發(fā)器DFF15的同相輸出端，所述差分觸發(fā)器DFF16的反相復(fù)位端接所述差分觸發(fā)器DFF15的反相復(fù)位端，所述差分觸發(fā)器DFF16的數(shù)據(jù)信號端同時與其反相輸出端、所述反相器INV14的輸入端及所述差分觸發(fā)器DFF17的反相時鐘信號端連接，所述差分觸發(fā)器DFF17的時鐘信號端接所述差分觸發(fā)器DFF16的同相輸出端，所述差分觸發(fā)器DFF17的反相復(fù)位端接所述差分觸發(fā)器DFF16的反相復(fù)位端，所述差分觸發(fā)器DFF17的數(shù)據(jù)信號端同時與其反相輸出端、所述反相器INV15的輸入端及所述差分觸發(fā)器DFF18的反相時鐘信號端連接，所述差分觸發(fā)器DFF18的時鐘信號端接所述差分觸發(fā)器DFF17的同相輸出端，所述差分觸發(fā)器DFF18的反相復(fù)位端接所述差分觸發(fā)器DFF17的反相復(fù)位端， 所述差分觸發(fā)器DFF18的數(shù)據(jù)信號端同時與其反相輸出端、所述反相器INV16的輸入端及所述差分觸發(fā)器DFF19的反相時鐘信號端連接，所述差分觸發(fā)器DFF19的時鐘信號端接所述差分觸發(fā)器DFF18的同相輸出端，所述差分觸發(fā)器DFF19的反相復(fù)位端接所述差分觸發(fā)器DFF18的反相復(fù)位端，所述差分觸發(fā)器DFF19的數(shù)據(jù)信號端同時與其反相輸出端、所述反相器INV17的輸入端及所述差分觸發(fā)器DFF20的反相時鐘信號端連接，所述差分觸發(fā)器 DFF20的時鐘信號端接所述差分觸發(fā)器DFF19的同相輸出端，所述差分觸發(fā)器DFF20的反相復(fù)位端接所述差分觸發(fā)器DFF19的反相復(fù)位端，所述差分觸發(fā)器DFF20的數(shù)據(jù)信號端同時與其反相輸出端端、所述反相器INV18的輸入端及所述差分觸發(fā)器DFF21的反相時鐘信號端，所述差分觸發(fā)器DFF21的時鐘信號端接所述差分觸發(fā)器DFF20的同相輸出端，所述差分觸發(fā)器DFF21的反相復(fù)位端接所述差分觸發(fā)器DFF20的反相復(fù)位端，所述差分觸發(fā)器 DFF21的數(shù)據(jù)信號端同時與其反相輸出端及所述反相器INV19的輸入端連接，所述差分觸發(fā)器DFF21的同相輸出端空接，所述反相器INV8-INV19的輸出端組成所述時序生成電路的驅(qū)動時序信號并行輸出端。
6.如權(quán)利要求1所述的LED裝飾管集成驅(qū)動電路，其特征在于，所述驅(qū)動信號生成與輸出控制電路包括地址平移電路、波表ROM電路及驅(qū)動信號輸出控制電路；所述地址平移電路包括或非門N0R4、反相器INV20、全加器FA1、全加器FA2、異或門 M)R、反相器INV21、全加器FA3及全加器FA4 ；所述波表ROM電路包括一驅(qū)動波形存儲器ROMl ；所述驅(qū)動信號輸出控制電路包括反相器INV22、反相器INV23、與非門NA1、反相器 INW4、與非門NA2、反相器INV25、與非門NA3、與非門NA4、反相器INW6、鎖存器LK1、鎖存器LK2、鎖存器LK3、鎖存器LK4、反相器INV27、鎖存器LK5、鎖存器LK6、鎖存器LK7、鎖存器 LK8、反相器INW8、鎖存器LK9、鎖存器LKlO、鎖存器LKl 1、鎖存器LKl2、反相器INW9、鎖存器LK13、鎖存器LK14、鎖存器LK15、鎖存器LK16 ；所述或非門N0R4的第一輸入端、所述或非門N0R4的第二輸入端、所述驅(qū)動波形存儲器ROMl的第一驅(qū)動時序信號輸入端、所述驅(qū)動波形存儲器ROMl的第二驅(qū)動時序信號輸入端、所述驅(qū)動波形存儲器ROMl的第三驅(qū)動時序信號輸入端、所述驅(qū)動波形存儲器ROMl的第四驅(qū)動時序信號輸入端、所述驅(qū)動波形存儲器ROMl的第五驅(qū)動時序信號輸入端、所述驅(qū)動波形存儲器ROMl的第六驅(qū)動時序信號輸入端、所述全加器FAl的第二輸入端、所述全加器FA2的第二輸入端、所述全加器FA3的第二輸入端及所述全加器FA4的第二輸入端組成所述驅(qū)動信號生成與輸出控制電路的時序信號并行輸入端，依次與所述反相器INV8-INV19 的輸出端一一對應(yīng)連接，所述或非門N0R4的輸出端接所述反相器INV20的輸入端，所述反相器INV20的輸出端同時與所述全加器FAl的第一輸入端及所述全加器FA2的第一輸入端連接，所述全加器FAl的進(jìn)位輸入端接所述全加器FA2的進(jìn)位輸出端，所述全加器FAl的進(jìn)位輸出端空接，所述全加器FAl的輸出端接所述驅(qū)動波形存儲器ROMl的第一驅(qū)動數(shù)據(jù)輸入端，所述全加器FA2的進(jìn)位輸入端接所述全加器FA3的進(jìn)位輸出端，所述全加器FA2的輸出端接所述驅(qū)動波形存儲器ROMl的二驅(qū)動數(shù)據(jù)輸入端，所述異或門XOR的輸出端接所述反相器INV21的輸入端，所述反相器INV21的輸出端接所述全加器FA3的第一輸入端，所述全加器FA3的進(jìn)位輸入端接所述全加器FA4的進(jìn)位輸出端，所述全加器FA3的輸出端接所述驅(qū)動波形存儲器ROMl的第三驅(qū)動數(shù)據(jù)輸入端，所述全加器FA4的第一輸入端接所述異或門 XOR的第一輸入端，所述全加器FA4的進(jìn)位輸入端接地，所述全加器FA4的輸出端接所述驅(qū)動波形存儲器ROMl的第四驅(qū)動數(shù)據(jù)輸入端，所述驅(qū)動波形存儲器ROMl的第一驅(qū)動數(shù)據(jù)輸出端、第二驅(qū)動數(shù)據(jù)輸出端、第三驅(qū)動數(shù)據(jù)輸出端、第四驅(qū)動數(shù)據(jù)輸出端分別與所述鎖存器 LK4的數(shù)據(jù)信號端、所述鎖存器LK3的數(shù)據(jù)信號端、所述鎖存器LK2的數(shù)據(jù)信號端、所述鎖存器LKl的數(shù)據(jù)信號端一一對應(yīng)連接，所述反相器INV22的輸入端接所述異或門XOR的第一輸入端，所述反相器INV22的輸出端接所述與非門NAl的第一輸入端，所述反相器INV23的輸入端接所述異或門TORl的第二輸入端，所述反相器INV23輸出端接所述與非門NAl的第二輸入端，所述與非門NAl的第三輸入端為所述驅(qū)動信號生成與輸出控制電路的時鐘輸入端，所述與非門NAl的輸出端同時與所述反相器INW6的輸入端、所述鎖存器LKl的反相時鐘信號端、所述鎖存器LK2的反相時鐘信號端、所述鎖存器LK3的反相時鐘信號端及所述鎖存器LK4的反相時鐘信號端連接，所述反相器INM6的輸出端同時與所述鎖存器LKl的時鐘信號端、所述鎖存器LK2的時鐘信號端、所述鎖存器LK3的時鐘信號端及所述鎖存器LK4 的時鐘信號端連接，所述鎖存器LKl的反相復(fù)位端為所述驅(qū)動信號生成與輸出控制電路的電平輸入端，所述鎖存器LKl的反相復(fù)位端同時與所述鎖存器LK2的反相復(fù)位端、所述鎖存器LK3的反相復(fù)位端、所述鎖存器LK4的反相復(fù)位端、所述鎖存器LK5的反相復(fù)位端、所述鎖存器LK6的反相復(fù)位端、所述鎖存器LK7的反相復(fù)位端、所述鎖存器LK8的反相復(fù)位端、 所述鎖存器LK9的反相復(fù)位端、所述鎖存器LKlO的反相復(fù)位端、所述鎖存器LKll的反相復(fù)位端、所述鎖存器LK12的反相復(fù)位端、所述鎖存器LK13的反相復(fù)位端、所述鎖存器LK14 的反相復(fù)位端、所述鎖存器LK15的反相復(fù)位端及所述鎖存器LK16的反相復(fù)位端連接，所述反相器INVM的輸入端接所述反相器INV23的輸入端，所述反相器INVM的輸出端接與所述非門NA2的第二輸入端，所述與非門NA2的第一輸入端接所述反相器INV22的輸入端，所述與非門NA2的第三輸入端接所述與非門NAl的第三輸入端，所述與非門NA2的輸出端同時與所述反相器INV27的輸入端、所述鎖存器LK5的反相時鐘信號端、所述鎖存器LK6的反相時鐘信號端、所述鎖存器LK7的反相時鐘信號端及所述鎖存器LK8的反相時鐘信號端連接，所述反相器INV27的輸出端同時與所述鎖存器LK5的時鐘信號端、所述鎖存器LK6的時鐘信號端、所述鎖存器LK7的時鐘信號端及所述鎖存器LK8的時鐘信號端連接，所述鎖存器 LK8的數(shù)據(jù)信號端、所述鎖存器LK7的數(shù)據(jù)信號端、所述鎖存器LK6的數(shù)據(jù)信號端及所述鎖存器LK5的數(shù)據(jù)信號端分別與所述鎖存器LK4的數(shù)據(jù)信號端、所述鎖存器LK3的數(shù)據(jù)信號端、所述鎖存器LK2的數(shù)據(jù)信號端及所述鎖存器LKl的數(shù)據(jù)信號端一一對應(yīng)連接，所述反相器INV25的輸入端接所述與非門NA2的第一輸入端，所述反相器INV25輸出端接所述與非門NA3的第一輸入端，所述與非門NA3的第二輸入端接所述反相器INVM的輸入端，所述與非門NA3的時鐘輸入端接所述與非門NA2的時鐘輸入端，所述與非門NA3的輸出端同時與所述反相器INM8的輸入端、所述鎖存器LK9的反相時鐘信號端、所述鎖存器LKlO的反相時鐘信號端、所述鎖存器LKll的反相時鐘信號端及所述鎖存器LK12的反相時鐘信號端連接，所述反相器INM8的輸出端同時與所述鎖存器LK9的時鐘信號端、所述鎖存器LKlO的時鐘信號端、所述鎖存器LKll的時鐘信號端及所述鎖存器LK12的時鐘信號端連接，所述鎖存器LK12的數(shù)據(jù)信號端、所述鎖存器LKll的數(shù)據(jù)信號端、所述鎖存器LKlO的數(shù)據(jù)信號端及所述鎖存器LK9的數(shù)據(jù)信號端分別與所述鎖存器LK8的數(shù)據(jù)信號端、所述鎖存器LK7的數(shù)據(jù)信號端、所述鎖存器LK6的數(shù)據(jù)信號端及所述鎖存器LK5的數(shù)據(jù)信號端一一對應(yīng)連接， 所述與非門NA4的第一輸入端接所述反相器INV25的輸入端，所述與非門NA4的第二輸出端接所述與非門NA3的第二輸入端，所述與非門NA4的第三輸入端接所述與非門NA3的第三輸入端，所述與非門NA4的輸出端同時與所述反相器INW9的輸入端、所述鎖存器LK13 的反相時鐘信號端、所述鎖存器LK14的反相時鐘信號端、所述鎖存器LK15的反相時鐘信號端及所述鎖存器LK16的反相時鐘信號端連接，所述反相器INM9的輸出端同時與所述鎖存器LK13的時鐘信號端、所述鎖存器LK14的時鐘信號端、所述鎖存器LK15的時鐘信號端及所述鎖存器LK16的時鐘信號端連接，所述鎖存器LK16的數(shù)據(jù)信號端、所述鎖存器LK15的數(shù)據(jù)信號端、所述鎖存器LK14的數(shù)據(jù)信號端及所述鎖存器LK13的數(shù)據(jù)信號端分別與所述鎖存器LK12的數(shù)據(jù)信號端、所述鎖存器LKll的數(shù)據(jù)信號端、所述鎖存器LKlO的數(shù)據(jù)信號端及所述鎖存器LK9的數(shù)據(jù)信號端一一對應(yīng)連接，所述鎖存器LK1-LK16的輸出端組成所述驅(qū)動信號生成與輸出控制電路的16位并行輸出口。
7.—種權(quán)利要求1所述的24V數(shù)控過壓保護(hù)電路，外接第一端與24V直流電源連接的分流電阻R7、時鐘電路及5V穩(wěn)壓電路，其特征在于，所述24V數(shù)控過壓保護(hù)電路包括時鐘信號輸入端接所述時鐘電路的輸出端，復(fù)位電平端接所述5V穩(wěn)壓電路，用于產(chǎn)生分時控制信號的分時控制信號生成電路；輸入端接所述分流電阻R7的第二端，用于檢測所述MV直流電源輸出電壓的過壓檢測電路；分時控制信號輸入端接所述分時控制信號生成電路的輸出端，過壓電平輸入端接所述過壓檢測電路的輸出端，復(fù)位電平端接所述分時控制信號生成電路的復(fù)位電平端，輸出端與所述過壓檢測電路的輸入端連接，根據(jù)來自所述分時控制信號生成電路的分時控制信號以及來自所述過壓檢測電路的過壓電平，與所述分流電阻R7相配合實現(xiàn)過壓分流保護(hù)和散熱的過壓保護(hù)執(zhí)行電路。
8.如權(quán)利要求7所述的24V數(shù)控過壓保護(hù)電路，其特征在于，所述分時控制信號生成電路包括反相器INV1、反相器INV2、差分觸發(fā)器DFF1、差分觸發(fā)器DFF2及或非門N0R1，所述反相器INVl的輸入端為所述分時控制信號生成電路的時鐘信號輸入端，所述反相器INVl 輸出端同時與所述反相器INV2的輸入端和所述差分觸發(fā)器DFFl的反相時鐘信號端連接， 所述反相器INV2的輸出端接所述差分觸發(fā)器DFFl的時鐘信號端，所述差分觸發(fā)器DFFl的數(shù)據(jù)信號端同時與其反相輸出端及所述差分觸發(fā)器DFF2的反相時鐘信號端連接，所述差分觸發(fā)器DFFl的同相輸出端同時與所述差分觸發(fā)器DFF2的時鐘信號端及所述或非門NORl 的第一輸入端，所述差分觸發(fā)器DFFl的反相復(fù)位端為所述分時控制信號生成電路的復(fù)位電平端，所述差分觸發(fā)器DFF2的數(shù)據(jù)信號端與其反相輸出端連接，所述差分觸發(fā)器DFF2的同相輸出端與所述或非門NORl的第二輸入端連接，所述差分觸發(fā)器DFF2的反相復(fù)位端接所述差分觸發(fā)器DFFl的反相復(fù)位端，所述或非門NORl的輸出端為所述分時控制信號生成電路的輸出端；所述過壓檢測電路包括電阻R5、電阻R6、比較器COMP及反相器INV3，所述電阻R5的第一端為所述過壓檢測電路的輸入端，所述電阻R5第二端同時與所述電阻R6的第一端及所述比較器COMP的同相輸入端連接，所述比較器COMP的反相輸入端外接25V基準(zhǔn)電壓，所述比較器COMP的輸出端接所述反相器INV3的輸入端，所述反相器INV3的輸出端為所述過壓檢測電路的輸出端；所述過壓保護(hù)執(zhí)行電路包括反相器INV4、與門AND1、與門AND2、或非門N0R2、反相器 INV5、反相器INV6、差分觸發(fā)器DFF3、或非門N0R3及N型MOS管Ml，所述反相器INV4為所述過壓保護(hù)執(zhí)行電路的分時控制信號輸入端，所述反相器INV4的輸出端接所述與門ANDl 的第二輸入端，所述與門AND2的第一輸入端接所述反相器INV4的輸入端，所述或非門N0R2 的第一輸入端接所述與門ANDl的輸出端，所述或非門N0R2的第二輸入端接所述與門AND2 的輸出端，所述反相器INV5的輸入端為所述過壓保護(hù)執(zhí)行電路的過壓電平輸入端，所述反相器INV5的輸出端同時與所述反相器INV6的輸入端及所述差分觸發(fā)器DFF3的時鐘信號端連接，所述反相器INV6的輸出端接所述差分觸發(fā)器DFF3的反相時鐘信號端，所述差分觸發(fā)器DFF3的數(shù)據(jù)信號端接所述或非門N0R2的輸出端，所述差分觸發(fā)器DFF3的同相輸出端空接，所述差分觸發(fā)器DFF3的反相輸出端同時與所述與門ANDl的第一輸入端及所述或非門N0R3的第一輸入端連接，所述差分觸發(fā)器DFF3的反相復(fù)位端為所述過壓保護(hù)執(zhí)行電路的復(fù)位電平端，所述或非門N0R3的第二輸入端接所述反相器INV4的輸入端，所述N型MOS 管Ml的柵極接所述或非門N0R3的輸出端，所述N型MOS管Ml的漏極為所述過壓保護(hù)執(zhí)行電路的輸出端，所述N型MOS管Ml的源極接地。
9. 一種LED裝飾管，其特征在于，所述LED裝飾管包括權(quán)利要求1_6所述的LED裝飾管集成驅(qū)動電路。
專利摘要本實用新型屬于電子顯示領(lǐng)域，提供了LED裝飾管及其包括24V數(shù)控過壓保護(hù)電路的集成驅(qū)動電路。在本實用新型中，通過在電源電路與驅(qū)動控制芯片之間設(shè)置分流電阻R4，并將24V數(shù)控過壓保護(hù)電路、時序生成電路、驅(qū)動信號生成與輸出控制電路、5V穩(wěn)壓電路以及時鐘電路集成于驅(qū)動控制芯片中，由24V數(shù)控過壓保護(hù)電路對電源電路的24V電壓輸出實現(xiàn)單端電壓檢測、穩(wěn)壓控制以及過壓散熱處理，優(yōu)化了整個LED裝飾管驅(qū)動電路的結(jié)構(gòu)，從而解決了現(xiàn)有LED裝飾管集成驅(qū)動電路成本高，加工復(fù)雜且在實際應(yīng)用中出現(xiàn)的因輸入電壓和LED顯示驅(qū)動電流變化導(dǎo)致的元器件損壞的問題。
文檔編號H02H9/04GK202111899SQ201120148850
公開日2012年1月11日 申請日期2011年5月11日 優(yōu)先權(quán)日2011年5月11日
發(fā)明者馮根強, 張偉, 彭良寶, 肖杜 申請人:深圳市天微電子有限公司