專(zhuān)利名稱(chēng)：信號(hào)發(fā)送-接收控制電路和蓄電池保護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于控制在半導(dǎo)體設(shè)備之間發(fā)送和接收的信號(hào)的技術(shù)。更具體地，本發(fā)明涉及適合于控制在蓄電池保護(hù)電路的保護(hù)集成電路(下文中簡(jiǎn)稱(chēng)為“保護(hù)1C”)之間發(fā)送和接收的信號(hào)的技術(shù)，以保護(hù)其中具有多個(gè)串聯(lián)連接的蓄電池的電池組(或單元組)免于過(guò)充電或者過(guò)放電。保護(hù)IC經(jīng)配置來(lái)監(jiān)測(cè)蓄電池組的輸出電壓波動(dòng)以有效地發(fā)送和接收保護(hù)IC之間的信號(hào)。
背景技術(shù)：
最近，存在對(duì)于移動(dòng)電子設(shè)備的日益增長(zhǎng)的需求。這種移動(dòng)電子設(shè)備通常包括作為電源的蓄電池(即，電池單元)。在各種蓄電池中，鋰離子源。在各種蓄電池中，鋰離子蓄 電池由于其輕重量和高能量密度而成為蓄電池的主流。由于過(guò)充電或過(guò)放電導(dǎo)致蓄電池劣化，所以它們通常包括保護(hù)蓄電池免于過(guò)充電或過(guò)放電的保護(hù)電路(或蓄電池保護(hù)電路)。鋰離子蓄電池對(duì)過(guò)充電或過(guò)放電導(dǎo)致的劣化尤其敏感，因此優(yōu)選為鋰離子蓄電池提供保護(hù)電路。在移動(dòng)電子設(shè)備中，筆記本式個(gè)人計(jì)算機(jī)(或筆記本PC)包括電池組，所述電池組包括并聯(lián)連接的模塊，其中每個(gè)模塊包括串聯(lián)連接的電池。當(dāng)在電池組使用鋰離子蓄電池時(shí)，可能需要由保護(hù)電路監(jiān)測(cè)所有的串聯(lián)連接的電池。例如，公開(kāi)號(hào)2000-354335的日本專(zhuān)利申請(qǐng)(下文中稱(chēng)為“專(zhuān)利文獻(xiàn)I”)公開(kāi)了一種通過(guò)為串聯(lián)連接的各個(gè)電池提供保護(hù)電路以及將保護(hù)電路并聯(lián)連接來(lái)保護(hù)串聯(lián)連接的電池免于過(guò)充電或過(guò)放電的技術(shù)。然而，專(zhuān)利文獻(xiàn)I所公開(kāi)的技術(shù)，可能需要包括用于集成電池的所有保護(hù)電路的輸出的光電耦合器或場(chǎng)效應(yīng)晶體管(FET)。因此，電路結(jié)構(gòu)可能是復(fù)雜的，因此，制造成本可能會(huì)增加。此外，例如，4080408號(hào)日本專(zhuān)利(下文中稱(chēng)為“專(zhuān)利文獻(xiàn)2”)公開(kāi)了一種技術(shù)，以提供用于不論串聯(lián)連接的電池的數(shù)量多少都能保護(hù)串聯(lián)連接的電池的保護(hù)1C。在專(zhuān)利文獻(xiàn)2中公開(kāi)的技術(shù)中，串聯(lián)連接的電池分成塊(block)，使得有多個(gè)塊，每塊有多個(gè)串聯(lián)連接的電池，并且為各塊各自提供保護(hù)IC來(lái)監(jiān)測(cè)所述塊中的輸出電壓波動(dòng)。此保護(hù)IC包括監(jiān)測(cè)塊中的電池的電壓的檢測(cè)電路、向外部輸出從檢測(cè)器電路接收到的信號(hào)的輸出端、將保護(hù)IC連接到不同的保護(hù)IC的連接端、以及連接在輸出端和連接端之間的輸出電路。此外，此輸出電路包括電流源、晶體管、基于來(lái)自檢測(cè)器電路的輸出結(jié)果來(lái)變更輸出端和連接端之間的電氣條件的變更設(shè)備、和通過(guò)不同的保護(hù)IC將供給到連接終端的信號(hào)發(fā)送到輸出端的發(fā)送設(shè)備。在輸出電路中，基于檢測(cè)器電路的輸出結(jié)果將電流源切換到開(kāi)或關(guān)，并且將來(lái)自電流源的電流輸出直接傳輸?shù)捷敵龆?。此外，晶體管的源極和漏極之一連接到輸出端，另一個(gè)連接到連接端以提供每個(gè)保護(hù)IC的檢測(cè)結(jié)果輸出端之間的級(jí)聯(lián)連接。利用這個(gè)結(jié)構(gòu)，能夠基于保護(hù)IC的最終終端的輸出結(jié)果來(lái)檢測(cè)所有電池組的過(guò)充電或過(guò)放電。
然而，例如，在專(zhuān)利文獻(xiàn)2公開(kāi)的技術(shù)中，如果兩個(gè)串聯(lián)連接的電池單元由兩個(gè)保護(hù)電路來(lái)保護(hù)，則電池單元之一的Cout/Dout端(即，充電/放電控制信號(hào)發(fā)送端)發(fā)送信號(hào)到另一個(gè)電池單元的CTLC/CTLD端(即，充電/放電控制信號(hào)接收端)。此時(shí)，施加到內(nèi)部元件的電壓量最大可以對(duì)應(yīng)于兩個(gè)電池單元的電壓的總和。因此，內(nèi)部的元件可能需要由耐高電壓的元件來(lái)組成，以承受這樣的電壓量。這可能導(dǎo)致處理成本的增加或布局面積的增加。例如，公開(kāi)號(hào)2009-17732的日本專(zhuān)利申請(qǐng)(下文中稱(chēng)為“專(zhuān)利文獻(xiàn)3”)和公開(kāi)號(hào)2009-195100的日本專(zhuān)利申請(qǐng)(下文中稱(chēng)為“專(zhuān)利文獻(xiàn)4”)中公開(kāi)了承受大的電壓量的技術(shù)。然而，不顧內(nèi)部元件的性能，電流可能從電池單元之一的Cout/Dout端流入另一個(gè)電池單元的CTLC/CTLD端，以承受大的電壓量。因此，可能需要提供外部耐電壓的元件或在IC內(nèi)部提供耐高電壓的元件，以降低從電池單元之一的Cout/Dout端到另一個(gè)電池單元的CTLC/CTLD端的電流。然而，提供外部耐電壓的元件可能會(huì)導(dǎo)致元件成本的增加和安裝面積的增加，此外，在IC內(nèi)部提供的耐高電壓元件可能會(huì)導(dǎo)致布局面積的增加。 因此，可能需要提供可以保護(hù)電池單元而無(wú)需耐高電壓元件并且不引起電流在保護(hù)電路之間流動(dòng)的保護(hù)電路。更具體地，可能需要提供一種可以抑制處理成本、布局面積、元件成本或蓄電池保護(hù)電路的安裝面積的增加的蓄電池保護(hù)電路。

發(fā)明內(nèi)容
根據(jù)實(shí)施例，提供一種信號(hào)發(fā)送接收電路，包括第一電路，包括第一 MOS晶體管，具有柵極和漏極并經(jīng)配置來(lái)由供給到其柵極的低信號(hào)導(dǎo)通，第二 MOS晶體管，具有連接到所述第一 MOS晶體管的柵極的柵極、連接到所述第一 MOS晶體管的漏極的漏極和連接到地的源極，并且經(jīng)配置來(lái)由供給到其柵極的高信號(hào)導(dǎo)通，以及發(fā)送端，連接到所述第一 MOS晶體管和所述第二 MOS晶體管各自的漏極，并經(jīng)配置來(lái)發(fā)送信號(hào)；以及第二電路，包括接收端，連接到所述第一電路的所述發(fā)送端，并經(jīng)配置來(lái)接收從其所述發(fā)送端發(fā)送的信號(hào)，第三MOS晶體管，具有連接到所述接收端的柵極、連接到參考電壓發(fā)生器電路的漏極和連接到地的源極；電阻器，連接在所述第三MOS晶體管和所述參考電壓發(fā)生器電路之間，以及輸出端，連接在所述電阻器和所述第三MOS晶體管之間。根據(jù)實(shí)施例，提供一種信號(hào)發(fā)送接收電路，包括第一電路，包括第一 MOS晶體管，具有柵極和漏極，并經(jīng)配置來(lái)由供給到其柵極的低信號(hào)導(dǎo)通，第二 MOS晶體管，具有連接到所述第一 MOS晶體管的柵極的柵極、連接到所述第一 MOS晶體管的漏極的漏極和連接到地的源極，并且經(jīng)配置來(lái)由供給到其柵極的高信號(hào)導(dǎo)通，以及發(fā)送端，連接到所述第一 MOS晶體管和所述第二 MOS晶體管各自的漏極，并經(jīng)配置來(lái)發(fā)送信號(hào)；以及第二電路，包括接收端，連接到所述第一電路的所述發(fā)送端，并配置來(lái)接收從其所述發(fā)送端發(fā)送的信號(hào)，第三MOS晶體管，具有連接到所述接收端的柵極和連接到參考電壓發(fā)生器電路的漏極；電阻器，連接在所述第三MOS晶體管和所述參考電壓發(fā)生器電路之間，以及輸出端，連接在所述電阻器和所述第三MOS晶體管之間。根據(jù)一個(gè)實(shí)施例，提供了一種信號(hào)發(fā)送接收電路，包括第一電路，包括第一 MOS晶體管，具有柵極和漏極，并經(jīng)配置來(lái)由供給到其柵極的低信號(hào)導(dǎo)通，第二 MOS晶體管，具有連接到所述第一 MOS晶體管的柵極的柵極、連接到所述第一 MOS晶體管的漏極的漏極和連接到地的源極，并且經(jīng)配置來(lái)由供給到其柵極的高信號(hào)導(dǎo)通，以及發(fā)送端，連接到所述第一 MOS晶體管和所述第二 MOS晶體管的各自的漏極，并經(jīng)配置來(lái)發(fā)送信號(hào)；以及第二電路，包括接收端，連接到所述第一電路的所述發(fā)送端，并配置來(lái)接收從其發(fā)送端發(fā)送的信號(hào)，第三MOS晶體管，具有連接到所述接收端的柵極、連接到參考電壓發(fā)生器電路的漏極和連接到地的源極；電阻器，連接在所述第三MOS晶體管和所述參考電壓發(fā)生器電路之間；輸出端，連接在所述電阻器和所述第三MOS晶體管之間；第四MOS晶體管，具有連接到所述接收端的柵極、連接到地的漏極和連接到所述參考電壓發(fā)生器電路的源極；外部信號(hào)接收電阻器，連接在所述第四MOS晶體管和地之間；以及外部信號(hào)接收輸出端，連接在所述外部信號(hào)接收電阻器和所述第四MOS晶體管之間。根據(jù)一個(gè)實(shí)施例，提供了一種信號(hào)發(fā)送接收電路，包括第一電路，包括第一 MOS晶體管，具有柵極和漏極，并經(jīng)配置來(lái)由供給到其柵極的低信號(hào)導(dǎo)通，第二 MOS晶體管，具有連接到所述第一 MOS晶體管的柵極的柵極、連接到所述第一 MOS晶體管的漏極的漏極和連接到地的源極，并且經(jīng)配置來(lái)由供給到其柵極的高信號(hào)導(dǎo)通，以及發(fā)送端，連接到所述第
一MOS晶體管和所述第二 MOS晶體管的各自的漏極，并經(jīng)配置來(lái)發(fā)送信號(hào)；以及第二電路，包括接收端，連接到所述第一電路的所述發(fā)送端，并經(jīng)配置來(lái)接收從其所述發(fā)送端發(fā)送的信號(hào)，第三MOS晶體管，具有連接到所述接收端的柵極、連接到參考電壓發(fā)生器電路的漏極；電阻器，連接在所述第三MOS晶體管和所述參考電壓發(fā)生器電路之間；輸出端，連接在所述電阻器和所述第三MOS晶體管之間；第四MOS晶體管，具有連接到所述第三MOS晶體管的柵極的柵極、連接到所述第二電路的源電壓的漏極和連接到所述參考電壓發(fā)生器電路的源極；外部信號(hào)接收電阻器，連接在所述第四MOS晶體管和所述第二電路的所述源電壓之間；以及外部信號(hào)接收輸出端，連接在所述外部信號(hào)接收電阻器和所述第四MOS晶體管之間。根據(jù)一個(gè)實(shí)施例，提供了一種信號(hào)發(fā)送接收電路，包括第一電路，包括第一 MOS晶體管，具有柵極、漏極和連接到地的源極，并經(jīng)配置來(lái)由供給到其柵極的高信號(hào)導(dǎo)通；以及發(fā)送端，連接到所述第一 MOS晶體管的漏極，并經(jīng)配置來(lái)發(fā)送信號(hào)；以及第二電路，包括接收端，連接到所述第一電路的所述發(fā)送端，并經(jīng)配置來(lái)接收從其所述發(fā)送端發(fā)送的信號(hào)，第二 MOS晶體管，具有連接到所述接收端的柵極、連接到參考電壓發(fā)生器電路的漏極和連接到地的源極；電阻器，連接在所述第二 MOS晶體管和所述參考電壓發(fā)生器電路之間；輸出端，連接在所述電阻器和所述第二 MOS晶體管之間；以及外部信號(hào)接收電阻器，連接在所述接收端和所述參考電壓發(fā)生器電路之間。根據(jù)一個(gè)實(shí)施例，提供了一種信號(hào)發(fā)送接收電路，包括第一電路，包括第一 MOS晶體管，具有柵極和漏極，并經(jīng)配置來(lái)由供給到其柵極的低信號(hào)導(dǎo)通；以及發(fā)送端，連接到所述第一 MOS晶體管的漏極，并經(jīng)配置來(lái)發(fā)送信號(hào)；以及第二電路，包括接收端，連接到所述第一電路的所述發(fā)送端，并經(jīng)配置來(lái)接收從其所述發(fā)送端發(fā)送的信號(hào)，第二 MOS晶體管，具有連接到所述接收端的柵極、連接到參考電壓發(fā)生器電路的漏極；電阻器，連接在所述第
二MOS晶體管和所述參考電壓發(fā)生器電路之間；輸出端，連接在所述電阻器和所述第二 MOS晶體管之間；以及外部信號(hào)接收電阻器，連接在所述接收端和所述參考電壓發(fā)生器電路之間。根據(jù)一個(gè)實(shí)施例，提供了一種信號(hào)發(fā)送接收電路，包括第一電路，包括第一 MOS晶體管，具有柵極、漏極和連接到地的源極，并經(jīng)配置來(lái)由供給到其柵極的高信號(hào)導(dǎo)通，發(fā)送端，連接到所述第一 MOS晶體管的漏極，并經(jīng)配置來(lái)發(fā)送信號(hào)；以及第二電路，包括接收端，連接到所述第一電路的所述發(fā)送端，并經(jīng)配置來(lái)接收從其所述發(fā)送端發(fā)送的信號(hào)，第二MOS晶體管，具有連接到所述接收端的柵極、連接到參考電壓發(fā)生器電路的漏極和連接到地的源極；電阻器，連接在所述第二 MOS晶體管和所述參考電壓發(fā)生器電路之間；輸出端，連接在所述電阻器和所述第二 MOS晶體管之間；以及外部上拉電阻器，連接到所述第一電路的所述發(fā)送端。根據(jù)一個(gè)實(shí)施例，提供了一種信號(hào)發(fā)送接收電路，包括第一電路，包括第一 MOS晶體管，具有柵極和漏極，并經(jīng)配置來(lái)由供給到其柵極的低信號(hào)導(dǎo)通；以及發(fā)送端，連接到所述第一 MOS晶體管的漏極，并經(jīng)配置來(lái)發(fā)送信號(hào)；以及第二電路，包括接收端，連接到所述第一電路的所述發(fā)送端，并經(jīng)配置來(lái)接收從其所述發(fā)送端發(fā)送的信號(hào)，第二 MOS晶體管， 具有連接到所述接收端的柵極、連接到參考電壓發(fā)生器電路的漏極；電阻器，連接在所述第
二MOS晶體管和所述參考電壓發(fā)生器電路之間；輸出端，連接在所述電阻器和所述第二 MOS晶體管之間；以及外部下拉電阻器，連接到所述第一電路的所述發(fā)送端。根據(jù)一個(gè)實(shí)施例，提供了一種用于保護(hù)包括串聯(lián)連接的蓄電池的電池組或者單元組免于過(guò)充電或者過(guò)放電的蓄電池保護(hù)電路，所述蓄電池保護(hù)電路包括多個(gè)保護(hù)電路，用于監(jiān)測(cè)所述蓄電池塊的輸出電壓波動(dòng)，并通過(guò)級(jí)聯(lián)連接檢測(cè)結(jié)果輸出端從檢測(cè)結(jié)果輸出端輸出檢測(cè)結(jié)果；和上述信號(hào)發(fā)送接收電路中的任意一個(gè)，用于在多個(gè)保護(hù)電路之間發(fā)送和接收檢測(cè)結(jié)果信號(hào)。


當(dāng)后面的詳細(xì)描述與附圖一并閱讀時(shí)，實(shí)施例的其它目的與進(jìn)一步的特征將是顯而易見(jiàn)的，附圖中圖IA和圖IB是示出根據(jù)第一實(shí)施例的信號(hào)發(fā)送接收電路的結(jié)構(gòu)示例的框圖和對(duì)應(yīng)的表；圖2A和圖2B是示出根據(jù)第二個(gè)實(shí)施例的信號(hào)發(fā)送接收電路的結(jié)構(gòu)示例的框圖和對(duì)應(yīng)的表；圖3A和圖3B是示出根據(jù)第三實(shí)施例的信號(hào)發(fā)送接收電路的結(jié)構(gòu)示例的框圖和對(duì)應(yīng)的表；圖4A和圖4B是示出根據(jù)第四實(shí)施例的信號(hào)發(fā)送接收電路的結(jié)構(gòu)示例的框圖和對(duì)應(yīng)的表；圖5A和圖5B是示出根據(jù)第五實(shí)施例的信號(hào)發(fā)送接收電路的結(jié)構(gòu)示例的框圖和對(duì)應(yīng)的表；圖6A和圖6B是示出根據(jù)第六實(shí)施例的信號(hào)發(fā)送接收電路的結(jié)構(gòu)示例的框圖和對(duì)應(yīng)的表；圖7A和圖7B是示出根據(jù)第七實(shí)施例的信號(hào)發(fā)送接收電路的結(jié)構(gòu)示例的框圖和對(duì)應(yīng)的表。；
圖8A和SB是示出根據(jù)第八實(shí)施例的信號(hào)發(fā)送接收電路的結(jié)構(gòu)示例的框圖和對(duì)應(yīng)的表；圖9A和9B是示出根據(jù)第九實(shí)施例的信號(hào)發(fā)送接收電路的結(jié)構(gòu)示例的框圖和對(duì)應(yīng)的表；圖IOA和圖IOB是示出根據(jù)第十實(shí)施例的信號(hào)發(fā)送接收電路的結(jié)構(gòu)示例的框圖和對(duì)應(yīng)的表。
具體實(shí)施例方式在下文中，將參照附圖來(lái)描述本發(fā)明的實(shí)施例。首先，將參照?qǐng)DIA和圖IB描述根據(jù)第一實(shí)施例的信號(hào)發(fā)送接收電路，并且根據(jù)第二至第十實(shí)施例的信號(hào)發(fā)送接收電路參照?qǐng)D2A至圖IOB同樣地示出。注意，在下面的實(shí)施例中，在專(zhuān)利文獻(xiàn)2中示出的包括串聯(lián)連接的電池的電池組 的蓄電池保護(hù)IC中提供圖IA至IOB中所示的元件。在該蓄電池保護(hù)IC中，輸入和輸出端有級(jí)聯(lián)連接，監(jiān)測(cè)每組電池中的輸出電壓波動(dòng)，并基于保護(hù)IC的最終端的輸出來(lái)檢測(cè)所有電池塊中的過(guò)充電和過(guò)放電。還請(qǐng)注意，所做出描述是基于以下的實(shí)施方式中的電池的過(guò)放電信號(hào)處理的示例。[第一實(shí)施例]首先，參照?qǐng)DIA和圖IB描述根據(jù)第一實(shí)施例的信號(hào)發(fā)送接收電路的結(jié)構(gòu)。如圖IA所示，根據(jù)第一實(shí)施例的信號(hào)發(fā)送接收電路包括內(nèi)部參考電壓發(fā)生器電路I、內(nèi)部放電控制信號(hào)輸出電路2、電阻3、NM0S晶體管4和6、PMOS晶體管5、接收端CLTD、以及發(fā)送端Dout。根據(jù)第一實(shí)施例的信號(hào)發(fā)送接收電路配置為把從發(fā)送側(cè)保護(hù)IC(S卩，在圖IA的下側(cè)示出的第一保護(hù)電路)輸出的信號(hào)發(fā)送到接收側(cè)保護(hù)電路(即，在圖IA的上側(cè)示出的第二保護(hù)電路)。在根據(jù)第一實(shí)施例的信號(hào)發(fā)送接收電路中，為發(fā)送過(guò)放電檢測(cè)報(bào)告信號(hào)的發(fā)送偵U保護(hù)IC提供內(nèi)部放電控制信號(hào)輸出電路2、PM0S晶體管5、NM0S晶體管6和發(fā)送端Dout，而為接收從發(fā)送側(cè)保護(hù)IC發(fā)送的過(guò)放電檢測(cè)報(bào)告信號(hào)的接收側(cè)保護(hù)IC提供內(nèi)部參考電壓發(fā)生器電路I、電阻器3、NMOS晶體管4和接收端CLTD。在將從發(fā)送側(cè)保護(hù)IC (以下也稱(chēng)為“第一電路”或“第一保護(hù)1C”)輸出的信號(hào)發(fā)送到接收側(cè)保護(hù)電路(以下也稱(chēng)為“第二電路”或“第二保護(hù)1C”)的信號(hào)發(fā)送接收電路中，發(fā)送側(cè)保護(hù)IC包括具有柵極和漏極并且配置來(lái)由從內(nèi)部放電控制信號(hào)輸出電路2輸入到PMOS晶體管5的柵極的低電平信號(hào)導(dǎo)通的PMOS晶體管5、具有連接到PMOS晶體管5的柵極的柵極、連接到PMOS晶體管5的漏極的漏極和連接到地的源極以及配置來(lái)由從內(nèi)部放電控制信號(hào)輸出電路2輸入到NMOS晶體管6的柵極的高電平信號(hào)導(dǎo)通的NMOS晶體管6、以及連接到NMOS晶體管6和PMOS晶體管5的各自的漏極的發(fā)送端Dout。此外，在該信號(hào)發(fā)送接收電路中，接收側(cè)保護(hù)IC包括連接到發(fā)送端Dout的接收端CTLD、具有連接到接收端CTLD的柵極、連接到生成參考電壓Vct I的內(nèi)部參考電壓發(fā)生器電路I的漏極和連接到地的源極的NMOS晶體管4、在NMOS晶體管3和內(nèi)部參考電壓發(fā)生器電路I之間連接的電阻器3以及電阻器3和NMOS晶體管4之間連接的輸出端Vout I。
接下來(lái)，在根據(jù)第一實(shí)施例的具有上述結(jié)構(gòu)的信號(hào)發(fā)送接收電路中，描述發(fā)送由第一保護(hù)IC (即，圖IA的下側(cè)示出的發(fā)送側(cè)保護(hù)電路)檢測(cè)出的電池的過(guò)放電狀態(tài)到第二保護(hù)IC (B卩，圖IA的上側(cè)示出的接收側(cè)保護(hù)電路)的信號(hào)發(fā)送接收電路的操作。如果由第一保護(hù)IC監(jiān)測(cè)的電池單元是正常的狀態(tài)，則內(nèi)部放電控制信號(hào)輸出電路2輸出高(H)信號(hào)，PMOS晶體管5截止，并且NMOS晶體管6導(dǎo)通。發(fā)送端Dout通過(guò)NMOS晶體管6連接到VSSl (即，地電壓)從而使發(fā)送端Dout切換到低(L)電平。相反，如果由第一保護(hù)IC監(jiān)測(cè)的電池單元是過(guò)放電狀態(tài)，內(nèi)部放電控制信號(hào)輸出電路2輸出低(L)信號(hào)，則PMOS晶體管5導(dǎo)通，NMOS晶體管6截止。發(fā)送端Dout通過(guò)PMOS晶體管5連接至VDDl (源電壓)從而使發(fā)送端Dout切換到高(H)電平。從圖IA的下側(cè)示出的第一保護(hù)IC的發(fā)送端Dout輸出的信號(hào)被提供給圖IA的上側(cè)示出的第二保護(hù)IC的接收端CTLD。如果發(fā)送端Dout處于低(L)電平，則NMOS晶體管4截止，而如果發(fā)送端Dout處于高(H)電平，則NMOS晶體管4導(dǎo)通。
·
在從圖IA的下側(cè)示出的第一保護(hù)IC接收信號(hào)的圖IA的上側(cè)示出的第二保護(hù)IC中，NMOS晶體管4的源極和背柵(back gate)的電壓等于VSS2 (=VDDl)，并且NMOS晶體管4的漏極的電壓在圖IA的上側(cè)示出的第二保護(hù)IC中的內(nèi)部參考電壓發(fā)生器電路I發(fā)生的參考電壓Vctl和VSS2之間波動(dòng)。因此，如圖IB所示，當(dāng)發(fā)送端Dout為L(zhǎng)電平時(shí)，接收端CTLD接收的信號(hào)的電壓等于VSSl，并且輸出端Voutl等于Vctl。反之，當(dāng)發(fā)送端Dout為H電平時(shí)，接收端CTLD接收的信號(hào)的電壓等于VDD1，并且輸出端Voutl的電壓等于VSS2。因此，如果從圖IA的下側(cè)示出的第一保護(hù)I C的發(fā)送端Dout輸出的低(L)信號(hào)(=VSSl電壓)通過(guò)圖IA的上側(cè)所示的第二保護(hù)IC的接收端CTLD提供給NMOS晶體管4的柵極，則NMOS晶體管4的柵極和漏極之間的電壓(通常為最大電壓)可以大約抑制在由VDDl+Vctl得到的電壓。此外，只要參考電壓Vctl具有足以驅(qū)動(dòng)后續(xù)電路的電壓電平，則參考電壓Vctl大約為I至2V是優(yōu)選的。因此，在此結(jié)構(gòu)中，用于接收端CTLD的元件的耐電壓性能大約是最大電池單元電壓和2V的總和是優(yōu)選的。在此結(jié)構(gòu)中，由于圖IA下側(cè)所示的第一保護(hù)IC輸出的信號(hào)由圖IA的上側(cè)所示的第二保護(hù)IC的NMOS晶體管4的柵極接收，因此可以進(jìn)行圖IA下側(cè)所示的第一保護(hù)IC和圖IA的上側(cè)所示的第二保護(hù)IC之間的信號(hào)傳輸而不會(huì)引起第一保護(hù)IC和第二保護(hù)IC之間的電流流動(dòng)。因此，由于電流不在第一保護(hù)IC和第二保護(hù)IC之間流動(dòng)，因此可以不需要內(nèi)部或外部的電阻器來(lái)限制電流的流動(dòng)。因此，可以抑制由于額外的外部元件引起的成本增加或布局區(qū)域的增加。注意，過(guò)放電狀態(tài)的傳輸被用作示例來(lái)描述根據(jù)第一實(shí)施例的信號(hào)發(fā)送接收電路；然而，在根據(jù)第一實(shí)施例的信號(hào)發(fā)送接收電路中也可以傳輸過(guò)充電狀態(tài)。[第二實(shí)施例]接下來(lái)，參照?qǐng)D2A和圖2B描述根據(jù)第二實(shí)施例的信號(hào)發(fā)送接收電路的結(jié)構(gòu)。在根據(jù)第二實(shí)施例的信號(hào)發(fā)送接收電路中，交換第一實(shí)施例中的圖IA的上側(cè)示出的第一實(shí)施例的第二保護(hù)IC和圖IA的下側(cè)示出的第一實(shí)施例的第一保護(hù)1C。S卩，如圖2A所示，根據(jù)第二實(shí)施例的信號(hào)發(fā)送接收電路，包括內(nèi)部參考電壓發(fā)生電路器21、內(nèi)部放電控制信號(hào)輸出電路22、電阻器23、PMOS晶體管24和25、NMOS晶體管、接收端CLTD和發(fā)送端Dout。根據(jù)第二實(shí)施例的信號(hào)發(fā)送接收電路配置來(lái)將從發(fā)送側(cè)保護(hù)IC(S卩，圖2A的上側(cè)所示的第一保護(hù)電路)輸出的信號(hào)發(fā)送到接收側(cè)的保護(hù)電路(即，圖2A的下側(cè)示出的第二保護(hù)電路)。在根據(jù)第二實(shí)施例的信號(hào)發(fā)送接收電路中，為發(fā)送過(guò)放電檢測(cè)報(bào)告信號(hào)的發(fā)送側(cè)保護(hù)IC提供內(nèi)部放電控制信號(hào)輸出電路22、PMOS晶體管25、NMOS晶體管26和發(fā)送端Dout，而為接收從發(fā)送側(cè)保護(hù)IC發(fā)送的過(guò)放電檢測(cè)報(bào)告信號(hào)的接收側(cè)保護(hù)IC提供內(nèi)部參考電壓發(fā)生器電路21、電阻器23，PMOS晶體管24和接收端CLTD。在將從發(fā)送側(cè)保護(hù)IC (以下也稱(chēng)為“第一電路”或“第一保護(hù)1C”)輸出的信號(hào)發(fā) 送到接收側(cè)保護(hù)電路(以下也稱(chēng)為“第二電路”或“第二保護(hù)1C”)的發(fā)送接收電路中，發(fā)送側(cè)保護(hù)IC包括具有柵極和漏極并且經(jīng)配置來(lái)由從內(nèi)部放電控制信號(hào)輸出電路22輸入到PMOS晶體管25的柵極的低電平信號(hào)導(dǎo)通的PMOS晶體管25，具有連接到PMOS晶體管25的柵極的柵極、連接到PMOS晶體管25的漏極的漏極和連接到地的源極以及配置來(lái)從內(nèi)部放電控制信號(hào)輸出電路22輸入到NMOS晶體管26的柵極的高電平信號(hào)導(dǎo)通的NMOS晶體管26，以及連接到NMOS晶體管26和PMOS晶體管25各自的漏極的發(fā)送端Dout。此外，在該信號(hào)發(fā)送接收電路中，接收側(cè)保護(hù)IC包括連接到發(fā)送端Dout的接收端CTLD、具有連接到接收端CTLD的柵極和連接到生成參考電壓Vctl的內(nèi)部參考電壓發(fā)生器電路21的漏極的PMOS晶體管24、連接在PMOS晶體管24和內(nèi)部參考電壓發(fā)生器電路21之間的電阻器23以及電阻器23和PMOS晶體管24之間連接的輸出端VoutI。接下來(lái)，在根據(jù)第二實(shí)施例的具有上述結(jié)構(gòu)的信號(hào)發(fā)送接收電路中，描述發(fā)送第一保護(hù)IC (B卩，圖2A的上側(cè)示出的發(fā)送側(cè)保護(hù)電路)檢測(cè)出的電池的過(guò)放電狀態(tài)到第二保護(hù)IC (S卩，圖2A的下側(cè)示出的接收側(cè)保護(hù)電路)的信號(hào)發(fā)送接收電路的操作。如果由圖2A的上側(cè)示出的第一保護(hù)IC監(jiān)測(cè)的電池單元是正常的狀態(tài)，則內(nèi)部放電控制信號(hào)輸出電路22輸出高(H)信號(hào)，PMOS晶體管25截止，并且NMOS晶體管26導(dǎo)通。發(fā)送端Dout通過(guò)NMOS晶體管26連接到VSS2 (即，地電壓)從而使發(fā)送端Dout輸出低(L)信號(hào)。相反，如果由圖2A的上側(cè)示出的第一保護(hù)IC監(jiān)測(cè)的電池單元是過(guò)放電狀態(tài)，則內(nèi)部放電控制信號(hào)輸出電路22輸出低(L)信號(hào)，PMOS晶體管25導(dǎo)通，并且NMOS晶體管26截止。發(fā)送端Dout通過(guò)PMOS晶體管25連接至源電壓VDD2從而使發(fā)送端Dout輸出高(H)信號(hào)。從圖2A的上側(cè)示出的第一保護(hù)IC的發(fā)送端Dout輸出的信號(hào)被提供給圖2A的下側(cè)示出的第二保護(hù)IC的接收端CTLD。如果發(fā)送端Dout處于低(L)電平，則PMOS晶體管24導(dǎo)通，而如果發(fā)送端Dout處于高(H)電平，則PMOS晶體管24截止。在從圖2A的上側(cè)示出的第一保護(hù)IC接收信號(hào)的圖2A的下側(cè)示出的第二保護(hù)IC中，PMOS晶體管24的源極和背柵的電壓等于VDD1，PMOS晶體管24的漏極的電壓在圖2A的下側(cè)示出的第二保護(hù)IC中的內(nèi)部參考電壓發(fā)生器電路21發(fā)生的參考電壓Vctl和VDDl之間波動(dòng)。
因此，如圖2B所示，當(dāng)發(fā)送端Dout為L(zhǎng)電平時(shí)，接收端CTLD接收的信號(hào)的電壓等于VSS2，并且輸出端Voutl等于VDDl。與此對(duì)比，當(dāng)發(fā)送端Dout為H電平時(shí)，接收端CTLD接收的信號(hào)的電壓等于VDDl，并且輸出端Voutl的電壓等于Vctl。因此，如果從圖2A的上側(cè)示出的第一保護(hù)IC的發(fā)送端Dout輸出的低(L)信號(hào)(=VSS2電壓)通過(guò)圖2A的下側(cè)所示的第二保護(hù)IC的接收端CTLD提供給PMOS晶體管24的柵極，則PMOS晶體管24的柵極和漏極之間的電壓(通常為最大電壓)可以大約抑制在由VDD2-VDD1+Vctl得到的電壓。此外，只要參考電壓Vctl具有足夠的驅(qū)動(dòng)后續(xù)電路的電壓電平，則參考電壓Vctl大約為I至2V是優(yōu)選的。因此，在此結(jié)構(gòu)中，用于接收端CTLD的元件的耐電壓性能大約是最大的電池單元電壓和2V的總和是優(yōu)選的。 在此結(jié)構(gòu)中，由于圖2A上側(cè)所示的第一保護(hù)IC的輸出的信號(hào)由圖2A的下側(cè)所示的第二保護(hù)IC的PMOS晶體管24的柵極接收，因此可以進(jìn)行第一保護(hù)IC和第二保護(hù)IC之間的信號(hào)傳輸而不會(huì)引起第一保護(hù)IC和第二保護(hù)IC之間的電流流動(dòng)。因此，由于電流不在第一保護(hù)IC和第二保護(hù)IC之間流動(dòng)，因此可以不需要內(nèi)部或外部的電阻器來(lái)限制電流的流動(dòng)。因此，可以抑制由于額外的外部元件引起的成本增加或布局區(qū)域的增加。[第三實(shí)施例]接下來(lái)，參照?qǐng)D3A和圖3B描述根據(jù)第三實(shí)施例的信號(hào)發(fā)送接收電路的結(jié)構(gòu)。在根據(jù)第三實(shí)施例的信號(hào)發(fā)送接收電路中，為在圖IA的上側(cè)示出的第一實(shí)施例的第二保護(hù)IC提供了由兩個(gè)信號(hào)接收晶體管組成的雙信號(hào)接收晶體管。如圖3A所示，根據(jù)第三實(shí)施例的信號(hào)發(fā)送接收電路，包括內(nèi)部參考電壓發(fā)生器電路3、內(nèi)部放電控制信號(hào)輸出電路32、電阻器33和38、NMOS晶體管34和36、PMOS晶體管35和37、接收端CLTD以及發(fā)送端Dout。根據(jù)第三實(shí)施例的信號(hào)發(fā)送接收電路配置來(lái)將從發(fā)送側(cè)保護(hù)IC(S卩，圖3A的下側(cè)所示的第一保護(hù)電路)輸出的信號(hào)發(fā)送到接收側(cè)保護(hù)電路(即，圖3A的上側(cè)示出的第二保護(hù)電路)。在根據(jù)第三實(shí)施例的信號(hào)發(fā)送接收電路中，為發(fā)送過(guò)放電檢測(cè)報(bào)告信號(hào)的發(fā)送側(cè)保護(hù)IC提供內(nèi)部放電控制信號(hào)輸出電路32、PM0S晶體管35、NM0S晶體管36和發(fā)送端Dout，而為接收從發(fā)送側(cè)保護(hù)IC發(fā)送的過(guò)放電檢測(cè)報(bào)告信號(hào)的接收側(cè)保護(hù)IC提供內(nèi)部參考電壓發(fā)生器電路31、電阻器33和38，NMOS晶體管34、PMOS晶體管37和接收端CLTD。與圖IA和圖IB所示的根據(jù)第一實(shí)施例的信號(hào)發(fā)送接收電路類(lèi)似，圖3A和圖3B示出了將第一保護(hù)IC (S卩，圖3A的下側(cè)示出的發(fā)送側(cè)保護(hù)電路)檢測(cè)出的電池的過(guò)放電狀態(tài)發(fā)送到第二保護(hù)IC (B卩，圖3A的上側(cè)示出的接收側(cè)保護(hù)電路)的信號(hào)發(fā)送接收電路的操作。注意，基于圖3A的下側(cè)示出的第一保護(hù)IC的發(fā)送端Dout的電壓波動(dòng)的、連接到NMOS晶體管34的漏極的輸出端Vout2的電壓波動(dòng)與第一實(shí)施例中示出的輸出端Voutl的電壓波動(dòng)相類(lèi)似，因此省略其描述。具體地，在根據(jù)第三實(shí)施例的信號(hào)發(fā)送接收電路中，圖3A的上側(cè)所示的第二保護(hù)IC包括通過(guò)添加新的電阻器38和新的PMOS晶體管37到圖IA的上側(cè)示出的第一實(shí)施例的第二保護(hù)IC得到的雙信號(hào)接收晶體管。請(qǐng)注意，信號(hào)發(fā)送接收電路可以包括由三個(gè)或更多個(gè)信號(hào)接收晶體管組成的三重或以上的信號(hào)接收晶體管。即，用作外部信號(hào)接收PMOS晶體管的PMOS晶體管37包括連接到接收端CTLD的柵極、連接到產(chǎn)生參考電壓Vctl的內(nèi)部參考電壓發(fā)生器電路31的源極和連接到地(VSS2)的漏極。用作外部信號(hào)接收電阻器的電阻器38連接在PMOS晶體管37的漏極和地(VSS2)之間。用作外部信號(hào)接收輸出端的輸出端Voutl連接在電阻器38和PMOS晶體管37之間。在此結(jié)構(gòu)中，即使圖3A的下側(cè)示出的第一保護(hù)IC的發(fā)送端Dout在高(H)電平并且圖3A上側(cè)所示的第二保護(hù)IC的接收端CTLD等于VDD1，使得圖3A上側(cè)所示的第二保護(hù)IC的PMOS晶體管37截止；或者即使圖3A的下側(cè)示出的第一保護(hù)IC的發(fā)送端Dout在低(L)電平并且接收端CTLD等于VSSl使得圖3A下側(cè)所示的第一保護(hù)IC的PMOS晶體管37導(dǎo)通，也都供給VSS2到輸出端Voutl。此外，如果第一保護(hù)IC的發(fā)送端Dout從第二保護(hù)IC的接收端CTLD斷開(kāi)連接，并且從外部施加VDD2到VSS2的電壓范圍到第二保護(hù)IC的接收端CTLD，則可以發(fā)送 不同狀態(tài)的信號(hào)到內(nèi)部電路。例如，如圖3B所示，如果發(fā)送端Dout=開(kāi)路，接收端CTLD=輸入VDD2，則供給VSS2到輸出端Voutl，并且也到輸出端Vout2，如果發(fā)送端Dout=開(kāi)路，接收端CTLD=輸入VSS2，則供給Vctl到輸出端Voutl，并且供給VSS2到輸出端Vout2。[第四實(shí)施例]接下來(lái)，參照?qǐng)D4A和圖4B描述根據(jù)第四實(shí)施例的信號(hào)發(fā)送接收電路的結(jié)構(gòu)。在根據(jù)第四實(shí)施例的信號(hào)發(fā)送接收電路中，交換第三實(shí)施例的如圖3A下側(cè)示出的第一保護(hù)IC和如圖3A上側(cè)示出的第二保護(hù)1C。而且，在根據(jù)第四實(shí)施例的信號(hào)發(fā)送接收電路中，為在圖2A的下側(cè)示出的第二實(shí)施例的第二保護(hù)IC提供了由兩個(gè)信號(hào)接收晶體管組成的雙信號(hào)接收晶體管。如圖4A所示，根據(jù)第四實(shí)施例的信號(hào)發(fā)送接收電路，包括內(nèi)部參考電壓發(fā)生電路41、內(nèi)部放電控制信號(hào)輸出電路42、電阻器43和48、PMOS晶體管44和46、NMOS晶體管45和47、接收端CLTD和發(fā)送端Dout。根據(jù)第四實(shí)施例的信號(hào)發(fā)送接收電路配置為將從發(fā)送側(cè)保護(hù)IC(S卩，圖4A上側(cè)所示的第一保護(hù)電路)輸出的信號(hào)發(fā)送到接收側(cè)保護(hù)電路(即，圖4A下側(cè)示出的第二保護(hù)電路)。在根據(jù)第四實(shí)施例的信號(hào)發(fā)送接收電路中，為發(fā)送過(guò)放電檢測(cè)報(bào)告信號(hào)的發(fā)送側(cè)保護(hù)IC提供內(nèi)部放電控制信號(hào)輸出電路42、PMOS晶體管45、NMOS晶體管46和發(fā)送端Dout，而為接收從發(fā)送側(cè)保護(hù)IC發(fā)送的過(guò)放電檢測(cè)報(bào)告信號(hào)的接收側(cè)保護(hù)IC提供內(nèi)部參考電壓發(fā)生器電路41、電阻器43和48，PMOS晶體管44、NMOS晶體管47和接收端CLTD。與圖2A和圖2B所示的根據(jù)第二實(shí)施例的信號(hào)發(fā)送接收電路類(lèi)似，圖4A和圖4B示出了將第一保護(hù)IC (B卩，圖4A的上側(cè)示出的發(fā)送側(cè)保護(hù)電路)檢測(cè)出的電池的過(guò)放電狀態(tài)發(fā)送到第二保護(hù)IC (S卩，圖4A的下側(cè)示出的接收側(cè)保護(hù)電路)的信號(hào)發(fā)送接收電路的操作。注意，基于圖4A的上側(cè)示出的第一保護(hù)IC的發(fā)送端Dout的電壓波動(dòng)的、連接到PMOS晶體管44的漏極的輸出端Voutl的電壓波動(dòng)與第二實(shí)施例中示出的輸出端Voutl的電壓波動(dòng)相類(lèi)似，因此省略其描述。具體地，在根據(jù)第四實(shí)施例的信號(hào)發(fā)送接收電路中，圖4A的下側(cè)所示的第二保護(hù)IC包括通過(guò)將新的電阻器48和新的NMOS晶體管47添加到圖2A的下側(cè)示出的第二實(shí)施例的第二保護(hù)IC而得到的雙信號(hào)接收晶體管。注意，信號(hào)發(fā)送接收電路可以包括由三個(gè)或更多個(gè)信號(hào)接收晶體管組成的三重或以上的信號(hào)接收晶體管。即，用作外部信號(hào)接收NMOS晶體管的NMOS晶體管47包括連接到接收端CTLD和PMOS晶體管44的柵極的柵極、連接到VDDKS卩，源電壓)的漏極和連接到產(chǎn)生參考電壓Vctl的內(nèi)部參考電壓發(fā)生器電路41的源極。用作外部信號(hào)接收電阻器的電阻器48連接在NMOS晶體管47的漏極和VDDl (S卩，源電壓)之間。用作外部信號(hào)接收輸出端的輸出端Vout2連接在電阻器48和NMOS晶體管47的漏極之間。在此結(jié)構(gòu)中，即使圖4A的上側(cè)示出的第一保護(hù)IC的發(fā)送端Dout在高(H)電平并且圖4A下側(cè)所示的第二保護(hù)IC的接收端CTLD等于VDD2，使得圖4A下側(cè)所示的第二保護(hù)IC的NMOS晶體管47導(dǎo)通；或者即使圖4A的上側(cè)示出的第一保護(hù)IC的發(fā)送端Dout在低(L)電平并且接收端CTLD等于VSS2，使得圖4A上側(cè)所示的第一保護(hù)IC的NMOS晶體管47截止，也都供給Vctl到輸出端Vout2。 此外，如果第一保護(hù)IC的發(fā)送端Dout從第二保護(hù)IC的接收端CTLD斷開(kāi)連接，并且VDD2到VSS2的電壓范圍從外部施加到第二保護(hù)IC的接收端CTLD，則可以將不同狀態(tài)的信號(hào)發(fā)送到內(nèi)部電路。 例如，如圖4B所示，如果發(fā)送端Dout=開(kāi)路，接收端CTLD=輸入VDDl，則供給VDDl到輸出端Voutl,并且供給Vctl到輸出端Vout2,如果發(fā)送端Dout=開(kāi)路,接收端CTLD=輸入VSS1，則供給VDDl到輸出端Voutl,并且也到Vout2。[第五實(shí)施例]接下來(lái)，參照?qǐng)D5A和圖5B描述根據(jù)第五實(shí)施例的信號(hào)發(fā)送接收電路的結(jié)構(gòu)。根據(jù)第五實(shí)施例的信號(hào)發(fā)送接收電路通過(guò)將NMOS晶體管53提供到如圖IA上側(cè)所示的第一實(shí)施例的第二保護(hù)IC以替換電阻器3來(lái)構(gòu)成。即，在根據(jù)第一實(shí)施例的信號(hào)發(fā)送接收電路中，在圖IA的上側(cè)所示的第二保護(hù)IC的接收反向器由NMOS晶體管4和電阻器3 (參見(jiàn)圖1A)實(shí)現(xiàn)。然而，在根據(jù)第五實(shí)施例的信號(hào)發(fā)送接收電路中，圖5A上側(cè)示出的第二保護(hù)IC的接收反向器由兩個(gè)MOS晶體管53和54 (參見(jiàn)圖5A)的組合來(lái)實(shí)現(xiàn)。注意，該組合的兩個(gè)MOS晶體管53和54可以基于后續(xù)的電路確定，并且可以是NMOS或PMOS晶體管。只要與MOS晶體管和電阻器的組合來(lái)實(shí)現(xiàn)的接收反向器相比，兩個(gè)MOS晶體管的組合用作具有低壓、低電流和高精確度的恒定電流反向器來(lái)，則圖5A的上側(cè)示出的第二保護(hù)IC (即，接收側(cè)保護(hù)IC)的接收側(cè)恒定電流反向器由兩個(gè)MOS晶體管的組合來(lái)實(shí)現(xiàn)是優(yōu)選的。[第六實(shí)施例]接下來(lái)，參照?qǐng)D6A和圖6B描述根據(jù)第六施例的信號(hào)發(fā)送接收電路的結(jié)構(gòu)。根據(jù)第六實(shí)施例的信號(hào)發(fā)送接收電路通過(guò)將PMOS晶體管63提供到如圖2A下側(cè)所示的第二實(shí)施例的第二保護(hù)IC以替換電阻器23來(lái)構(gòu)成。即，在根據(jù)第二實(shí)施例的信號(hào)發(fā)送接收電路中，在圖2A的下側(cè)所示的第二保護(hù)IC的接收反向器由PMOS晶體管24和電阻器23 (參見(jiàn)圖2A)實(shí)現(xiàn)。然而，在根據(jù)第六實(shí)施例的信號(hào)發(fā)送接收電路中，圖5A下側(cè)示出的第二保護(hù)IC的接收反向器由兩個(gè)MOS晶體管63和64 (參見(jiàn)圖6A)的組合實(shí)現(xiàn)。注意，該組合的兩個(gè)MOS晶體管63和64可以基于后續(xù)的電路確定，并且可以是NMOS或PMOS晶體管。只要與MOS晶體管和電阻器的組合來(lái)實(shí)現(xiàn)的接收反向器相比，兩個(gè)MOS晶體管的組合用作具有低壓、低電流和高精確度的恒定電流反向器，則圖6A的下側(cè)示出的第二保護(hù)IC (即，接收側(cè)保護(hù)IC)的接收側(cè)恒定電流反向器由兩個(gè)MOS晶體管的組合來(lái)實(shí)現(xiàn)是優(yōu)選的。[第七實(shí)施例]
接下來(lái)，參照?qǐng)D7A和圖7B描述根據(jù)第七實(shí)施例的信號(hào)發(fā)送接收電路的結(jié)構(gòu)。如圖7A所示，根據(jù)第七實(shí)施例的信號(hào)發(fā)送接收電路包括提供給如圖7A上側(cè)示出的第二保護(hù)IC(g卩，接收側(cè)IC)的電阻器73和NMOS晶體管74，與圖IA上側(cè)示出的第一實(shí)施例的第二保護(hù)IC類(lèi)似，并且還包括經(jīng)配置來(lái)上拉電壓到Vctl的新的內(nèi)部上拉電阻器73a。此外，在如圖7A下側(cè)示出的根據(jù)第七實(shí)施例的信號(hào)發(fā)送接收電路的第一保護(hù)IC (S卩，發(fā)送側(cè)IC)中，移除了提供給如圖IA下側(cè)示出的第一實(shí)施例的第一保護(hù)IC (S卩，發(fā)送側(cè)IC)的PMOS晶體管5，使得如圖7A下側(cè)示出的第七實(shí)施例的第一保護(hù)IC只包括NMOS晶體管76。利用這個(gè)結(jié)構(gòu)，如果如圖7A下側(cè)所示的第一保護(hù)IC (S卩，發(fā)送側(cè)電路)的NMOS晶體管76執(zhí)行如圖7B中所示的開(kāi)漏輸出(open drain output)(即，Dout=開(kāi)路),則內(nèi)部參考電壓發(fā)生器電路71輸出的參考電壓Vc t I通過(guò)如圖7A上側(cè)所示的第二保護(hù)IC(S卩，接收側(cè)電路)中的電阻器73a施加到接收端CTLD。因此，即使如圖7A下側(cè)所示的第一保護(hù)IC(即，發(fā)送側(cè)電路)的NMOS晶體管76截止，也可以通過(guò)上拉接收端CTLD的電壓到參考電壓Vctl來(lái)穩(wěn)定接收端CTLD的電壓。因此，可以適當(dāng)?shù)乜刂戚敵龆薞outl的信號(hào)。[第八實(shí)施例]接下來(lái)，參照?qǐng)D8A和圖SB描述根據(jù)第八實(shí)施例的信號(hào)發(fā)送接收電路的結(jié)構(gòu)。如圖8A所示，根據(jù)第八實(shí)施例的信號(hào)發(fā)送接收電路包括提供給如圖8A下側(cè)示出的第二保護(hù)IC(即，接收側(cè)IC)的電阻器83和PMOS晶體管84，與圖2A下側(cè)示出的第二實(shí)施例的第二保護(hù)IC類(lèi)似，并且還包括經(jīng)配置來(lái)下拉電壓到Vctl的新的內(nèi)部下拉電阻器83a。此外，在如圖8A上側(cè)示出的根據(jù)第八實(shí)施例的信號(hào)發(fā)送接收電路的第一保護(hù)IC (B卩，發(fā)送側(cè)IC)中，移除了提供給如圖2A上側(cè)示出的第二實(shí)施例的第一保護(hù)IC (B卩，發(fā)送側(cè)IC)的NMOS晶體管26，使得如圖8A上側(cè)示出的第八實(shí)施例的第一保護(hù)IC只包括PMOS晶體管85。利用這個(gè)機(jī)構(gòu)，如果如圖8A上側(cè)所示的第一保護(hù)IC (B卩，發(fā)送側(cè)電路)的PMOS晶體管85執(zhí)行如圖SB中所示的開(kāi)漏輸出(即，Dout=開(kāi)路)，則從內(nèi)部參考電壓發(fā)生器電路81輸出的參考電壓Vctl通過(guò)如圖8A下側(cè)所示的第二保護(hù)IC (即，接收側(cè)電路)中的電阻器83a施加到接收端CTLD。因此，即使如圖8A上側(cè)所示的第一保護(hù)IC (即，發(fā)送側(cè)電路)的PMOS晶體管85截止，也可以通過(guò)下拉接收端CTLD的電壓到參考電壓Vctl來(lái)穩(wěn)定接收端CTLD的電壓。因此，可以適當(dāng)?shù)乜刂戚敵龆薞outl的信號(hào)。[第九實(shí)施例]接下來(lái)，參照?qǐng)D9A和圖9B描述根據(jù)第九實(shí)施例的信號(hào)發(fā)送接收電路的結(jié)構(gòu)。如圖9A所示，根據(jù)第九實(shí)施例的信號(hào)發(fā)送接收電路包括提供給如圖9A上側(cè)示出的第二保護(hù)IC (即，接收側(cè)IC)的電阻器93和NMOS晶體管94，與圖IA上側(cè)示出的第一實(shí)施例的第二保護(hù)IC類(lèi)似。此外，在如圖9A下側(cè)示出的根據(jù)第九實(shí)施例的信號(hào)發(fā)送接收電路的第一保護(hù)IC (即，發(fā)送側(cè)IC)中，移除了提供給如圖IA下側(cè)示出的第一實(shí)施例的第一保護(hù)IC (即，發(fā)送側(cè)IC)的PMOS晶體管5，使得如圖9A下側(cè)示出的第九實(shí)施例的第一保護(hù)IC只包括NMOS晶體管96。而且，將外部電阻器98連接到如圖9A下側(cè)所示的第一保護(hù)IC的發(fā)送端Dout的輸出側(cè)，以將電壓上拉到VDD1。利用這個(gè)結(jié)構(gòu)，如果如圖9A下側(cè)所示的第一保護(hù)IC (S卩，發(fā)送側(cè)電路)的NMOS晶體管96執(zhí)行如圖9B中所示的開(kāi)漏輸出(即，Dout=開(kāi)路)，則電壓VDDl通過(guò)外部電阻器98施加到如圖9A上側(cè)所示的第二保護(hù)IC (即，接收側(cè)電路)的發(fā)送端Dout。因此，即使如圖9A下側(cè)所示的第一保護(hù)IC (即，發(fā)送側(cè)電路)的NMOS晶體管96截止，也可以通過(guò)上拉發(fā)送端Dout的電壓到電壓VDDl來(lái)穩(wěn)定接收端CTLD的電壓。因此，可以適當(dāng)?shù)乜刂戚敵龆薞outl的信號(hào)。[第十實(shí)施例]接下來(lái)，參照?qǐng)DIOA和圖IOB描述根據(jù)第十實(shí)施例的信號(hào)發(fā)送接收電路的結(jié)構(gòu)。
如圖IOA所示，根據(jù)第十實(shí)施例的信號(hào)發(fā)送接收電路包括提供給如圖IOA下側(cè)示出的第二保護(hù)IC (即，接收側(cè)IC)的電阻器103和PMOS晶體管104，與圖2A下側(cè)示出的第二實(shí)施例的第二保護(hù)IC類(lèi)似。此外，在如圖IOA上側(cè)示出的根據(jù)第十實(shí)施例的信號(hào)發(fā)送接收電路的第一保護(hù)IC (即，發(fā)送側(cè)IC)中，移除了提供給如圖2A上側(cè)示出的第二實(shí)施例的第一保護(hù)IC (B卩，發(fā)送側(cè)IC)的NMOS晶體管26，使得如圖IOA上側(cè)示出的第十實(shí)施例的第一保護(hù)IC只包括PMOS晶體管105。而且，將外部電阻器108連接到如圖IOA上側(cè)所示的第一保護(hù)IC的發(fā)送端Dout的輸出側(cè)，以將電壓下拉到VSS2。利用這個(gè)結(jié)構(gòu)，如果如圖IOA上側(cè)所示的第一保護(hù)IC(S卩，發(fā)送側(cè)電路)的PMOS晶體管105執(zhí)行如圖IOB中所示的開(kāi)漏輸出(即，Dout=開(kāi)路)，則電壓VSS2通過(guò)外部電阻器108施加到如圖IOA上側(cè)所示的第一保護(hù)IC (即，發(fā)送側(cè)電路)的發(fā)送端Dout。因此，即使如圖IOA上側(cè)所示的第一保護(hù)IC (B卩，發(fā)送側(cè)電路)的PMOS晶體管105截止，可以通過(guò)下拉發(fā)送端Dout的電壓到電壓VSS2來(lái)穩(wěn)定發(fā)送端Dout的電壓。因此，可以適當(dāng)?shù)乜刂戚敵龆薞outl的信號(hào)。如以上參照?qǐng)DIA至圖IOB所描述的，在根據(jù)第一至第十實(shí)施例的信號(hào)發(fā)送接收電路中，當(dāng)信號(hào)在第一和第二保護(hù)IC之間發(fā)送和接收時(shí)，接收側(cè)IC (即，第二保護(hù)IC)的MOS晶體管的柵極以外的節(jié)點(diǎn)的電壓由接收側(cè)IC內(nèi)的參考電壓等抑制。因此，根據(jù)第一至第十實(shí)施例的信號(hào)發(fā)送接收電路，可以不需要具有更高耐電壓性能的元件。S卩，如圖IA和圖IB所示，在信號(hào)發(fā)送接收電路中，發(fā)送側(cè)電路包括具有柵極和漏極并且經(jīng)配置來(lái)由低電平信號(hào)導(dǎo)通的PMOS晶體管5，所述低電平信號(hào)從內(nèi)部放電控制信號(hào)輸出電路2輸入到PMOS晶體管5的柵極；具有連接到PMOS晶體管5的柵極的柵極、連接到PMOS晶體管5的漏極的漏極和連接到地(VSSl)的源極并且經(jīng)配置來(lái)由從發(fā)送電路供給到NMOS晶體管6的柵極的高信號(hào)導(dǎo)通的發(fā)送側(cè)NMOS晶體管6 ;以及連接到NMOS晶體管6和PMOS晶體管5的各自的漏極的發(fā)送端Dout，接收側(cè)電路包括連接到發(fā)送端Dout的接收端CTLD ;具有連接到接收端CTLD的柵極、連接到生成參考電壓Vctl的參考電壓發(fā)生器電路I的漏極和連接到地(VSS2)的源極的接收側(cè)NMOS晶體管4 ;連接在NMOS晶體管4和產(chǎn)生參考電壓Vctl的參考電壓發(fā)生器電路I之間的電阻器3 ;和連接在電阻器3和NMOS晶體管4之間的輸出端Vout I?；蛘撸鐖D2A和圖2B，在信號(hào)發(fā)送接收電路，發(fā)送側(cè)電路包括其具有柵極和漏極并且經(jīng)配置來(lái)由從發(fā)送電路供給到PMOS晶體管25的柵極的低電平信號(hào)來(lái)導(dǎo)通的發(fā)送側(cè)PMOS晶體管25 ;具有連接到PMOS晶體管25的柵極的柵極、連接到PMOS晶體管25的漏極的漏極和連接到地(VSS2)的源極并且經(jīng)配置來(lái)由從發(fā)送電路供給到NMOS晶體管26的柵極的高信號(hào)導(dǎo)通的發(fā)送側(cè)NMOS晶體管26 ；以及連接到NMOS晶體管26和PMOS晶體管25的各自的漏極的發(fā)送端Dout，接收側(cè)電路包括連接到發(fā)送端Dout的接收端CTLD ;具有連接到接收端CTLD的柵極、連接到產(chǎn)生參考電壓Vctl的參考電壓發(fā)生器電路21的源極的接收側(cè)PMOS晶體管24 ;連接在PMOS晶體管24和產(chǎn)生參考電壓Vc t I的參考電壓發(fā)生器電路21之間的電阻器23 ;以及連接在電阻器23和PMOS晶體管24之間的輸出端Voutl。利用這種結(jié)構(gòu)，可以施加(添加)足夠低的電壓(Vctl)到接收從發(fā)送側(cè)IC輸出的信號(hào)的接收側(cè)IC的晶體管的源極、漏極和背柵，從而反向器反轉(zhuǎn)接收側(cè)IC的晶體管的源極、漏極和背柵的電壓。因此，即使發(fā)送側(cè)IC的輸出信號(hào)在發(fā)送側(cè)IC的電壓VDD和VSS之間充分波動(dòng)，接收側(cè)IC的晶體管最多接收VDD+Vctl得到的電壓。此外，由于信號(hào)由MOS晶體管的柵極接收，因此電流不會(huì)從發(fā)送側(cè)IC流到接收側(cè)ICo·此外，如圖3A至圖4B所示，由于信號(hào)發(fā)送接收電路包括輸入信號(hào)所供給到的多個(gè)反向器，因此可以以各種方式控制供給到接收側(cè)IC的信號(hào)。S卩，由于多個(gè)晶體管容易地管理所接收的信號(hào)，因此供給到接收側(cè)IC的信號(hào)可以以各種方式控制。此外，如圖7A至圖SB所示，如果信號(hào)發(fā)送接收電路包括開(kāi)漏輸出電路并且輸出是開(kāi)路狀態(tài)，則可以通過(guò)使參考電壓發(fā)生器電路上拉或下拉接收端的電壓來(lái)穩(wěn)定(防止不穩(wěn)定)接收端的電壓。即，即使發(fā)送側(cè)輸出電路具有開(kāi)漏輸出結(jié)構(gòu)并且輸出是開(kāi)路狀態(tài)，可以通過(guò)使電阻器等上拉或下拉接收端的電壓來(lái)穩(wěn)定接收端的電壓。因此，可以適當(dāng)?shù)乜刂乒┙o到接收端的信號(hào)。此外，如圖9A至圖IOB所示，如果信號(hào)發(fā)送接收電路包括開(kāi)漏輸出電路并且輸出是開(kāi)路狀態(tài)，則可以通過(guò)允許開(kāi)漏電路中提供的外部電阻器等上拉或下拉接收端的電壓來(lái)穩(wěn)定(防止不穩(wěn)定)接收端。因此，可以適當(dāng)?shù)乜刂乒┙o到接收端的信號(hào)。S卩，即使發(fā)送側(cè)輸出電路具有開(kāi)漏輸出結(jié)構(gòu)并且輸出是在開(kāi)路狀態(tài)，可以通過(guò)使外部電阻器等將接收端的電壓上拉或下拉到發(fā)送側(cè)VDD或VSS來(lái)穩(wěn)定接收端的電壓。因此，可以適當(dāng)?shù)乜刂乒┙o到接收端的信號(hào)，而不會(huì)使電流在發(fā)送側(cè)IC和接收側(cè)IC之間流動(dòng)。因此，根據(jù)實(shí)施例的信號(hào)發(fā)送接收電路可以不需要耐高電壓元件來(lái)承受兩個(gè)電池單元的總電壓，因此，可以簡(jiǎn)化制造過(guò)程，并且可以降低制造成本。此外，使用耐高電壓元件通常會(huì)增加布局面積。然而，根據(jù)實(shí)施例的信號(hào)發(fā)送接收電路，可以不需要承受兩個(gè)電池單元的總電壓的耐高電壓性元件。因此，可以減小布局面積。此外,保護(hù)包括串聯(lián)連接的蓄電池的電池組(或單元組)免于過(guò)充電或過(guò)放電的蓄電池保護(hù)電路，包括監(jiān)測(cè)蓄電池塊的輸出電壓波動(dòng)并且通過(guò)級(jí)聯(lián)連接檢測(cè)結(jié)果輸出端從檢測(cè)結(jié)果輸出端輸出檢測(cè)結(jié)果的多個(gè)保護(hù)電路；和具有圖IA至圖IOB所示的結(jié)構(gòu)之一的信號(hào)發(fā)送接收電路來(lái)在多個(gè)保護(hù)電路之間發(fā)送和接收檢測(cè)結(jié)果信號(hào)。利用這個(gè)結(jié)構(gòu)，蓄電池保護(hù)電路可以做得更小，并可以具有提高的性能。
注意，第一至第十實(shí)施例不限于參照?qǐng)DIA至圖IOB描述的那些示例，可以做出各種更改和變化而不脫離本發(fā)明的范圍。例如，在第一至第十實(shí)施例中，對(duì)過(guò)放電狀態(tài)的傳輸被用作描述傳輸檢測(cè)信號(hào)的信號(hào)發(fā)送接收電路的示例。然而，如第一實(shí)施例的描述中所示出的，也可以在根據(jù)第二至第十實(shí)施例的發(fā)送接收電路中傳輸過(guò)充電狀態(tài)而非過(guò)放電狀態(tài)。根據(jù)第一至第十實(shí)施例，提供了一種不引起電流在多個(gè)保護(hù)電路之間流動(dòng)并且不使用耐高壓元件的具有多個(gè)保護(hù)電路的蓄電池保護(hù)電路。利用這個(gè)結(jié)構(gòu)，能夠抑制處理成本、布局面積、元件成本或蓄電池保護(hù)電路的安裝面積的增加。此外，本發(fā)明不限于這些實(shí)施例，但可以做出各種變化和修改而不脫離本發(fā)明的范圍。
本申請(qǐng)是基于2010年3月18日向日本專(zhuān)利局提交的2010-062389號(hào)日本申請(qǐng)的優(yōu)先權(quán),通過(guò)引用方式將其全部?jī)?nèi)容合并在此。
權(quán)利要求
1.一種信號(hào)發(fā)送接收電路，包括 第一電路，包括 第一 MOS晶體管，具有柵極和漏極，并且經(jīng)配置來(lái)由供給到其柵極的低信號(hào)導(dǎo)通， 第二 MOS晶體管，具有連接到所述第一 MOS晶體管的柵極的柵極、連接到所述第一 MOS晶體管的漏極的漏極和連接 到地的源極，并且經(jīng)配置來(lái)由供給到其柵極的高信號(hào)導(dǎo)通，以及 發(fā)送端，連接到所述第一 MOS晶體管和所述第二 MOS晶體管的各自的漏極，并且經(jīng)配置來(lái)發(fā)送信號(hào)；以及第二電路，包括 接收端，連接到所述第一電路的所述發(fā)送端，并且經(jīng)配置來(lái)接收從其所述發(fā)送端發(fā)送的信號(hào)， 第三MOS晶體管，具有連接到所述接收端的柵極、連接到參考電壓發(fā)生器電路的漏極和連接到地的源極， 電阻器，連接在所述第三MOS晶體管和所述參考電壓發(fā)生器電路之間，以及 輸出端，連接在所述電阻器和所述第三MOS晶體管之間。
2.一種信號(hào)發(fā)送接收電路，包括 第一電路，包括 第一 MOS晶體管，具有柵極和漏極，并且經(jīng)配置來(lái)由供給到其柵極的低信號(hào)導(dǎo)通， 第二 MOS晶體管，具有連接到所述第一 MOS晶體管的柵極的柵極、連接到所述第一 MOS晶體管的漏極的漏極和連接到地的源極，并且經(jīng)配置來(lái)由供給到其柵極的高信號(hào)導(dǎo)通，以及 發(fā)送端，連接到所述第一 MOS晶體管和所述第二 MOS晶體管的各自的漏極，并且經(jīng)配置來(lái)發(fā)送信號(hào)；以及第二電路，包括 接收端，連接到所述第一電路的所述發(fā)送端，并且配置來(lái)接收從其所述發(fā)送端發(fā)送的信號(hào)， 第三MOS晶體管，具有連接到所述接收端的柵極和連接到參考電壓發(fā)生器電路的漏極， 電阻器，連接在所述第三MOS晶體管和所述參考電壓發(fā)生器電路之間，以及 輸出端，連接在所述電阻器和所述第三MOS晶體管之間。
3.一種信號(hào)發(fā)送接收電路，包括 第一電路，包括 第一 MOS晶體管，具有柵極和漏極，并且經(jīng)配置來(lái)由供給到其柵極的低信號(hào)導(dǎo)通， 第二 MOS晶體管，具有連接到所述第一 MOS晶體管的柵極的柵極、連接到所述第一 MOS晶體管的漏極的漏極和連接到地的源極，并且經(jīng)配置來(lái)由供給到其柵極的高信號(hào)導(dǎo)通，以及 發(fā)送端，連接到所述第一 MOS晶體管和所述第二 MOS晶體管的各自的漏極，并且經(jīng)配置來(lái)發(fā)送信號(hào)；以及第二電路，包括接收端，連接到所述第一電路的所述發(fā)送端，并且經(jīng)配置來(lái)接收從其發(fā)送端發(fā)送的信號(hào)， 第三MOS晶體管，具有連接到所述接收端的柵極、連接到參考電壓發(fā)生器電路的漏極和連接到地的源極， 電阻器，連接在所述第三MOS晶體管和所述參考電壓發(fā)生器電路之間， 輸出端，連接在所述電阻器和所述第三MOS晶體管之間， 第四MOS晶體管，具有連接到所述接收端的柵極、連接到地的漏極和連接到所述參考電壓發(fā)生器電路的源極， 外部信號(hào)接收電阻器，連接在所述第四MOS晶體管和地之間，以及 外部信號(hào)接收輸出端，連接在所述外部信號(hào)接收電阻器和所述第四MOS晶體管之間。
4.一種信號(hào)發(fā)送接收電路，包括 第一電路，包括 第一 MOS晶體管，具有柵極和漏極，并且經(jīng)配置來(lái)由供給到其柵極的低信號(hào)導(dǎo)通， 第二 MOS晶體管，具有連接到所述第一 MOS晶體管的柵極的柵極、連接到所述第一 MOS晶體管的漏極的漏極和連接到地的源極，并且經(jīng)配置來(lái)由供給到其柵極的高信號(hào)導(dǎo)通，以及 發(fā)送端，連接到所述第一 MOS晶體管和所述第二 MOS晶體管的各自的漏極，并且經(jīng)配置來(lái)發(fā)送信號(hào)；以及第二電路，包括 接收端，連接到所述第一電路的所述發(fā)送端，并且經(jīng)配置來(lái)接收從其所述發(fā)送端發(fā)送的信號(hào)， 第三MOS晶體管，具有連接到所述接收端的柵極、連接到參考電壓發(fā)生器電路的漏極， 電阻器，連接在所述第三MOS晶體管和所述參考電壓發(fā)生器電路之間， 輸出端，連接在所述電阻器和所述第三MOS晶體管之間， 第四MOS晶體管，具有連接到所述第三MOS晶體管的柵極、連接到所述第二電路的源電壓的漏極和連接到所述參考電壓發(fā)生器電路的源極， 外部信號(hào)接收電阻器，連接在所述第四MOS晶體管和所述第二電路的所述源電壓之間，以及 外部信號(hào)接收輸出端，連接在所述外部信號(hào)接收電阻器和所述第四MOS晶體管之間。
5.一種信號(hào)發(fā)送接收電路，包括 第一電路，包括 第一 MOS晶體管，具有柵極、漏極和連接到地的源極，并且經(jīng)配置來(lái)由供給到其柵極的高信號(hào)導(dǎo)通，以及 發(fā)送端，連接到所述第一 MOS晶體管的漏極，并且經(jīng)配置來(lái)發(fā)送信號(hào)；以及 第二電路，包括 接收端，連接到所述第一電路的所述發(fā)送端，并且經(jīng)配置來(lái)接收從其所述發(fā)送端發(fā)送的信號(hào)， 第二 MOS晶體管，具有連接到所述接收端的柵極、連接到參考電壓發(fā)生器電路的漏極和連接到地的源極，電阻器，連接在所述第二 MOS晶體管和所述參考電壓發(fā)生器電路之間， 輸出端，連接在所述電阻器和所述第二 MOS晶體管之間，以及 外部信號(hào)接收電阻器，連接在所述接收端和所述參考電壓發(fā)生器電路之間。
6.—種信號(hào)發(fā)送接收電路,包括 第一電路，包括 第一 MOS晶體管，具有柵極和漏極，并且經(jīng)配置來(lái)由供給到其柵極的低信號(hào)導(dǎo)通， 發(fā)送端，連接到所述第一 MOS晶體管的漏極，并且經(jīng)配置來(lái)發(fā)送信號(hào)；以及 第二電路，包括 接收端，連接到所述第一電路的所述發(fā)送端，并且經(jīng)配置來(lái)接收從其所述發(fā)送端發(fā)送的信號(hào)， 第二 MOS晶體管，具有連接到所述接收端的柵極和連接到參考電壓發(fā)生器電路的漏極， 電阻器，連接在所述第二 MOS晶體管和所述參考電壓發(fā)生器電路之間， 輸出端，連接在所述電阻器和所述第二 MOS晶體管之間，以及 外部信號(hào)接收電阻器，連接在所述接收端和所述參考電壓發(fā)生器電路之間。
7.一種信號(hào)發(fā)送接收電路，包括 第一電路，包括 第一 MOS晶體管，具有柵極、漏極和連接到地的源極，并且經(jīng)配置來(lái)由供給到其柵極的高信號(hào)導(dǎo)通， 發(fā)送端，連接到所述第一 MOS晶體管的漏極，并且經(jīng)配置來(lái)發(fā)送信號(hào)；以及 第二電路，包括 接收端，連接到所述第一電路的所述發(fā)送端，并且經(jīng)配置來(lái)接收從其所述發(fā)送端發(fā)送的信號(hào)， 第二 MOS晶體管，具有連接到所述接收端的柵極、連接到參考電壓 發(fā)生器電路的漏極和連接到地的源極， 電阻器，連接在所述第二 MOS晶體管和所述參考電壓發(fā)生器電路之間， 輸出端，連接在所述電阻器和所述第二 MOS晶體管之間，以及 外部上拉電阻器，連接到所述第一電路的所述發(fā)送端。
8.一種信號(hào)發(fā)送接收電路，包括 第一電路，包括 第一 MOS晶體管，具有柵極和漏極，并且經(jīng)配置來(lái)由供給到其柵極的低信號(hào)導(dǎo)通，以及 發(fā)送端，連接到所述第一 MOS晶體管的漏極，并且經(jīng)配置來(lái)發(fā)送信號(hào)；以及 第二電路，包括 接收端，連接到所述第一電路的所述發(fā)送端，并且經(jīng)配置來(lái)接收從其所述發(fā)送端發(fā)送的信號(hào)， 第二 MOS晶體管，具有連接到所述接收端的柵極和連接到參考電壓發(fā)生器電路的漏極， 電阻器，連接在所述第二 MOS晶體管和所述參考電壓發(fā)生器電路之間， 輸出端，連接在所述電阻器和所述第二 MOS晶體管之間，以及外部下拉電阻器，連接到所述第一電路的所述發(fā)送端。
9.如權(quán)利要求1-8中任意一項(xiàng)所述的信號(hào)發(fā)送接收電路，其中 所述電阻器由NMOS晶體管和PMOS晶體管之一構(gòu)成。
10.一種蓄電池保護(hù)電路，用于保護(hù)包括串聯(lián)連接的蓄電池的電池組或者單元組免于過(guò)充電或者過(guò)放電，所述蓄電池保護(hù)電路包括 多個(gè)保護(hù)電路，用于監(jiān)測(cè)所述蓄電池塊的輸出電壓波動(dòng)，并通過(guò)級(jí)聯(lián)連接檢測(cè)結(jié)果輸出端來(lái)從檢測(cè)結(jié)果輸出端輸出檢測(cè)結(jié)果；以及 如權(quán)利要求I至9中任意一項(xiàng)所述的信號(hào)發(fā)送接收電路，用于在多個(gè)保護(hù)電路之間發(fā)送和接收檢測(cè)結(jié)果信號(hào)。
全文摘要
一種信號(hào)發(fā)送-接收電路，包括第一電路，所述第一電路包括具有柵極和漏極的第一MOS晶體管、具有連接到所述第一MOS晶體管的柵極和漏極的柵極和漏極、和連接到地的源極的第二MOS晶體管，以及連接到所述第一和第二MOS晶體管的漏極的、發(fā)送信號(hào)的發(fā)送端；以及第二電路，包括連接到所述發(fā)送端的、接收從所述第一電路的發(fā)送端發(fā)送的信號(hào)的接收端，具有連接到所述接收端的柵極、連接到參考電壓發(fā)生器電路的漏極和連接到地的源極的第三MOS晶體管，連接在所述第三MOS晶體管和所述參考電壓發(fā)生器電路之間的電阻器，以及連接在所述電阻器和所述第三MOS晶體管之間的輸出端。
文檔編號(hào)H02J7/00GK102906960SQ20118002468
公開(kāi)日2013年1月30日 申請(qǐng)日期2011年3月14日 優(yōu)先權(quán)日2010年3月18日
發(fā)明者大島將史 申請(qǐng)人:株式會(huì)社理光