專(zhuān)利名稱(chēng)：用于利用電流信號(hào)的前沿消隱設(shè)備控制電流路徑的開(kāi)關(guān)的集成電路的制作方法
技術(shù)領(lǐng)域：
本公開(kāi)內(nèi)容涉及一種利用電流信號(hào)的前沿消隱設(shè)備的用于電流路徑的開(kāi)關(guān)的集成控制電路。
背景技術(shù)：
在切換轉(zhuǎn)換器和運(yùn)用切換功率晶體管的其它電路中，電路的操作經(jīng)常依賴(lài)于流過(guò)所述晶體管的電流。例如，在使用稱(chēng)為“峰電流模式”或者“電流編程模式”的控制模式的切換轉(zhuǎn)換器 中，功率晶體管的接通由時(shí)鐘信號(hào)(該時(shí)鐘信號(hào)例如由本地振蕩器生成或者與功率電路中的特定事件有關(guān))控制，而截止取決于流過(guò)所述晶體管的電流達(dá)到閾值水平。另外，多數(shù)切換轉(zhuǎn)換器具有如果經(jīng)過(guò)功率晶體管的電流過(guò)量則截止晶體管以避免損壞轉(zhuǎn)換器的保護(hù)電路。例如圖I示出了在典型轉(zhuǎn)換器中包括的峰電流模式類(lèi)型的典型商用集成控制電路的電路框圖。在圖2中示出了圖I的控制電路的例子波形。集成控制電路I適于控制電流Ip流過(guò)的晶體管MOS Ml的柵極端子。集成控制電路I接收反饋塊2生成的電流信號(hào)If。電流If是輸出電壓Vout的函數(shù)。從集成控制電路I的輸入汲取電流If從而生成誤差信號(hào)Ve。向PWM比較器4的反相端子施加誤差信號(hào)Ve，該P(yáng)WM比較器在非反相輸入上具有電流Ip在連接于晶體管Ml的源極與接地GND之間的電阻Rs兩端形成的電壓Vcs。比較器4的輸出是PWM鎖存器5的重置輸入R，該P(yáng)WM鎖存器在設(shè)置輸入S上具有時(shí)鐘信號(hào)CLOCK。PWM鎖存器的輸出Q連接到驅(qū)動(dòng)器6的輸入，該驅(qū)動(dòng)器用信號(hào)G驅(qū)動(dòng)晶體管Ml的柵極端子。Vdrain是在晶體管Ml的漏極端子與接地GND之間的電壓；Is是在變壓器的次級(jí)側(cè)上流動(dòng)的電流，而流過(guò)Ml的電流Ip流過(guò)變壓器初級(jí)側(cè)。放置于Ml的源極端子與接地GND之間的電阻器Rs將所述電流Ip的電平轉(zhuǎn)換成向圖I中的控制和/或保護(hù)電路提供的電壓信號(hào)Vcs。

發(fā)明內(nèi)容
在一個(gè)實(shí)施例中，一種用于利用用于消隱電流信號(hào)的前沿的設(shè)備控制電流路徑的開(kāi)關(guān)的集成電路有助于將消隱時(shí)段的持續(xù)時(shí)間設(shè)置為與電路的理想需要接近。在一個(gè)實(shí)施例中，一種用于控制適于斷開(kāi)或者閉合電流路徑的開(kāi)關(guān)的集成電路包括比較裝置，適于將第一信號(hào)與代表流過(guò)所述電流路徑的電流的第二信號(hào)進(jìn)行比較，所述比較裝置適于根據(jù)所述第二信號(hào)是否低于所述第一信號(hào)或者相反來(lái)輸出在低邏輯電平與高邏輯電平之間的第三可變信號(hào)。所述集成控制電路包括第一裝置，適于響應(yīng)于所述第三信號(hào)來(lái)輸出用于閉合或者斷開(kāi)所述開(kāi)關(guān)的驅(qū)動(dòng)信號(hào)，其特征在于它包括第二裝置，配置成檢測(cè)所述第二信號(hào)的前沿上的尖峰并且消隱所述第三信號(hào)持續(xù)第一消隱時(shí)間和第二消隱時(shí)間，第一消隱時(shí)間依賴(lài)于所述開(kāi)關(guān)的接通延遲，第二消隱時(shí)間依賴(lài)于尖峰超過(guò)所述第一信號(hào)有多久。
在一個(gè)實(shí)施例中，一種集成電路包括比較器，配置成將第一信號(hào)與代表流過(guò)電流路徑的電流的第二信號(hào)進(jìn)行比較，并且基于比較來(lái)輸出在低邏輯電平與高邏輯電平之間可變的第三信號(hào)；驅(qū)動(dòng)器級(jí)，配置成基于所述第三信號(hào)輸出驅(qū)動(dòng)信號(hào)并且配置成耦合到電流路徑的開(kāi)關(guān)；以及消隱設(shè)備，耦合于比較器與驅(qū)動(dòng)器級(jí)之間并且配置成在切換周期開(kāi)始時(shí)掩蔽第三信號(hào)持續(xù)第一時(shí)間段；基于第三信號(hào)檢測(cè)所述第二信號(hào)的前沿上的尖峰；并且在檢測(cè)到尖峰時(shí)選擇性地掩蔽所述第三信號(hào)持續(xù)第二時(shí)間段。在一個(gè)實(shí)施例中，消隱設(shè)備被配置成在所述消隱設(shè)備在第一時(shí)間段內(nèi)檢測(cè)到所述第二信號(hào)的前沿上的尖峰時(shí)掩蔽所述第三信號(hào)持續(xù)第二時(shí)間段。在一個(gè)實(shí)施例中，消隱設(shè)備被配置成在所述第一時(shí)間段內(nèi)所述第三信號(hào)從低邏輯電平上升至高邏輯電平時(shí)檢測(cè)所述第二信號(hào)的前沿上的尖峰。在一個(gè)實(shí)施例中，所述開(kāi)關(guān)是功率晶體管。在一個(gè)實(shí)施例中，消隱設(shè)備被配置成使每個(gè)切換周期中的掩蔽第三信號(hào)的多個(gè)時(shí)間段限于第一時(shí)間段和第二時(shí)間段。在一個(gè)實(shí)施例中，所述第一時(shí)間段具有基于估計(jì)最大接通延遲的持續(xù)時(shí)間。在一個(gè)實(shí)施例中，所述第二時(shí)間段具有檢測(cè)到的尖峰的持續(xù)時(shí)間給定的持續(xù)時(shí)間。在一個(gè)實(shí)施例中，消隱設(shè)備被配置成響應(yīng)于時(shí)鐘信號(hào)來(lái)開(kāi)始第一時(shí)間段。在一個(gè)實(shí)施例中，所述第二時(shí)間段具有與第一時(shí)間段相等的最大持續(xù)時(shí)間。在一個(gè)實(shí)施例中，消隱設(shè)備包括設(shè)置重置觸發(fā)器，配置成在設(shè)置輸入接收所述時(shí)鐘信號(hào)；AND門(mén)，配置成接收來(lái)自設(shè)置重置觸發(fā)器的輸出以及所述第三信號(hào)；0R門(mén)，配置 成接收所述時(shí)鐘信號(hào)和來(lái)自AND門(mén)的輸出；以及可重新觸發(fā)型的單穩(wěn)器件，耦合到OR門(mén)的輸出并且配置成在每個(gè)切換周期中觸發(fā)第一時(shí)間段并且選擇性地觸發(fā)第二時(shí)間段。在一個(gè)實(shí)施例中，消隱設(shè)備包括非可重新觸發(fā)型的第一單穩(wěn)器件，配置成觸發(fā)第一時(shí)間段；以及非可重新觸發(fā)型的第二單穩(wěn)器件，配置成觸發(fā)第二時(shí)間段，所述第一時(shí)間段具有與所述第二時(shí)間段的持續(xù)時(shí)間不同的持續(xù)時(shí)間。在一個(gè)實(shí)施例中，消隱設(shè)備被配置成在所述驅(qū)動(dòng)信號(hào)具有正沿時(shí)觸發(fā)所述第一時(shí)間段。在一個(gè)實(shí)施例中，消隱設(shè)備包括=AND門(mén)，配置成接收來(lái)自非可重新觸發(fā)型的第一單穩(wěn)器件的輸出的取反以及所述第三信號(hào)，其中第一單穩(wěn)器件被配置成響應(yīng)于所述驅(qū)動(dòng)信號(hào)的正沿而激活，并且非可重新觸發(fā)型的第二單穩(wěn)器件被配置成響應(yīng)于AND門(mén)的輸出的正沿而激活；以及控制邏輯，配置成接收從非可重新觸發(fā)型的第一單穩(wěn)器件和從非可重新觸發(fā)型的第二單穩(wěn)器件輸出的信號(hào)并且基于第一單穩(wěn)器件和第二單穩(wěn)器件的輸出信號(hào)來(lái)生成每個(gè)切換周期中的第三信號(hào)的掩蔽。在一個(gè)實(shí)施例中，控制邏輯被配置成接收第三信號(hào)并且基于第一單穩(wěn)器件的輸出信號(hào)、第二單穩(wěn)器件的輸出以及第三信號(hào)來(lái)生成第三信號(hào)的掩蔽。在一個(gè)實(shí)施例中，第二時(shí)間段具有基于尖峰的估計(jì)最大持續(xù)時(shí)間的持續(xù)時(shí)間。在一個(gè)實(shí)施例中，第一時(shí)間段具有基于接通時(shí)間段的估計(jì)最大持續(xù)時(shí)間的固定持續(xù)時(shí)間，并且第二時(shí)間段具有與檢測(cè)到的尖峰的持續(xù)時(shí)間基本上相等的持續(xù)時(shí)間。在實(shí)施例中，第一和第二時(shí)間段交疊。在一個(gè)實(shí)施例中，開(kāi)關(guān)是具有輸入電壓和輸出電壓的切換功率供應(yīng)的功率晶體管，所述電流路徑的電流與整流的輸入電壓成比例，并且所述第一信號(hào)與在參考電壓與代表輸出電壓的反饋電壓之間的誤差電壓成比例。在一個(gè)實(shí)施例中，一種系統(tǒng)包括整流器，配置成整流交變電流信號(hào)；功率晶體管，配置成斷開(kāi)和閉合耦合到整流器的電流路徑；輸出；以及控制器，控制器包括比較器，配置成將代表輸出的電壓誤差的第一信號(hào)與代表流過(guò)電流路徑的電流的第二信號(hào)進(jìn)行比較，并且基于比較來(lái)生成具有邏輯電平的第三信號(hào)；驅(qū)動(dòng)器級(jí)，配置成基于所述第三信號(hào)輸出用于功率晶體管的驅(qū)動(dòng)信號(hào)；以及消隱設(shè)備，耦合于比較器與驅(qū)動(dòng)器級(jí)之間并且配置成在切換周期開(kāi)始時(shí)掩蔽第三信號(hào)持續(xù)第一時(shí)間段；基于第三信號(hào)檢測(cè)所述第二信號(hào)的前沿上的尖峰；并且在檢測(cè)到尖峰時(shí)選擇性地掩蔽所述第三信號(hào)持續(xù)第二時(shí)間段。在一個(gè)實(shí)施例中，所述第一時(shí)間段具有比功率晶體管的估計(jì)最大接通時(shí)間更長(zhǎng)的固定持續(xù)時(shí)間。在一個(gè)實(shí)施例中，第二時(shí)間段具有由檢測(cè)到的尖峰的持續(xù)時(shí)間給定的持續(xù)時(shí)間。在一個(gè)實(shí)施例中，一種設(shè)備包括用于將第一信號(hào)與第二信號(hào)比較并且基于比較來(lái)生成邏輯信號(hào)的裝置，第二信號(hào)代表經(jīng)過(guò)電流路徑的電流；用于至少部分基于邏輯信號(hào)驅(qū)動(dòng)電流路徑中的開(kāi)關(guān)的裝置；以及用于掩蔽邏輯信號(hào)的裝置，耦合于用于比較的裝置與用于驅(qū)動(dòng)的裝置之間，其中，用于掩蔽的裝置在切換周期開(kāi)始時(shí)掩蔽邏輯信號(hào)持續(xù)接通時(shí)間段并且在檢測(cè)到尖峰時(shí)選擇性地掩蔽邏輯信號(hào)持續(xù)尖峰時(shí)間段。在一個(gè)實(shí)施例中，用于掩蔽的裝置包括用于檢測(cè)尖峰的裝置。在一個(gè)實(shí)施例中，所述接通時(shí)間段具有比開(kāi)關(guān)的估計(jì)最大接通時(shí)間更長(zhǎng)的固定持續(xù)時(shí)間。在一個(gè)實(shí)施例中，所述尖峰時(shí)間段具有基于尖峰的估計(jì)最大持續(xù)時(shí)間的固定持續(xù)時(shí)間。在一個(gè)實(shí)施例中，所述尖峰時(shí)間段具有檢測(cè)到的尖峰的持續(xù)時(shí)間給定的持續(xù)時(shí)間。在一個(gè)實(shí)施例中，一種方法包括將第一信號(hào)與第二信號(hào)進(jìn)行比較，從而生成邏輯 信號(hào)，第二信號(hào)代表經(jīng)過(guò)電流路徑的電流；至少部分基于邏輯信號(hào)來(lái)生成用于驅(qū)動(dòng)電流路徑中的開(kāi)關(guān)的驅(qū)動(dòng)信號(hào)；在開(kāi)關(guān)的每個(gè)周期中掩蔽邏輯信號(hào)持續(xù)接通時(shí)間段；并且基于邏輯信號(hào)選擇性地掩蔽邏輯信號(hào)持續(xù)尖峰時(shí)間段，其中比較、生成驅(qū)動(dòng)信號(hào)和掩蔽由一個(gè)或者多個(gè)電子設(shè)備執(zhí)行。在一個(gè)實(shí)施例中，所述接通時(shí)間段具有比開(kāi)關(guān)的估計(jì)最大接通時(shí)間更長(zhǎng)的固定持續(xù)時(shí)間。在一個(gè)實(shí)施例中，掩蔽每個(gè)切換周期中的邏輯信號(hào)限于一個(gè)接通時(shí)間段和一個(gè)尖峰時(shí)間段。在一個(gè)實(shí)施例中，所述尖峰時(shí)間段具有基于尖峰的估計(jì)最大持續(xù)時(shí)間的固定持續(xù)時(shí)間。在一個(gè)實(shí)施例中，所述尖峰時(shí)間段具有檢測(cè)到的尖峰的持續(xù)時(shí)間給定的持續(xù)時(shí)間。


各種實(shí)施例的例子特征和優(yōu)點(diǎn)將從在附圖中通過(guò)非限制例子示出的其例子實(shí)施例的下文具體描述中變得清楚，在附圖中圖I示出了根據(jù)已知技術(shù)的用于控制切換轉(zhuǎn)換器的電路；圖2示出了與圖I中的電路有關(guān)的信號(hào)的一些時(shí)間圖；圖3示出了根據(jù)已知技術(shù)的用于控制切換轉(zhuǎn)換器的另一電路；圖4示出了與圖3中的電路有關(guān)的信號(hào)的一些時(shí)間圖；圖5示出了根據(jù)一個(gè)實(shí)施例的用于利用用于消隱功率晶體管的電流信號(hào)的前沿的設(shè)備控制切換轉(zhuǎn)換器的集成電路；圖6是根據(jù)一個(gè)實(shí)施例的用于消隱功率晶體管的電流信號(hào)的前沿的設(shè)備的電路框圖；圖7是根據(jù)一個(gè)實(shí)施例的用于消隱功率晶體管的電流信號(hào)的前沿的設(shè)備的電路示意圖；圖8示出了與圖7中的設(shè)備被應(yīng)用于的圖5中的電路有關(guān)的信號(hào)的一些例子時(shí)間圖；圖9是根據(jù)實(shí)施例的用于消隱功率晶體管的電流信號(hào)的前沿的設(shè)備的電路示意圖；圖10示出了圖9中的設(shè)備的邏輯電路的實(shí)施方式和與圖9中的設(shè)備與邏輯電路的實(shí)施方式一起被應(yīng)用于的圖5中的電路有關(guān)的信號(hào)的一些時(shí)間圖；圖11示出了圖9中的設(shè)備的邏輯電路的實(shí)施方式和與圖9中的設(shè)備與邏輯電路的實(shí)施方式一起被應(yīng)用于的圖5中的電路有關(guān)的信號(hào)的一些時(shí)間圖。
具體實(shí)施例方式在下文描述中，闡述某些細(xì)節(jié)以便提供對(duì)設(shè)備、方法和產(chǎn)品的各種實(shí)施例的透徹理解。然而本領(lǐng)域技術(shù)人員將理解，無(wú)這些細(xì)節(jié)仍可實(shí)現(xiàn)其它實(shí)施例。在其它實(shí)例中，已經(jīng)在一些圖中尚未具體示出或者描述例如與功率晶體管、誤差放大器、比較器等關(guān)聯(lián)的公知結(jié)構(gòu)和方法以避免不必要地模糊實(shí)施例的描述。
除非上下文另有需要，在以下說(shuō)明書(shū)和權(quán)利要求書(shū)中，字眼“包括”及其變化、比如“包括”和“包括”將以開(kāi)放包含意義來(lái)解釋、也就是“包括但不限于”。在本說(shuō)明書(shū)全文引用“一個(gè)實(shí)施例”或者“實(shí)施例”意味著結(jié)合該實(shí)施例描述的特定特征、結(jié)構(gòu)或者特性包含于至少一個(gè)實(shí)施例中。因此，在說(shuō)明書(shū)全文各處出現(xiàn)短語(yǔ)“在一個(gè)實(shí)施例中”或者“在實(shí)施例中”未必指代相同實(shí)施例或者所有實(shí)施例。另外，可以在一個(gè)或者多個(gè)實(shí)施例中以任何適當(dāng)方式組合特定特征、結(jié)構(gòu)或者特性以獲得更多實(shí)施例。提供標(biāo)題僅為了方便而未解釋本公開(kāi)內(nèi)容或者權(quán)利要求的范圍或者含義。附圖中的單元的尺寸和相對(duì)位置未必按比例繪制。例如，各種單元的形狀和角度可以未按比例繪制，并且可以放大和定位這些單元中的一些單元以提供附圖易讀性。另外，如繪制的單元的特定形狀未必旨在于傳達(dá)關(guān)于特定單元的實(shí)際形狀的任何信息并且已經(jīng)被選擇僅為了在附圖中易于識(shí)別。參考、比如幾何形狀或者其它參考未旨在于指代理想實(shí)施例。其操作以感測(cè)流過(guò)功率晶體管的電流Ip為基礎(chǔ)的電路的問(wèn)題是實(shí)際上未代表待控制的電流的寄生信號(hào)Sp可能引起誤激活感測(cè)所述電流的比較和/或保護(hù)電路。這一類(lèi)型的條件可能在接通功率晶體管之后(也就是在電流信號(hào)Ip的前沿上)立即出現(xiàn)持續(xù)短時(shí)間區(qū)間。出于若干原因，比如寄生電容放電、功率電路中的整流器二極管的反向恢復(fù)等，通常有在電流信號(hào)Ip的前沿上疊加的尖峰Sp。這樣的尖峰的持續(xù)時(shí)間通常短，但是尖峰的幅度可能明顯高于電流信號(hào)Ip的操作幅度。這些尖峰Sp可能觸發(fā)功率晶體管的控制時(shí)段的過(guò)早結(jié)束，這可能使轉(zhuǎn)換器不規(guī)則地操作。通常以兩種不同方式解決電流信號(hào)的前沿上的尖峰Sp的問(wèn)題。第一方式是通常通過(guò)在電流感測(cè)電阻器Rs與控制設(shè)備的感測(cè)輸入之間使用低通RC電路來(lái)實(shí)現(xiàn)的濾波方式。所述RC濾波器的時(shí)間常數(shù)應(yīng)當(dāng)長(zhǎng)到足以減少尖峰幅度至有用信號(hào)的峰值以下。另一方面，時(shí)間常數(shù)不可太長(zhǎng)，否則在有用信號(hào)上引入的延遲(等于時(shí)間常數(shù))有使得電流保護(hù)裝置在實(shí)際過(guò)電流的情況下低效率的風(fēng)險(xiǎn)。通常，這一時(shí)間常數(shù)是數(shù)以百納秒計(jì)，但是發(fā)現(xiàn)在兩個(gè)上文提到的因素之間的恰當(dāng)折衷并非總是容易。此外，還可以運(yùn)用兩個(gè)附加外部部件。第二方式是在控制設(shè)備的電流感測(cè)輸入上引入尖峰抑制電流。一類(lèi)這樣的尖峰抑制電路是通常稱(chēng)為前沿消隱電路的尖峰抑制電路。圖3示出了圖I中的相同電路圖，其中已經(jīng)添加尖峰消隱塊50以消隱與流過(guò)功率晶體管Ml的電流Ip成比例的信號(hào)Vcs的前沿的尖峰Sp (見(jiàn)圖4)。塊50消隱信號(hào)Vcs持續(xù)消隱時(shí)段Tleb，因此獲得信號(hào)Vcs_b。除此之外或者取而代之，接收PWM比較器4的輸出和塊50的信號(hào)Lb輸出作為輸入的AND門(mén)7防止PWM鎖存器的重置信號(hào)R在消隱時(shí)段Tleb中具有高電平。通常，這些電路在接通功率晶體管之前被立即激活并且操作以便在接通之后的短時(shí)間區(qū)間期間消隱在處理感測(cè)的信號(hào)的電路的感測(cè)輸入和/或輸出上的信號(hào)。這一短時(shí)間區(qū)間常稱(chēng)為“消隱時(shí)段”。例如，感測(cè)輸入可以暫時(shí)被保持短路到接地或者從下游比較和/或保護(hù)電路隔離，從而它們未接收尖峰；或者，取而代之或者除此之外，可以暫時(shí)掩蔽比較和/或保護(hù)裝置的輸出，從而在后者下游的電路未接收誤信號(hào)。圖4示出了與圖3中的電路有關(guān)的信號(hào)的例子。消隱時(shí)間段的開(kāi)始和結(jié)束通常取決于單穩(wěn)、非可重新觸發(fā)的多諧振蕩器，該多諧振蕩器提供具有預(yù)設(shè)持續(xù)時(shí)間的脈沖。單穩(wěn)電路由確定功率晶體管Ml的接通的相同信號(hào)QI激活；單穩(wěn)電路確定消隱時(shí)段。
這一方式并非沒(méi)有問(wèn)題。固定消隱時(shí)段可能?chē)?yán)重限制其中可以使用控制設(shè)備的頻率范圍，這可能在通用設(shè)備中帶來(lái)麻煩。事實(shí)上，考慮消隱時(shí)段的持續(xù)時(shí)間的容差，最小持續(xù)時(shí)間必須長(zhǎng)到足以消隱尖峰。另一方面，最大持續(xù)時(shí)間不應(yīng)如此長(zhǎng)以至于由于功率晶體管的最小接通時(shí)間太長(zhǎng)而明顯減少保護(hù)電路在過(guò)電流情況下的有效性。另一方面涉及功率晶體管的接通延遲，該接通延遲依賴(lài)于功率晶體管本身、柵極驅(qū)動(dòng)器6的特性并且也依賴(lài)于在控制設(shè)備的驅(qū)動(dòng)輸出與晶體管的輸入端子(M0SFET或者IGBT的柵極)之間的接口電路。這一延遲可能難以或者不可能預(yù)測(cè)并且也可以被調(diào)整以減少在接通時(shí)生成的電磁噪聲。長(zhǎng)接通延遲可以基本上減少消隱時(shí)段的有效持續(xù)時(shí)間。已經(jīng)提出其它方式以克服上文提到的問(wèn)題。美國(guó)專(zhuān)利No. 5，418，410描述一種電路，在該電路中，消隱時(shí)間段的結(jié)束取決于驅(qū)動(dòng)電壓超過(guò)確定的值，使得預(yù)計(jì)功率晶體管全接通并且前沿尖峰消失。它是一種自適應(yīng)前沿消隱形式，即該形式使消隱時(shí)段的持續(xù)時(shí)間適應(yīng)功率晶體管的特性。然而可能未總是感測(cè)向晶體管的輸入端子實(shí)際施加的電壓(例如當(dāng)晶體管是在控制設(shè)備以外的分立部件并且存在上文提到的接口電路時(shí))。由于在晶體管的輸入端子上的電壓總是低于在驅(qū)動(dòng)電路的輸出的電壓，所以它可能造成比所需更短的消隱時(shí)段。在美國(guó)專(zhuān)利No. 6，144，245中，描述一種系統(tǒng)，其中消隱時(shí)段在末驅(qū)動(dòng)級(jí)提供的電流超過(guò)確定的閾值時(shí)開(kāi)始，并且在所述電流降至該值以下時(shí)結(jié)束。這一方法形成即使驅(qū)動(dòng)電壓未直接可獲得而仍然可應(yīng)用的自適應(yīng)前沿消隱，但是它的操作可能受驅(qū)動(dòng)電流脈沖流過(guò)的寄生部件(電感和電容)存在于電路中所影響。這些寄生元件可能諧振并且生成可能在晶體管全接通之前暫時(shí)減少驅(qū)動(dòng)電流至上文提到的閾值以下的振蕩。這將造成消隱時(shí)段的提早結(jié)束。另外，當(dāng)驅(qū)動(dòng)MOSFET或者IGBT時(shí)，應(yīng)當(dāng)保證驅(qū)動(dòng)電路的供應(yīng)電壓明顯高于平穩(wěn)電壓，否則驅(qū)動(dòng)電流減少至閾值以下可能由于具有低差分電壓的驅(qū)動(dòng)器的電流容量的自然損耗而出現(xiàn)。在美國(guó)專(zhuān)利No. 7，151，679中，描述一種具有可變消隱時(shí)間段的電路。持續(xù)時(shí)間是轉(zhuǎn)換器的輸出負(fù)載的函數(shù)它在負(fù)載重時(shí)更長(zhǎng)、在負(fù)載更輕時(shí)更短。這一系統(tǒng)中的問(wèn)題是在負(fù)載輕時(shí)消隱時(shí)間段的減少可能容易使消隱無(wú)效事實(shí)上，在前沿尖峰主要?dú)w因于寄生電容的放電的情況下，所述尖峰的持續(xù)時(shí)間幾乎獨(dú)立于負(fù)載條件。圖5示出了切換轉(zhuǎn)換器10，該切換轉(zhuǎn)換器包括用于開(kāi)關(guān)的集成控制電路(如圖所示為功率晶體管Ml)，該開(kāi)關(guān)適于閉合或者斷開(kāi)電流Ip流的電流路徑。集成控制電路I包括設(shè)備，該設(shè)備如圖所示為消隱塊100，該消隱塊被配置成消隱與流過(guò)功率晶體管Ml的電流Ip成比例的信號(hào)Vcs的前沿。
集成電路I包括比較器4，該比較器適于將第一信號(hào)Ve與代表流過(guò)所述電流路徑的電流Ip的第二信號(hào)Vcs進(jìn)行比較；比較器4適于根據(jù)所述第二信號(hào)Vcs是否低于所述第一信號(hào)Ve或者相反來(lái)輸出在低邏輯電平與高邏輯電平之間可變的第三信號(hào)Vc。集成控制電路包括驅(qū)動(dòng)器6，該驅(qū)動(dòng)器適于響應(yīng)于第三信號(hào)Vc來(lái)輸出用于閉合或者斷開(kāi)功率晶體管Ml的驅(qū)動(dòng)信號(hào)G。另外，它包括設(shè)備10，該設(shè)備適于在從Ml接通起的第一時(shí)間段Tl內(nèi)出現(xiàn)第二信號(hào)Vcs的前沿上存在尖峰Sp時(shí)消隱第三信號(hào)Vc持續(xù)如下時(shí)間段，該時(shí)間段依賴(lài)于所述尖峰Sp的持續(xù)時(shí)間的Tsmax。集成控制電路I具體適于控制電流Ip流過(guò)的晶體管MOS Ml的柵極端子，該電流與作為整流電壓Vac的輸入電壓Vin成比例。集成控制電路I接收反饋塊2生成的電流信號(hào)If。電流If是輸出電壓Vout的函數(shù)。從集成控制電流I的輸入汲取的電流If，從而造成生成誤差信號(hào)Ve。向PWM比較器4的反相輸入提供信號(hào)Ve，該P(yáng)WM比較器在非反相輸入上具有電流Ip在連接于Ml的源極與接地GND之間的電流感測(cè)電阻器Rs兩端形成的電壓Vcs。比較器4的輸出是向設(shè)備10的輸入饋送的第三信號(hào)Vc，并且設(shè)備10的輸出是PWM鎖存器5的重置輸入,PWM鎖存器5在設(shè)置輸入S上具有時(shí)鐘信號(hào)CLOCK。向驅(qū)動(dòng)器6輸入輸出信號(hào)Q，該驅(qū)動(dòng)器如圖所示用信號(hào)G驅(qū)動(dòng)晶體管Ml的柵極端子。Vdrain是在晶體管Ml的漏極端子與接地GND之間的電壓；Is是在變壓器T的次級(jí)側(cè)上流動(dòng)的電流，而流過(guò)Ml的電流Ip流過(guò)變壓器初級(jí)側(cè)?？梢韵蚩刂齐娐稩的各種電路部件供應(yīng)與共同供應(yīng)電壓(未示出)相等或者更低的供應(yīng)電壓，并且這些電路部件具有連接到與共同供應(yīng)電壓關(guān)聯(lián)的接地GND的電路部分。圖6示出了設(shè)備10的實(shí)施例的示意框圖，該設(shè)備用于消隱功率晶體管Ml的電流信號(hào)Ip的前沿。所述設(shè)備10對(duì)PWM比較器4的輸出操作，并且在PWM鎖存器5的重置輸入生成信號(hào)R。設(shè)備10包括評(píng)估邏輯11，該評(píng)估邏輯適于評(píng)估信號(hào)Vc是否為有意義的信號(hào)或者擾動(dòng)，比如尖峰。設(shè)備10包括擾動(dòng)消隱器，該擾動(dòng)消隱器包括塊12和AND門(mén)13，該擾動(dòng)消隱器適于如果信號(hào)Vc的值是擾動(dòng)并且只要所述信號(hào)Vc是擾動(dòng)則利用信號(hào)Tl消隱信號(hào)Vc持續(xù)消隱時(shí)段。信號(hào)Vc和信號(hào)Tl耦合到AND門(mén)13的輸入，該AND門(mén)被配置成向PWM鎖存器5提供信號(hào)R。信號(hào)Vc是如下邏輯信號(hào)，該邏輯信號(hào)在信號(hào)Vcs達(dá)到信號(hào)Ve時(shí)處于高邏輯電平并且在信號(hào)Vcs低于信號(hào)Ve時(shí)保持于低邏輯電平，即接地GND。在信號(hào)Vcs的前沿上存在尖峰Sp (前沿尖峰Sp)時(shí)，信號(hào)Vc變成高邏輯電平持續(xù)所述尖峰的持續(xù)時(shí)間；這視為設(shè)備10的擾動(dòng)并且被消隱。圖7示出了根據(jù)第一實(shí)施例的功率晶體管的電流信號(hào)的前沿消隱設(shè)備10 ;圖8示出了與圖5中的電路的實(shí)施例有關(guān)的波形，該實(shí)施例運(yùn)用圖7的設(shè)備10的實(shí)施例。信號(hào)CLOCK是本地振蕩器或者檢測(cè)到功率電路中出現(xiàn)的特定事件的另一電路生成的很短持續(xù)時(shí)間的脈沖。如已經(jīng)說(shuō)明的那樣，時(shí)鐘信號(hào)是PWM鎖存器5的輸入信號(hào)S，并且使晶體管Ml接通。這一時(shí)鐘信號(hào)也去往OR門(mén)101的一個(gè)輸入和設(shè)置-重置觸發(fā)器FFl的設(shè)置輸入S。PWM比較器4的輸出是兩個(gè)AND門(mén)102和103的一個(gè)輸入。AND門(mén)102的另一輸入是觸發(fā)器FFl的輸出Q，而AND門(mén)102的輸出Al是觸發(fā)器FFl的重置輸入Rl和OR門(mén)101的另一輸入二者。評(píng)估邏輯11包括觸發(fā)器FFl和AND門(mén)102。向?qū)φ孛舾械目芍匦掠|發(fā)型的單穩(wěn)MFl饋送OR門(mén)101的輸出。單穩(wěn)MFl的輸出LEB在向它的輸入施加變正沿時(shí)變低，即變成接地GND持續(xù)利用內(nèi)部計(jì)數(shù)器固定的時(shí)間Tl。當(dāng)施加CLOCK信號(hào)時(shí)，Vcs初始為零，因而Vc處于低電平、即為接地GND，并且門(mén)102的輸出為零。在OR門(mén)101的輸出上出現(xiàn)的脈沖的后續(xù)正沿激活單穩(wěn)MF1，并且它的輸出LEB變成邏輯低電平持續(xù)時(shí)間Tl。將通常將時(shí)間Tl選擇成確實(shí)比功率晶體管的最大接通延遲Tdmax更長(zhǎng)。在時(shí)鐘脈沖CLOCK到來(lái)時(shí)打開(kāi)的持續(xù)時(shí)間為T(mén)l的時(shí)間窗期間，如果信號(hào)Vc變成高邏輯電平，則門(mén)102允許這一信號(hào)通過(guò)，而AND門(mén)103朝著PWM鎖存器的重置阻塞它。然后，如果存在于信號(hào)Vcs中的前沿尖峰Sp具有充分幅度(即它是Vcs ^ Ve)，則它將在某一瞬間Td ( Tl觸發(fā)PWM比較器4，并且將通過(guò)AND門(mén)102在MFl的輸入施加另一正沿。由 于單穩(wěn)MFl可重新觸發(fā)，所以將重置單穩(wěn)MFl的內(nèi)部計(jì)數(shù)并且將從這一瞬間再次對(duì)低輸出電平的時(shí)間段Tl計(jì)數(shù)，從而通過(guò)門(mén)103延長(zhǎng)信號(hào)Vc的消隱。時(shí)間段T也應(yīng)當(dāng)長(zhǎng)到足以覆蓋前沿尖峰的最大持續(xù)時(shí)間Tsmax以便抑制它。在單穩(wěn)MF I的重新觸發(fā)操作期間，AND門(mén)102的輸出重置觸發(fā)器FF1，因此它不允許在該切換周期期間再一次重新觸發(fā)單穩(wěn)MFl :事實(shí)上，為了重新實(shí)現(xiàn)單穩(wěn)MFl的重新觸發(fā)，后繼CLOCK脈沖需要再次設(shè)置觸發(fā)器FFl。這一功能防止由于噪聲所致的信號(hào)Vcs的可能回彈反復(fù)地觸發(fā)單穩(wěn)MFl。這樣的回彈可能造成很長(zhǎng)消隱時(shí)間，這些很長(zhǎng)消隱時(shí)間可能容易損害整個(gè)轉(zhuǎn)換器的操作。因此，觸發(fā)器FFl執(zhí)行去回彈動(dòng)作。當(dāng)時(shí)段Tb = Td+Tl結(jié)束時(shí)，信號(hào)LEB變成高電平，AND門(mén)103對(duì)信號(hào)Vc的消隱結(jié)束，并且所述信號(hào)然后能夠重置PWM鎖存器5以允許截止功率晶體管Ml。如果前沿尖峰Sp未大到足以觸發(fā)PWM比較器4(這在圖8中借助虛線來(lái)示出)，則不會(huì)觸發(fā)MFl并且消隱時(shí)段將限于第一時(shí)間窗Tl。因此利用這一電路可以獲得在Tl與2*T1之間具有連續(xù)性的可變消隱時(shí)段。公開(kāi)的電路使用應(yīng)當(dāng)比功率晶體管的最大接通延遲Tdmax和前沿尖峰的最大持續(xù)時(shí)間Tsmax 二者更長(zhǎng)的單個(gè)消隱時(shí)段Tl,即Tl > max(Tdmax, Tsmax)。這可能在大規(guī)格功率晶體管的情況下成問(wèn)題接通延遲可能比前沿尖峰的持續(xù)時(shí)間明顯更長(zhǎng)，因此造成消隱時(shí)段的太長(zhǎng)持續(xù)時(shí)間。圖9示出了根據(jù)第二實(shí)施例的用于對(duì)功率晶體管的電流信號(hào)的前沿消隱的設(shè)備10。信號(hào)Q是PWM鎖存器5的輸出。Q的高邏輯電平保持柵極驅(qū)動(dòng)器6接通。因此當(dāng)在接通時(shí)有信號(hào)Q的正沿，激活對(duì)正沿敏感的非可重新觸發(fā)型的單穩(wěn)MF10，并且它的輸出LEBl變低，即變成GND持續(xù)時(shí)間段T2。與圖7的先前電路相似，通常將時(shí)間T2選擇成確實(shí)比功率晶體管Ml的最大接通延遲Tdmax更長(zhǎng)。將信號(hào)(即取反的信號(hào)LEB1)帶到AND門(mén)201的輸入，該AND門(mén)在另一輸入
上接收信號(hào)Vc，該信號(hào)是PWM比較器4的輸出。因此限定持續(xù)時(shí)間T2的時(shí)間窗，在該時(shí)間窗期間，如果信號(hào)Vc變高，則門(mén)201允許信號(hào)Vc通過(guò)。然后，如果信號(hào)Vcs中的前沿尖峰Sp具有充分幅度(即它高于Ve)，則在某一瞬間Td ( T2將借助門(mén)201向非可重新觸發(fā)型的單穩(wěn)MF20的輸入施加正沿。由于MF20對(duì)正沿敏感，所以它的輸出LEB2將變低持續(xù)如下時(shí)間Tl，該時(shí)間長(zhǎng)到足以覆蓋前沿尖峰Sp的持續(xù)時(shí)間。向功能塊202提供信號(hào)LEBl和LEB2，該功能塊也可以在其另一輸入上接收信號(hào)Vc0塊202生成信號(hào)MASK，該信號(hào)通過(guò)門(mén)203消隱PWM比較器4的輸出Vc，因此防止重置PWM鎖存器5持續(xù)時(shí)段Tb。在Tb結(jié)束時(shí)，將允許信號(hào)Vc通過(guò)重置PWM鎖存器5并且截止功率晶體管Ml。與處理信號(hào)LEB1、LEB2和Vc的邏輯網(wǎng)絡(luò)的不同內(nèi)部配置對(duì)應(yīng)的用于生成信號(hào)MASK的不同標(biāo)準(zhǔn)是可能的。在圖10中示出了功能塊202的第一例子實(shí)施方式以及與它一旦插入于圖5中的電路中時(shí)的操作有關(guān)的波形。在這一情況下，兩個(gè)信號(hào)LEBl和LEB2的邏輯AND給定信號(hào)MASK。如果所述尖峰 高于Ve持續(xù)充分時(shí)間段，則結(jié)果是可以從最小值T2向最大值T1+T2連續(xù)改變的消隱時(shí)段Tb = Td+Tl ο 因此T2 彡 Tb = Td+Tl ( T1+T2。值得注意的是，即使前沿尖峰在時(shí)間段T2內(nèi)滅失，仍然有Tb = Td+Tl。如與第一實(shí)施例的設(shè)備10比較，優(yōu)點(diǎn)是有可能分開(kāi)地選擇Tl和T2，以便使它們適應(yīng)對(duì)它們的選擇有影響的兩個(gè)不同現(xiàn)象的持續(xù)時(shí)間Td和Ts T2 > Tdmax, Tl > Tsmax。在圖11中示出了功能塊202的第二實(shí)施方式以及與它一旦插入于圖5中的電路中時(shí)的操作有關(guān)的波形。在這一情況下，信號(hào)LEBl與信號(hào)丙(即取反的Vc信號(hào))和信號(hào)LEB2的邏輯OR的邏輯AND給定信號(hào)MASK。結(jié)果是將具有最小值T2的消隱時(shí)段Tb。同樣，如果尖峰Sp延伸超出時(shí)間段T2，則只要信號(hào)Vc保持高，即只要尖峰Sp在前述觸發(fā)電平以上而未超出，時(shí)段Tb的持續(xù)時(shí)間將延伸超出T2，然而持續(xù)時(shí)間不長(zhǎng)于時(shí)間段Tl。因此T2彡Tb = Td+Ts彡T1+T2而Ts是尖峰Sp的持續(xù)時(shí)間、Ts低于或者等于Tsmax。因此，也在這一情況下，Tb的最大持續(xù)時(shí)間是T1+T2 ;然而優(yōu)點(diǎn)是在中間情況下Tb的持續(xù)時(shí)間足以抑制尖峰而未比所需更長(zhǎng)。也值得注意的是單穩(wěn)MFl和MF2為非可重新觸發(fā)，因此在信號(hào)Vcs上的可能回彈不會(huì)影響電路操作。這使得防回彈觸發(fā)器不必要。也在這一情況下，可以選擇Tl和T2以便使它們適應(yīng)Td和Ts的最大持續(xù)時(shí)間T2
>Tdmax, Tl > Tsmax。值得注意的是在將電流帶到信號(hào)Vcs總是在Ve以上這樣的值的轉(zhuǎn)換器超載的情況下，功率晶體管的最小接通時(shí)間將至少為T(mén)bmax,該Tbmax在圖6中的設(shè)備的情況下為2*T1而在圖9中的設(shè)備的情況下為T(mén)l+T2(有兩個(gè)選項(xiàng))。也值得注意的是，在例子實(shí)施例中，信號(hào)Vcs在所有時(shí)間可用，因?yàn)椴僮髟砘趶臄_動(dòng)弓I起的影響本身開(kāi)始拒絕擾動(dòng)。由于功率晶體管Ml的接通延遲，通過(guò)使用PWM比較器4下游的設(shè)備10來(lái)減少實(shí)際消隱時(shí)間減少的影響。另外，消隱時(shí)段Tl的持續(xù)時(shí)間可以適應(yīng)電路的需要。因此，抑制前沿尖峰的能力可以與維持高效限制穿過(guò)功率晶體管的電流的能力、甚至與相對(duì)高切換頻率組合。事實(shí)上，可以實(shí)現(xiàn)功率晶體管Ml的短最小接通時(shí)間。最后，如果如沿尖峰Sp的幅度使得它未引起PWM比較器4的非所需切換(如果功率晶體管在接通時(shí)在所謂的“軟切換”條件之下工作，則該非所需切換可能容易出現(xiàn))，則減少前沿消隱的持續(xù)時(shí)間?？梢越M合上文描述的各種實(shí)施例以提供更多實(shí)施例。如果必要?jiǎng)t可以修改實(shí)施例的方面以運(yùn)用各種專(zhuān)利、申請(qǐng)和公開(kāi)文獻(xiàn)的概念以提供更多實(shí)施例。可以按照上文詳述的描述對(duì)實(shí)施例進(jìn)行這些和其它改變。一般 而言，在所附權(quán)利要求中，使用的術(shù)語(yǔ)不應(yīng)解釋為使權(quán)利要求限于在說(shuō)明書(shū)和權(quán)利要求書(shū)中公開(kāi)的具體實(shí)施例而應(yīng)解釋為包括所有可能實(shí)施例以及這樣的權(quán)利要求有權(quán)具有的等效含義的全范圍。因而，公開(kāi)內(nèi)容未限制權(quán)利要求。
權(quán)利要求
1.一種集成電路，包括 比較器，配置成將第一信號(hào)與代表流過(guò)電流路徑的電流的第二信號(hào)進(jìn)行比較，并且基于所述比較來(lái)輸出在低邏輯電平與高邏輯電平之間可變的第三信號(hào)； 驅(qū)動(dòng)器級(jí)，配置成基于所述第三信號(hào)輸出驅(qū)動(dòng)信號(hào)并且配置成耦合到所述電流路徑的開(kāi)關(guān)；以及 消隱設(shè)備，耦合于所述比較器與所述驅(qū)動(dòng)器級(jí)之間并且配置成 在切換周期開(kāi)始時(shí)掩蔽所述第三信號(hào)持續(xù)第一時(shí)間段； 基于所述第三信號(hào)檢測(cè)所述第二信號(hào)的前沿上的尖峰；并且 在檢測(cè)到尖峰時(shí)選擇性地掩蔽所述第三信號(hào)持續(xù)第二時(shí)間段。
2.根據(jù)權(quán)利要求I所述的集成電路，其中所述消隱設(shè)備被配置成在所述消隱設(shè)備在所述第一時(shí)間段內(nèi)檢測(cè)到所述第二信號(hào)的所述前沿上的尖峰時(shí)掩蔽所述第三信號(hào)持續(xù)所述第二時(shí)間段。
3.根據(jù)權(quán)利要求2所述的集成電路，其中所述消隱設(shè)備被配置成在所述第一時(shí)間段內(nèi)在所述第三信號(hào)從所述低邏輯電平上升至所述高邏輯電平時(shí)檢測(cè)所述第二信號(hào)的所述前沿上的尖峰。
4.根據(jù)權(quán)利要求I所述的集成電路，其中所述開(kāi)關(guān)是功率晶體管。
5.根據(jù)權(quán)利要求I所述的集成電路，其中所述消隱設(shè)備被配置成使每個(gè)切換周期中的掩蔽所述第三信號(hào)的多個(gè)時(shí)間段限于所述第一時(shí)間段和所述第二時(shí)間段。
6.根據(jù)權(quán)利要求I所述的集成電路，其中所述第一時(shí)間段具有基于估計(jì)的最大接通延遲的持續(xù)時(shí)間。
7.根據(jù)權(quán)利要求I所述的集成電路，其中所述第二時(shí)間段具有由所檢測(cè)到的尖峰的持續(xù)時(shí)間給定的持續(xù)時(shí)間。
8.根據(jù)權(quán)利要求6所述的集成電路，其中所述消隱設(shè)備被配置成響應(yīng)于時(shí)鐘信號(hào)來(lái)開(kāi)始所述第一時(shí)間段。
9.根據(jù)權(quán)利要求8所述的集成電路，其中所述第二時(shí)間段具有與所述第一時(shí)間段相等的最大持續(xù)時(shí)間。
10.根據(jù)權(quán)利要求8所述的集成電路，其中所述消隱設(shè)備包括 設(shè)置重置觸發(fā)器，配置成在設(shè)置輸入處接收所述時(shí)鐘信號(hào)； AND門(mén)，配置成接收來(lái)自所述設(shè)置重置觸發(fā)器的輸出以及所述第三信號(hào)； OR門(mén)，配置成接收所述時(shí)鐘信號(hào)和來(lái)自所述AND門(mén)的輸出；以及可重新觸發(fā)型的單穩(wěn)器件，耦合到所述OR門(mén)的輸出并且配置成在每個(gè)切換周期中觸發(fā)所述第一時(shí)間段并且選擇性地觸發(fā)所述第二時(shí)間段。
11.根據(jù)權(quán)利要求I所述的集成電路，其中所述消隱設(shè)備包括 非可重新觸發(fā)型的第一單穩(wěn)器件，配置成觸發(fā)所述第一時(shí)間段；以及 非可重新觸發(fā)型的第二單穩(wěn)器件，配置成觸發(fā)所述第二時(shí)間段，所述第一時(shí)間段具有與所述第二時(shí)間段的持續(xù)時(shí)間不同的持續(xù)時(shí)間。
12.根據(jù)權(quán)利要求11所述的集成電路，其中所述消隱設(shè)備被配置成在所述驅(qū)動(dòng)信號(hào)具有正沿時(shí)觸發(fā)所述第一時(shí)間段。
13.根據(jù)權(quán)利要求11所述的集成電路，其中所述消隱設(shè)備包括AND門(mén)，配置成接收來(lái)自所述非可重新觸發(fā)型的所述第一單穩(wěn)器件的輸出的取反以及所述第三信號(hào)，其中所述第一單穩(wěn)器件被配置成響應(yīng)于所述驅(qū)動(dòng)信號(hào)的正沿而激活，并且所述非可重新觸發(fā)型的所述第二單穩(wěn)器件被配置成響應(yīng)于所述AND門(mén)的輸出的正沿而激活；以及 控制邏輯，配置成接收從所述非可重新觸發(fā)型的所述第一單穩(wěn)器件和從所述非可重新觸發(fā)型的所述第二單穩(wěn)器件輸出的信號(hào)，并且基于所述第一單穩(wěn)器件和所述第二單穩(wěn)器件的輸出信號(hào)來(lái)生成每個(gè)切換周期中的所述第三信號(hào)的掩蔽。
14.根據(jù)權(quán)利要求13所述的集成電路，其中所述控制邏輯被配置成接收所述第三信號(hào)并且基于所述第一單穩(wěn)器件的所述輸出信號(hào)、所述第二單穩(wěn)器件的輸出以及第三信號(hào)來(lái)生成所述第三信號(hào)的所述掩蔽。
15.根據(jù)權(quán)利要求I所述的集成電路，其中所述第二時(shí)間段具有基于尖峰的估計(jì)的最大持續(xù)時(shí)間的持續(xù)時(shí)間。
16.根據(jù)權(quán)利要求I所述的集成電路，其中所述第一時(shí)間段具有基于接通時(shí)間段的估計(jì)最大持續(xù)時(shí)間的固定持續(xù)時(shí)間，并且所述第二時(shí)間段具有與所檢測(cè)到的尖峰的持續(xù)時(shí)間基本上相等的持續(xù)時(shí)間。
17.根據(jù)權(quán)利要求16所述的集成電路，其中所述第一時(shí)間段和所述第二時(shí)間段交疊。
18.根據(jù)權(quán)利要求I所述的集成電路，其中所述開(kāi)關(guān)是具有輸入電壓和輸出電壓的切換功率供應(yīng)的功率晶體管，所述電流路徑的所述電流與經(jīng)整流的輸入電壓成比例，并且所述第一信號(hào)與在參考電壓與代表所述輸出電壓的反饋電壓之間的誤差電壓成比例。
19.一種系統(tǒng),包括 整流器，配置成整流交變電流信號(hào)； 功率晶體管，配置成斷開(kāi)和閉合電流路徑，耦合到所述整流器； 輸出；以及 控制器，所述控制器包括 比較器，配置成將代表所述輸出的電壓誤差的第一信號(hào)與代表流過(guò)所述電流路徑的電流的第二信號(hào)進(jìn)行比較，并且基于所述比較來(lái)生成具有邏輯電平的第三信號(hào)； 驅(qū)動(dòng)器級(jí)，配置成基于所述第三信號(hào)輸出用于所述功率晶體管的驅(qū)動(dòng)信號(hào)；以及 消隱設(shè)備，耦合于所述比較器與所述驅(qū)動(dòng)器級(jí)之間并且配置成 在切換周期開(kāi)始時(shí)掩蔽所述第三信號(hào)持續(xù)第一時(shí)間段； 基于所述第三信號(hào)檢測(cè)所述第二信號(hào)的前沿上的尖峰；并且 在檢測(cè)到尖峰時(shí)選擇性地掩蔽所述第三信號(hào)持續(xù)第二時(shí)間段。
20.根據(jù)權(quán)利要求19所述的系統(tǒng)，其中所述第一時(shí)間段具有比所述功率晶體管的估計(jì)的最大接通時(shí)間更長(zhǎng)的固定持續(xù)時(shí)間。
21.根據(jù)權(quán)利要求20所述的系統(tǒng)，其中所述第二時(shí)間段具有由所檢測(cè)到的尖峰的持續(xù)時(shí)間給定的持續(xù)時(shí)間。
22.—種設(shè)備,包括 用于將第一信號(hào)與第二信號(hào)進(jìn)行比較并且基于所述比較來(lái)生成邏輯信號(hào)的裝置，所述第二信號(hào)代表經(jīng)過(guò)電流路徑的電流； 用于至少部分基于所述邏輯信號(hào)驅(qū)動(dòng)所述電流路徑中的開(kāi)關(guān)的裝置；以及用于掩蔽所述邏輯信號(hào)的裝置，耦合于所述用于比較的裝置與所述用于驅(qū)動(dòng)的裝置之間，其中所述用于掩蔽的裝置在切換周期開(kāi)始時(shí)掩蔽所述邏輯信號(hào)持續(xù)接通時(shí)間段并且在檢測(cè)到尖峰時(shí)選擇性地掩蔽所述邏輯信號(hào)持續(xù)尖峰時(shí)間段。
23.根據(jù)權(quán)利要求22所述的設(shè)備，其中所述用于掩蔽的裝置包括用于檢測(cè)尖峰的裝置。
24.根據(jù)權(quán)利要求22所述的設(shè)備，其中所述接通時(shí)間段具有比所述開(kāi)關(guān)的估計(jì)的最大接通時(shí)間更長(zhǎng)的固定持續(xù)時(shí)間。
25.根據(jù)權(quán)利要求22所述的設(shè)備，其中所述尖峰時(shí)間段具有基于尖峰的估計(jì)的最大持續(xù)時(shí)間的固定持續(xù)時(shí)間。
26.根據(jù)權(quán)利要求22所述的設(shè)備，其中所述尖峰時(shí)間段具有由所檢測(cè)到的尖峰的持續(xù)時(shí)間給定的持續(xù)時(shí)間。
27.—種方法,包括 將第一信號(hào)與第二信號(hào)進(jìn)行比較，生成邏輯信號(hào)，所述第二信號(hào)代表經(jīng)過(guò)電流路徑的電流； 至少部分基于所述邏輯信號(hào)來(lái)生成用于驅(qū)動(dòng)所述電流路徑中的開(kāi)關(guān)的驅(qū)動(dòng)信號(hào)；在所述開(kāi)關(guān)的每個(gè)周期中掩蔽所述邏輯信號(hào)持續(xù)接通時(shí)間段；并且基于所述邏輯信號(hào)選擇性地掩蔽所述邏輯信號(hào)持續(xù)尖峰時(shí)間段，其中所述比較、所述生成所述驅(qū)動(dòng)信號(hào)和所述掩蔽由一個(gè)或者多個(gè)電子設(shè)備執(zhí)行。
28.根據(jù)權(quán)利要求27所述的方法，其中所述接通時(shí)間段具有比所述開(kāi)關(guān)的估計(jì)的最大接通時(shí)間更長(zhǎng)的固定持續(xù)時(shí)間。
29.根據(jù)權(quán)利要求27所述的方法，其中所述掩蔽每個(gè)切換周期中的所述邏輯信號(hào)限于一個(gè)接通時(shí)間段和一個(gè)尖峰時(shí)間段。
30.根據(jù)權(quán)利要求27所述的方法，其中所述尖峰時(shí)間段具有基于尖峰的估計(jì)的最大持續(xù)時(shí)間的固定持續(xù)時(shí)間。
31.根據(jù)權(quán)利要求27所述的方法，其中所述尖峰時(shí)間段具有由所檢測(cè)到的尖峰的持續(xù)時(shí)間給定的持續(xù)時(shí)間。
全文摘要
描述一種開(kāi)關(guān)的集成控制電路，該集成控制電路適于斷開(kāi)或者閉合電流路徑；所述集成電路包括用于將第一信號(hào)與代表流過(guò)所述電流路徑的電流的第二信號(hào)進(jìn)行比較的比較器。比較器根據(jù)所述第二信號(hào)是否低于所述第一信號(hào)或者相反輸出在低邏輯電平與高邏輯電平之間的第三可變信號(hào)；集成電路具有用于響應(yīng)于第三信號(hào)生成用于驅(qū)動(dòng)所述開(kāi)關(guān)的信號(hào)的驅(qū)動(dòng)器并且配置成檢測(cè)所述第二信號(hào)的前沿上的尖峰以消隱所述第三信號(hào)持續(xù)第一消隱時(shí)間段和第二消隱時(shí)段，第一消隱時(shí)間段依賴(lài)于所述開(kāi)關(guān)的接通延遲，第二消隱時(shí)段依賴(lài)于所述第二信號(hào)的前沿上的所述尖峰的持續(xù)時(shí)間。
文檔編號(hào)H02M3/335GK102948060SQ201180030370
公開(kāi)日2013年2月27日 申請(qǐng)日期2011年5月2日 優(yōu)先權(quán)日2010年5月4日
發(fā)明者C·斯皮尼, C·亞德朗納 申請(qǐng)人:意法半導(dǎo)體股份有限公司