專利名稱：信號(hào)處理方法、裝置和系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電力電子控制領(lǐng)域，特別是指一種信號(hào)處理的控制方法、裝置和系統(tǒng)。
背景技術(shù)：
電壓型多電平變頻器包括多個(gè)串聯(lián)的功率單元或功率器件，其控制系統(tǒng)中包括 FPGA控制芯片。FPGA芯片接收控制信息，經(jīng)過(guò)運(yùn)算得到PWM控制字；通過(guò)PWM控制字和狀態(tài)機(jī)的狀態(tài)信息輸出PWM的脈沖驅(qū)動(dòng)信號(hào)。FPGA將PWM的脈沖驅(qū)動(dòng)信號(hào)輸出至功率單元或功率器件，用于控制其切換狀態(tài)。由于FPGA的運(yùn)算能力較低，運(yùn)算PWM控制字的時(shí)間較長(zhǎng)，輸出PWM的脈沖驅(qū)動(dòng)信號(hào)的時(shí)間較長(zhǎng)，功率單元或功率器件的狀態(tài)切換周期也較長(zhǎng)，從而導(dǎo)致對(duì)變頻器的控制效率較低。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供一種信號(hào)處理方法、裝置和系統(tǒng)，以解決控制系統(tǒng)對(duì)變頻器的控制效率較低的問(wèn)題。為解決上述問(wèn)題，本發(fā)明提供一種信號(hào)處理方法，包括DSP通過(guò)接收的控制信息運(yùn)算PWM控制字和同步脈沖信號(hào)；FPGA根據(jù)所述PWM控制字和所述同步脈沖信號(hào)輸出PWM 脈沖驅(qū)動(dòng)信號(hào)。優(yōu)選地，所述DSP接收的控制信息包括頻率和幅值信息；所述DSP通過(guò)正弦脈寬調(diào)制SPWM或空間矢量脈寬調(diào)制SVPWM方式運(yùn)算出所述PWM 控制字和所述同步脈沖信號(hào)。優(yōu)選地，所述同步脈沖信號(hào)包括控制字同步脈沖信號(hào)和波形同步脈沖信號(hào)。優(yōu)選地，所述輸出PWM脈沖驅(qū)動(dòng)信號(hào)的過(guò)程包括所述FPGA通過(guò)所述控制字同步脈沖信號(hào)接收所述PWM控制字；所述FPGA按照所述PWM控制字，更新其狀態(tài)機(jī)的狀態(tài)；所述FPGA根據(jù)更新后的所述狀態(tài)機(jī)的狀態(tài)和所述波形同步脈沖信號(hào)輸出所述 PWM脈沖驅(qū)動(dòng)信號(hào)。優(yōu)選地，所述FPGA在所述控制字同步脈沖信號(hào)的上升沿接收所述PWM控制字；所述FPGA在所述控制字同步脈沖信號(hào)的下降沿，按照所述PWM控制字更新其狀態(tài)機(jī)的狀態(tài)。優(yōu)選地，所述方法還包括所述FPGA獲得功率單元或功率器件的故障信號(hào)，并根據(jù)該故障信號(hào)停止輸出所述PWM脈沖驅(qū)動(dòng)信號(hào)。優(yōu)選地，所述FPGA將所述PWM脈沖驅(qū)動(dòng)信號(hào)輸出至多電平變頻器。為解決上述問(wèn)題，本發(fā)明提供一種信號(hào)處理裝置，包括控制字模塊，用于通過(guò)DSP接收的控制信息運(yùn)算PWM控制字和同步脈沖信號(hào)；
脈沖輸出模塊，用于通過(guò)FPGA根據(jù)所述PWM控制字和所述同步脈沖信號(hào)輸出PWM 脈沖驅(qū)動(dòng)信號(hào)。優(yōu)選地，所述控制字模塊包括SPWM模塊，用于接收控制信息中的頻率和幅值信息，采用SPWM方式運(yùn)算出所述 PWM控制字和所述同步脈沖信號(hào)；或SVPWM模塊，用于接收控制信息中的頻率和幅值信息，采用SVPWM方式運(yùn)算出所述PWM控制字和所述同步脈沖信號(hào)。優(yōu)選地，所述脈沖輸出模塊包括接收模塊，用于通過(guò)所述FPGA接收的所述同步脈沖信號(hào)中的控制字同步脈沖信號(hào)接收所述PWM控制字；狀態(tài)更新模塊，用于通過(guò)所述PWM控制字，更新狀態(tài)機(jī)的狀態(tài)；輸出模塊，用于通過(guò)更新后的所述狀態(tài)機(jī)的狀態(tài)和所述同步脈沖信號(hào)中的波形同步脈沖信號(hào)輸出所述PWM脈沖驅(qū)動(dòng)信號(hào)。優(yōu)選地，所述裝置還包括封鎖模塊，用于通過(guò)所述FPGA獲得功率單元或功率器件的故障信號(hào)，并根據(jù)該故障信號(hào)停止輸出所述PWM脈沖驅(qū)動(dòng)信號(hào)。優(yōu)選地，所述脈沖輸出模塊通過(guò)所述FPGA將所述PWM脈沖驅(qū)動(dòng)信號(hào)輸出至多電平
變頻器。為解決上述問(wèn)題，本發(fā)明提供一種信號(hào)處理系統(tǒng)，包括DSP，用于通過(guò)接收的控制信息運(yùn)算PWM控制字和同步脈沖信號(hào)；FPGA，用于通過(guò)根據(jù)所述PWM控制字和所述同步脈沖信號(hào)輸出PWM脈沖驅(qū)動(dòng)信號(hào)。優(yōu)選地，所述FPGA將所述PWM脈沖驅(qū)動(dòng)信號(hào)輸出至多電平變頻器。優(yōu)選地，所述多電平變頻器為7電平變頻器。本發(fā)明的實(shí)施例中，將運(yùn)算PWM控制字和同步的脈沖信號(hào)由DSP實(shí)現(xiàn)，F(xiàn)PGA只用于輸出PWM脈沖驅(qū)動(dòng)信號(hào)。由于DSP負(fù)載一部分運(yùn)算，所以降低了 FPGA的運(yùn)算負(fù)載，縮短了 FPGA的運(yùn)算時(shí)間，相應(yīng)縮短了 FPGA輸出PWM脈沖驅(qū)動(dòng)信號(hào)的時(shí)間，從而提高了 FPGA輸出PWM脈沖驅(qū)動(dòng)信號(hào)的速度。通過(guò)以上方案提高了控制系統(tǒng)對(duì)多電平變頻器的控制效率。


圖I是實(shí)施例的流程圖2是實(shí)施例中DSP和FPGA的連接關(guān)系的示意圖3是另一個(gè)實(shí)施例的流程圖4是實(shí)施例中的DSP的結(jié)構(gòu)框圖5是實(shí)施例中的FPGA的結(jié)構(gòu)框圖6是實(shí)施例中的PWM波形與控制字對(duì)應(yīng)時(shí)序關(guān)系圖
圖7是實(shí)施例中的FPGA的狀態(tài)機(jī)的狀態(tài)遷移圖8是實(shí)施例中的裝置結(jié)構(gòu)框圖。
具體實(shí)施方式
為清楚說(shuō)明本發(fā)明中的方案，下面給出優(yōu)選的實(shí)施例并結(jié)合附圖詳細(xì)說(shuō)明。在該實(shí)施例中，以下以多電平高壓變頻器為例進(jìn)行說(shuō)明。參見圖I和圖2，本發(fā)明一種信號(hào)處理方法包括以下步驟Sll =DSP通過(guò)接收的控制信息運(yùn)算PWM控制字和同步脈沖信號(hào)；S12 =FPGA根據(jù)所述PWM控制字和所述同步脈沖信號(hào)輸出PWM脈沖驅(qū)動(dòng)信號(hào)。通過(guò)實(shí)施例的步驟，將運(yùn)算PWM控制字和同步的脈沖信號(hào)由DSP實(shí)現(xiàn)，F(xiàn)PGA只用于輸出PWM脈沖驅(qū)動(dòng)信號(hào)。由于DSP負(fù)載一部分運(yùn)算，所以降低了 FPGA的運(yùn)算負(fù)載，縮短了 FPGA的運(yùn)算時(shí)間，相應(yīng)縮短了 FPGA輸出PWM脈沖驅(qū)動(dòng)信號(hào)的時(shí)間，從而提高了 FPGA輸出PWM脈沖驅(qū)動(dòng)信號(hào)的速度?？s短了功率單元或功率器件的狀態(tài)切換周期，提高了對(duì)多電平變頻器的控制效率。優(yōu)選地，圖2中示出的外部控制與檢測(cè)部分可以是上位機(jī)、人機(jī)操作指令等。受控器件可為功率單元或IGBT、IGCT類功率器件。數(shù)字處理器DSP與FPGA之間通過(guò)地址總線和數(shù)據(jù)總線進(jìn)行連接；FPGA處理器與受控器件通過(guò)光纖連接。優(yōu)選地，參見圖3，本發(fā)明另一個(gè)實(shí)施例包括以下步驟步驟301 =DSP接收包括頻率和幅值信息的控制信息，DSP根據(jù)所接收的控制信息進(jìn)行PWM脈沖控制字和同步脈沖信號(hào)的計(jì)算。參見圖4所示的結(jié)構(gòu)框圖，DSP接收包括頻率和幅值信息的控制信息。根據(jù)變頻器拓?fù)浣Y(jié)構(gòu)的種類，可以有不同的脈沖調(diào)制方法。優(yōu)選地,所述DSP通過(guò)正弦脈寬調(diào)制SPWM(SinusoidalPulse Width Modulation) 或空間矢量脈寬調(diào)制SVPWM(Space Vector Pulse Width Modulation)方式運(yùn)算出所述PWM 控制字和所述同步脈沖信號(hào)。所述同步脈沖信號(hào)包括控制字同步脈沖信號(hào)和波形同步脈沖信號(hào)。優(yōu)選地，運(yùn)算PWM控制字的過(guò)程包括DSP通過(guò)SPWM或SVPWM方式運(yùn)算PWM調(diào)制波波形及載波信息；調(diào)制波波形信息與載波信息通過(guò)比較器比較處理后，生成PWM脈沖控制字。步驟302 =DSP將生成的控制字信息實(shí)時(shí)寫入FPGA的控制字存儲(chǔ)模塊。參見圖5所示的結(jié)構(gòu)框圖，所述FPGA在所述控制字同步脈沖信號(hào)的上升沿接收所述PWM控制字，將控制字寫入FPGA的控制字存儲(chǔ)模塊。步驟303 :狀態(tài)機(jī)狀態(tài)信息的控制。FPGA判斷地址總線指定地址，讀取數(shù)據(jù)總線數(shù)據(jù)至指定寄存器，在控制字同步脈沖信號(hào)的上升沿更新PWM脈沖控制字信息至緩沖區(qū)；FPGA在所述控制字同步脈沖信號(hào)的下降沿，按照所述PWM控制字更新其狀態(tài)機(jī)的狀態(tài)，狀態(tài)機(jī)狀態(tài)包括-0、正上升沿、+1、正下降沿、+0、負(fù)上升沿、-I、負(fù)下降沿，通過(guò)8種狀態(tài)，輸出封鎖脈沖、旁路、復(fù)位等PWM脈沖驅(qū)動(dòng)信號(hào)，改變功率單元或功率器件的狀態(tài)。步驟304 =PWM脈沖驅(qū)動(dòng)信號(hào)的輸出。FPGA的PWM生成模塊根據(jù)更新后的所述狀態(tài)機(jī)的狀態(tài)和所述波形同步脈沖信號(hào)輸出所述PWM脈沖驅(qū)動(dòng)信號(hào)。例如如果是功率單元串聯(lián)結(jié)構(gòu)變頻控制模式，將PWM脈沖驅(qū)動(dòng)信號(hào)再調(diào)制或編碼后，輸出相應(yīng)的控制指令；或，如果是功率器件串聯(lián)結(jié)構(gòu)變頻器控制模式，根據(jù)狀態(tài)機(jī)狀態(tài)信息，在波形同步脈沖信號(hào)上升沿時(shí)，直接生成功率器件的PWM脈沖驅(qū)動(dòng)信號(hào)。優(yōu)選地，可根據(jù)當(dāng)前的模式選擇設(shè)置為功率單元或功率器件，按照模式輸出相應(yīng)的控制指令或PWM脈沖驅(qū)動(dòng)信號(hào)。步驟305 :狀態(tài)檢測(cè)；狀態(tài)檢測(cè)模塊用于FPGA實(shí)時(shí)檢測(cè)受控器件狀態(tài)，如果檢測(cè)到功率單元或者功率器件為故障狀態(tài)可封鎖所有通路的PWM脈沖驅(qū)動(dòng)信號(hào)的輸出，更新PWM脈沖控制字并通知數(shù)字處理器DSP。優(yōu)選地，參見圖6，以功率單元串聯(lián)H橋多電平高壓變頻器，采用SPWM調(diào)制為例進(jìn)行說(shuō)明，波形61為通過(guò)DSP定時(shí)器生成的載波信號(hào)，且頻率可調(diào)；波形62為調(diào)制信號(hào)，其頻率及幅值根據(jù)控制系統(tǒng)要求實(shí)時(shí)變化；波形63為波形62的等效脈沖信號(hào)，即FPGA中的 PWM生成模塊輸出波形；波形64為DSP根據(jù)載波信號(hào)輸出的控制字同步脈沖信號(hào)；波形65 為DSP輸出的PWM波形同步脈沖信號(hào)。DSP在每一個(gè)控制字同步脈沖上升沿之前，根據(jù)波形 63輸出狀態(tài)計(jì)算出下一指令周期PWM波形控制字。圖7是本實(shí)施例基于圖6的FPGA狀態(tài)機(jī)狀態(tài)圖，參見圖7，狀態(tài)機(jī)在控制字變化或者PWM同步波形變化時(shí)觸發(fā)，并由當(dāng)前狀態(tài)轉(zhuǎn)到下一狀態(tài)，具體為在h、h時(shí)段內(nèi)，狀態(tài)機(jī)處于SO狀態(tài)，代表PWM生成模塊輸出脈沖為-O ;在A時(shí)刻下一個(gè)周期，根據(jù)波形計(jì)算應(yīng)為+1輸出，所以狀態(tài)機(jī)由SO狀態(tài)直接跳轉(zhuǎn)到S2狀態(tài)，代表本周期內(nèi)PWM生成模塊輸出脈沖+1，在t2時(shí)刻前一個(gè)控制字同步周期，根據(jù)波形計(jì)算得出本周期存在正極性下降沿跳變過(guò)程，則狀態(tài)機(jī)由前一狀態(tài)跳至S3狀態(tài)，代表PWM生成模塊輸出脈沖在波形同步信號(hào)上升沿時(shí)將輸出脈沖有+1變?yōu)?0 ;且狀態(tài)機(jī)在本周期指令結(jié)束后下一周期進(jìn)入狀態(tài)S4，代表 PWM生成模塊輸出脈沖為+0。同理可得，可推斷出t3、t5]時(shí)段中狀態(tài)機(jī)在不同時(shí)刻觸發(fā)條件及PWM生成模塊輸出的脈沖信號(hào)。本實(shí)施例中，狀態(tài)機(jī)共分為8個(gè)狀態(tài)S0-S7，分別代表-0，正上升沿，+1，正下降沿，+0，負(fù)上升沿、-1，負(fù)下降沿。參見圖8，本發(fā)明的實(shí)施例還提供一種多電平變頻器的控制裝置，包括控制字模塊，用于通過(guò)DSP接收的控制信息運(yùn)算PWM控制字和同步脈沖信號(hào)；脈沖輸出模塊，用于通過(guò)FPGA根據(jù)所述控制字模塊的PWM控制字和所述同步脈沖信號(hào)輸出PWM脈沖驅(qū)動(dòng)信號(hào)。優(yōu)選地，所述控制字模塊包括SPWM模塊，用于接收控制信息中的頻率和幅值信息，采用SPWM方式運(yùn)算出所述 PWM控制字和所述同步脈沖信號(hào)；或SVPWM模塊，用于接收控制信息中的頻率和幅值信息，采用SVPWM方式運(yùn)算出所述PWM控制字和所述同步脈沖信號(hào)。優(yōu)選地，所述脈沖輸出模塊包括接收模塊，用于通過(guò)所述FPGA接收的所述同步脈沖信號(hào)中的控制字同步脈沖信號(hào)和所述PWM控制字；狀態(tài)更新模塊，用于通過(guò)所述接收模塊接收的PWM控制字，更新狀態(tài)機(jī)的狀態(tài)；輸出模塊，用于通過(guò)狀態(tài)更新模塊更新后的所述狀態(tài)機(jī)的狀態(tài)和同步脈沖信號(hào)中的波形同步脈沖信號(hào)輸出所述PWM脈沖驅(qū)動(dòng)信號(hào)。優(yōu)選地，所述裝置還包括
封鎖模塊，用于通過(guò)所述FPGA獲得功率單元或功率器件的故障信號(hào)；停止所述脈沖輸出模塊輸出所述PWM脈沖驅(qū)動(dòng)信號(hào)。本發(fā)明的實(shí)施例還提供一種多電平變頻器的控制系統(tǒng)，包括DSP，用于通過(guò)接收的控制信息運(yùn)算PWM控制字和同步脈沖信號(hào)；FPGA，用于通過(guò)根據(jù)所述PWM控制字和所述同步脈沖信號(hào)輸出PWM脈沖驅(qū)動(dòng)信號(hào)。通過(guò)實(shí)施例的裝置和系統(tǒng)，將運(yùn)算PWM控制字和同步的脈沖信號(hào)由DSP實(shí)現(xiàn)，F(xiàn)PGA 只用于輸出PWM脈沖驅(qū)動(dòng)信號(hào)。由于DSP負(fù)載一部分運(yùn)算，所以降低了 FPGA的運(yùn)算負(fù)載， 縮短了 FPGA的運(yùn)算時(shí)間，相應(yīng)縮短了 FPGA輸出PWM脈沖驅(qū)動(dòng)信號(hào)的時(shí)間，從而提高了 FPGA 輸出PWM脈沖驅(qū)動(dòng)信號(hào)的速度。通過(guò)本發(fā)明方案提高了 FPGA輸出PWM脈沖驅(qū)動(dòng)信號(hào)的速度，縮短了功率單元或功率器件的狀態(tài)切換周期，提高了對(duì)多電平變頻器的控制效率。對(duì)于本發(fā)明各個(gè)實(shí)施例中所闡述的方法、裝置和系統(tǒng)，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種信號(hào)處理方法,其特征在于,包括DSP通過(guò)接收的控制信息運(yùn)算PWM控制字和同步脈沖信號(hào)；FPGA根據(jù)所述PWM控制字和所述同步脈沖信號(hào)輸出PWM脈沖驅(qū)動(dòng)信號(hào)。
2.根據(jù)權(quán)利要求I所述的方法，其特征在于，所述DSP接收的控制信息包括頻率和幅值信息；所述DSP通過(guò)正弦脈寬調(diào)制SPWM或空間矢量脈寬調(diào)制SVPWM方式運(yùn)算出所述PWM控制字和所述同步脈沖信號(hào)；所述同步脈沖信號(hào)包括控制字同步脈沖信號(hào)和波形同步脈沖信號(hào)。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述輸出PWM脈沖驅(qū)動(dòng)信號(hào)的過(guò)程包括 所述FPGA通過(guò)所述控制字同步脈沖信號(hào)接收所述PWM控制字；所述FPGA按照所述PWM控制字，更新其狀態(tài)機(jī)的狀態(tài)；所述FPGA根據(jù)更新后的所述狀態(tài)機(jī)的狀態(tài)和所述波形同步脈沖信號(hào)輸出所述PWM脈沖驅(qū)動(dòng)信號(hào)；所述FPGA在所述控制字同步脈沖信號(hào)的上升沿接收所述PWM控制字；所述FPGA在所述控制字同步脈沖信號(hào)的下降沿，按照所述PWM控制字更新其狀態(tài)機(jī)的狀態(tài)。
4.根據(jù)權(quán)利要求I所述的方法，其特征在于，所述方法還包括所述FPGA獲得功率單元或功率器件的故障信號(hào)，并根據(jù)該故障信號(hào)停止輸出所述PWM 脈沖驅(qū)動(dòng)信號(hào)。
5.根據(jù)權(quán)利要求I所述的方法，其特征在于，所述FPGA將所述PWM脈沖驅(qū)動(dòng)信號(hào)輸出至多電平變頻器。
6.一種信號(hào)處理裝置，其特征在于，包括控制字模塊，用于通過(guò)DSP接收的控制信息運(yùn)算PWM控制字和同步脈沖信號(hào)；脈沖輸出模塊，用于通過(guò)FPGA根據(jù)所述PWM控制字和所述同步脈沖信號(hào)輸出PWM脈沖驅(qū)動(dòng)信號(hào)。
7.根據(jù)權(quán)利要求8所述的裝置，其特征在于，所述控制字模塊包括SPWM模塊，用于接收控制信息中的頻率和幅值信息，采用SPWM方式運(yùn)算出所述PWM控制字和所述同步脈沖信號(hào)；或SVPWM模塊，用于接收控制信息中的頻率和幅值信息，采用SVPWM方式運(yùn)算出所述 PWM控制字和所述同步脈沖信號(hào)；所述脈沖輸出模塊包括接收模塊，用于通過(guò)所述FPGA接收的所述同步脈沖信號(hào)中的控制字同步脈沖信號(hào)接收所述PWM控制字；狀態(tài)更新模塊，用于通過(guò)所述PWM控制字，更新狀態(tài)機(jī)的狀態(tài)；輸出模塊，用于通過(guò)更新后的所述狀態(tài)機(jī)的狀態(tài)和所述同步脈沖信號(hào)中的波形同步脈沖信號(hào)輸出所述PWM脈沖驅(qū)動(dòng)信號(hào)。
8.根據(jù)權(quán)利要求7所述的裝置，其特征在于，所述裝置還包括封鎖模塊，用于通過(guò)所述FPGA獲得功率單元或功率器件的故障信號(hào)，并根據(jù)該故障信號(hào)停止輸出所述PWM脈沖驅(qū)動(dòng)信號(hào)。
9.根據(jù)權(quán)利要求7所述的裝置，其特征在于，所述脈沖輸出模塊通過(guò)所述FPGA將所述 PWM脈沖驅(qū)動(dòng)信號(hào)輸出至多電平變頻器。
10.一種信號(hào)處理系統(tǒng),其特征在于,包括DSP，用于通過(guò)接收的控制信息運(yùn)算PWM控制字和同步脈沖信號(hào)；FPGA，用于通過(guò)根據(jù)所述PWM控制字和所述同步脈沖信號(hào)輸出PWM脈沖驅(qū)動(dòng)信號(hào)； 所述FPGA將所述PWM脈沖驅(qū)動(dòng)信號(hào)輸出至多電平變頻器。
全文摘要
本發(fā)明公開了一種信號(hào)處理方法、裝置和系統(tǒng)，方法包括DSP通過(guò)接收的控制信息運(yùn)算PWM控制字和同步脈沖信號(hào)；FPGA根據(jù)所述PWM控制字和所述同步脈沖信號(hào)輸出PWM脈沖驅(qū)動(dòng)信號(hào)。本發(fā)明提供一種信號(hào)處理裝置，包括控制字模塊和脈沖輸出模塊。本發(fā)明還提供一種信號(hào)處理系統(tǒng)。本發(fā)明由于DSP負(fù)載一部分運(yùn)算，所以降低了FPGA的運(yùn)算負(fù)載，縮短了FPGA的運(yùn)算時(shí)間，相應(yīng)縮短了FPGA輸出PWM脈沖驅(qū)動(dòng)信號(hào)的時(shí)間，從而提高了FPGA輸出PWM脈沖驅(qū)動(dòng)信號(hào)的速度，縮短了功率單元或功率器件的狀態(tài)切換周期，提高了對(duì)受控器件的控制效率。
文檔編號(hào)H02M7/483GK102594184SQ20121003527
公開日2012年7月18日 申請(qǐng)日期2012年2月16日 優(yōu)先權(quán)日2012年2月16日
發(fā)明者衛(wèi)三民, 李俠, 蘇位峰, 茍銳鋒, 黃小光 申請(qǐng)人:中國(guó)西電電氣股份有限公司