一種提高電荷泵效率的方法
【專利摘要】本發(fā)明公開了一種提高電荷泵效率的方法，當PMOS應用于電荷泵時，在PMOS導通瞬間，PMOS的漏極電壓高于PMOS的源極電壓時，控制PMOS的漏極和源極之間的電壓差小于該PMOS的寄生PNP三極管的導通電壓，這樣，就使得該PMOS的寄生PNP三極管處于截止狀態(tài)，采用了降低輸入電壓的方式減少在PMOS導通瞬間，PMOS的漏極電壓高于PMOS的源極電壓時的能量損失。
【專利說明】一種提高電荷泵效率的方法
【技術領域】
[0001]本發(fā)明涉及半導體【技術領域】，特別涉及一種提高電荷泵效率的方法。
【背景技術】
[0002]電荷泵為開關電容式電壓轉(zhuǎn)換器，可以將輸入的電壓轉(zhuǎn)換成相應的反向或正向電壓輸出，在轉(zhuǎn)換時，可以將輸入的電壓提高若干倍。在電荷泵的電路設計中，一般包括若干個儲電器件和若干個開關管，其中，開關管用于為儲電器件充放電，使得儲電器件將輸入的電壓提高若干倍輸出。為了增大輸出電壓，電荷泵常常由多級相同的器件單元串聯(lián)組成，每級器件單元包括一個或多個儲電器件和一個或多個開關管。
[0003]在電荷泵中，儲電器件可以由電容組成，開關管可以采用二極管或N型MOS管或P型MOS管。當PMOS應用在電荷泵時，在PMOS的漏極和源極之間加正向電壓，并在柵極加負壓，使得PMOS導通，電流由PMOS的漏極流向源極，PMOS在傳送高電平時不會產(chǎn)生閾值電壓損失。將每一級PMOS的N阱分開可以避免襯偏效應。但是，PMOS應用在電荷泵時，當PMOS導通瞬間，PMOS的漏極電壓要高于PMOS的源極電壓，使得PMOS內(nèi)部的寄生PNP三極管存在導通可能，電流可從PMOS的漏極經(jīng)過該寄生PNP三極管流向襯底，損失了大量的能量。
[0004]圖1為現(xiàn)有電荷泵中的一級器件單元的簡化結構示意圖，包括:作為開關管的PMOS,電容Cl、電容C2和時鐘驅(qū)動電路，其中，Cl的兩端分別與PMOS的漏極和時鐘驅(qū)動電路相連，C2的兩端分別與PMOS的源極和時鐘驅(qū)動電路相連，PMOS的漏極接入上一級器件單元的輸出電壓，PMOS的源極接入下一級器件單元。在一個周期內(nèi)，加載上一級器件單元的輸出電壓，為電容Cl充電后，時鐘驅(qū)動電路驅(qū)動電容Cl的另一端為高電平，電容C2的另一端為低電平，同時使得PMOS導通，此時A點電壓高于B點，電流由A點流向B點，為電容C2充電，后一個周期，電容Cl的另一端為低電平，電容C2的另一端為高電平，同時驅(qū)動PMOS關斷。這樣，A點電壓變低，接收從前一級器件單元流入的電流進行充電，同時B點電壓被提高了，電流從B點流向下一級器件單元的電容。在該過程中，當PMOS導通瞬間,A點的電壓高于B點的電壓，也就是PMOS的漏極電壓高于PMOS的源極電壓，使得PMOS內(nèi)部的寄生PNP三極管存在導通的可能，電流可從PMOS的漏極經(jīng)過該寄生PNP三極管流入襯底，損失了大量的能量。
[0005]PMOS內(nèi)部的寄生PNP三極管的結構剖面圖如圖2所示:該PMOS的漏極、接地的P型襯底及該PMOS的N阱構成了 PMOS內(nèi)部的寄生PNP三極管。在PMOS導通瞬間，PMOS的漏極電壓高于PMOS的源極電壓時，從該PMOS的漏極到該PMOS的N阱有電流流過，使得電流流向襯底，損失了能量。
[0006]圖3為現(xiàn)有技術中具有寄生PNP三極管的PMOS電路結構示意圖，如圖所示，該PMOS包括源極、柵極和漏極，在該PMOS中具有寄生PNP三極管，該寄生PNP三極管的發(fā)射極連接該PMOS的漏極，該寄生PNP三極管的基極與該PMOS的N阱連接后，接入到該PMOS的源極上，該寄生PNP三極管的集電極接襯底。在PMOS導通瞬間，PMOS的漏極電壓高于PMOS的源極電壓時，該寄生PNP三極管可能導通，使得電流可從該PMOS的漏極通過該寄生PNP三極管流到襯底，可能損失了能量。
[0007]為了減少能量損失，目前采用的方法為，在將PMOS應用到電荷泵時，在該PMOS與內(nèi)部的寄生PNP三極管之間增加兩個PMOS:第一 PMOS和第二 PM0S，用于在PMOS導通瞬間，PMOS的漏極電壓高于PMOS的源極電壓時，將該PMOS的N阱電壓接入到該PMOS的漏極上，使得該寄生PNP三極管的發(fā)射極和基極短路，該寄生PNP三極管截止。圖4為現(xiàn)有技術減少能量損失的PMOS電路結構示意圖,如圖所示,該PMOS包括源極、柵極和漏極,在寄生PNP三極管和該PMOS之間增加第一 PMOS和第二 PM0S。其中，第一 PMOS的柵極與該PMOS的源極連接，第一 PMOS的漏極與該PMOS的漏極連接，第一 PMOS的源極與第二 PMOS的源極相連接，第二PMOS的漏極與該PMOS的源極連接，第二PMOS的柵極與該PMOS的漏極連接，該PMOS的N講、第一 PMOS的N講、第二 PMOS的N講、第一 PMOS源極和第二 PMOS源極相連后，接入寄生PNP三極管的基極，該寄生PNP三極管的發(fā)射極連接該PMOS的漏極，該寄生PNP三極管的集電極接襯底。在PMOS導通瞬間，PMOS的漏極電壓高于PMOS的源極電壓時，該PMOS驅(qū)動第一 PMOS導通，第二 PMOS截止，將該PMOS的N阱電壓接入到該PMOS的漏極上，使得該寄生PNP三極管的發(fā)射極和基極短路，該寄生PNP三極管截止，該PMOS減少了能量損失。
[0008]將圖4所示的該PMOS結構應用到電荷泵中，雖然可以減少能量損失，但是由于增加了第一 PMOS和第二 PM0S，所以制作工藝復雜且成本增大。

【發(fā)明內(nèi)容】

[0009]有鑒于此，本發(fā)明提供一種提高電荷泵效率的方法，該方法當PMOS應用到電荷泵時，能夠在不增加元器件的情況下，減少在PMOS導通瞬間，PMOS的漏極電壓高于PMOS的源極電壓時的能量損失。
[0010]本發(fā)明的技術方案是這樣實現(xiàn)的:
[0011 ] 一種提高電荷泵效率的方法，當PMOS應用到電荷泵時，在PMOS中具有寄生PNP三極管，該寄生PNP三極管的發(fā)射極連接該PMOS的漏極，該寄生PNP三極管的基極與該PMOS的N阱連接后，接入到該PMOS的源極上，該寄生PNP三極管的集電極與襯底連接，該方法還包括:
[0012]當該PMOS導通瞬間，在該PMOS的漏極和源極之間加載低于該寄生PNP三極管導通電壓的電壓。
[0013]所述該PMOS的寄生PNP三極管導通電壓為該PMOS的寄生PNP三極管的發(fā)射極和基極之間的導通電壓。
[0014]所述該PMOS應用在設計電路中，所述設計電路應用該PMOS的特性為:在該PMOS導通瞬間，該PMOS的漏極和該PMOS的源極之間具有正電壓差的特性。
[0015]所述設計電路為電荷泵設計電路。
[0016]從上述方案可以看出，本發(fā)明提供的方法，當PMOS應用到電荷泵時，在PMOS導通瞬間，PMOS的漏極電壓高于PMOS的源極電壓時，控制將PMOS的漏極和源極之間的電壓差小于該PMOS的寄生PNP三極管的導通電壓，這樣，就使得該PMOS的寄生PNP三極管處于截止狀態(tài)，本發(fā)明采用了降低輸入電壓的方式減少在PMOS導通瞬間，PMOS的漏極電壓高于PMOS的源極電壓時的能量損失?！緦＠綀D】

【附圖說明】
[0017]圖1為現(xiàn)有電荷泵中的一級器件單元的簡化結構示意圖；
[0018]圖2為現(xiàn)有技術中的PMOS內(nèi)部的寄生PNP三極管的結構剖面；
[0019]圖3為現(xiàn)有技術中具有寄生PNP三極管的PMOS電路結構示意圖；
[0020]圖4為現(xiàn)有技術減少能量損失的PMOS電路結構不意圖；
[0021]圖5為本發(fā)明提供的應用在電荷泵的PMOS電路結構示意圖；
[0022]圖6為本發(fā)明提供的提高電荷泵效率的方法流程圖。
【具體實施方式】
[0023]為使本發(fā)明的目的、技術方案及優(yōu)點更加清楚明白，以下參照附圖并舉實施例，對本發(fā)明做進一步說明。
[0024]從【背景技術】可以看出，造成PMOS應用于電荷泵，在PMOS導通瞬間，PMOS的漏極電壓高于PMOS的源極電壓時，能量損失比較大的原因為:該PMOS的寄生PNP三極管導通，使得電流流向了該寄生PNP三極管的集電極，而該寄生PNP三極管的集電極就是襯底，造成了能量損失。如何保證在PMOS應用到電荷泵時，PMOS導通瞬間，PMOS的漏極電壓高于PMOS的源極電壓情況下，防止該PMOS的寄生PNP三極管導通就成為了解決技術問題的關鍵所在，【背景技術】中采用增加元器件的方式，也就是圖4所示的方式保證，但是這會使得工藝復雜且增加成本。
[0025]因此，本發(fā)明采用了不增加元器件方式保證當PMOS應用到電荷泵時，在PMOS導通瞬間，PMOS的漏極電壓高于PMOS的源極電壓時，防止該PMOS的寄生PNP三極管導通的方法:控制PMOS的漏極和源極之間的電壓差小于該PMOS的寄生PNP三極管的導通電壓，這樣，就使得該PMOS的寄生PNP三極管處于截止狀態(tài)，本發(fā)明采用了降低輸入電壓的方式減少當PMOS應用到電荷泵時，在PMOS導通瞬間，PMOS的漏極電壓高于PMOS的源極電壓時的能量損失。
[0026]圖5為本發(fā)明提供的應用在電荷泵中的PMOS結構示意圖，如圖所示，該PMOS包括源極、柵極和漏極，在該PMOS中具有寄生PNP三極管，該寄生PNP三極管的發(fā)射極連接該PMOS的漏極，該寄生PNP三極管的基極與該PMOS的N阱連接后，接入到該PMOS的源極上，該寄生PNP三極管的集電極接襯底。在PMOS導通瞬間，PMOS的漏極電壓高于PMOS的源極電壓時，在該PMOS的漏極和源極之間加載低于該寄生PNP三極管導通電壓的電壓，也就是控制輸入電壓，使得PMOS的漏極和源極之間的電壓差小于該PMOS的寄生PNP三極管的導通電壓。
[0027]在這里，該PMOS的寄生PNP三極管導通電壓為該PMOS的寄生PNP三極管的發(fā)射極和基極之間的導通電壓。一般為0.6?0.7伏特。
[0028]PMOS應用于電荷泵時，會由于電荷泵的電路設計產(chǎn)生PMOS導通瞬間，PMOS的漏極電壓高于PMOS的源極電壓的特性，也就是在該PMOS導通瞬間，該PMOS的漏極和該PMOS的源極之間具有正電壓差的特性。本發(fā)明提供的方法可以應用到電荷泵中，減少能量損失。當然，如果其他電路設計使得PMOS要具有上述特性，也可以應用本發(fā)明提供的方法。
[0029]圖6為本發(fā)明提供的提高電荷泵效率的方法流程圖，其具體步驟為:
[0030]步驟601、將PMOS應用到電路設計中；[0031]該電路設計可以為電荷泵；
[0032]步驟602、當PMOS導通瞬間，PMOS的漏極電壓高于PMOS的源極電壓時，在該PMOS的漏極和源極之間加載低于該寄生PNP三極管導通電壓的電壓。
[0033]將本發(fā)明提供的控制PMOS輸入電壓的方法應用到電荷泵電路設計中時，進行仿真，降低輸入電壓分別使得PMOS瞬間導通且該PMOS的漏極電壓和該PMOS的源極電壓之間的電壓差依次降低，得到的仿真結果為流向該PMOS的N阱的平均電流依次降低?？梢缘贸觯瑴p小了該PMOS的漏極電壓和該PMOS的源極電壓之間的電壓差，就可以使得流向該PMOS的N阱的平均電流減小，流入襯底的平均電流減小，從而使得能量損失減少。根據(jù)仿真結果可以得知，將本發(fā)明提供的控制PMOS輸入電壓的方法應用到電荷泵中，效率也比使用圖3所示的PMOS應用到電荷泵的效率高，與圖4所示的PMOS應用到電荷泵的效率基本相同。
[0034]采用本發(fā)明提供的方法，雖然使得PMOS導通瞬間，該PMOS的漏極和該PMOS的源極之間的電壓差縮小，但是該電壓差仍然可以保證電荷泵的正常運行和不改變電荷泵的工作性能。
[0035]以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應包含在本發(fā)明保護的范圍之內(nèi)。
【權利要求】
1.一種提高電荷泵效率的方法，其特征在于，PMOS應用在電荷泵時，在PMOS中具有寄生PNP三極管，該寄生PNP三極管的發(fā)射極連接該PMOS的漏極，該寄生PNP三極管的基極與該PMOS的N阱連接后，接入到該PMOS的源極上，該寄生PNP三極管的集電極與襯底連接，其特征在于，該方法還包括: 當該PMOS導通瞬間，在該PMOS的漏極和源極之間加載低于該寄生PNP三極管導通電壓的電壓。
2.如權利要求1所述的方法，其特征在于，所述該PMOS的寄生PNP三極管導通電壓為該PMOS的寄生PNP三極管的發(fā)射極和基極之間的導通電壓。
3.如權利要求1所述的方法，其特征在于，所述該PMOS應用在設計電路中，所述設計電路應用該PMOS的特性為:在該PMOS導通瞬間，該PMOS的漏極和該PMOS的源極之間具有正電壓差的特性。
4.如權利要求3所述的方法，其特征在于，所述設計電路為電荷泵設計電路。
【文檔編號】H02M3/07GK103872900SQ201210531828
【公開日】2014年6月18日 申請日期:2012年12月11日 優(yōu)先權日:2012年12月11日
【發(fā)明者】周世聰, 余振強 申請人:中芯國際集成電路制造(上海)有限公司