專利名稱：負電荷泵電路的制作方法
技術(shù)領(lǐng)域：
本申請涉及負電荷泵。
背景技術(shù)：
負電荷泵電路用于為需要負電壓來工作的設(shè)備供電。傳統(tǒng)的負電荷泵電路具有電荷泄露的缺點。因此，需要提出一種能夠降低或消除電荷泄露的負電荷泵電路。

實用新型內(nèi)容總的來說，本申請?zhí)峁┝艘环N配置為提供一低于基準電壓(例如地電壓)的電壓的負電荷泵電路。該電荷泵電路包括降低或消除電荷泄漏的阻塞電路從而可在輸出端處形成負電壓。該電荷泵電路包括互補的MOS開關(guān)對，所述互補的MOS開關(guān)對根據(jù)互補的電容器上形成的電荷以互補方式切換以提供負電壓電源。有利的是，所述負電源可用來為多種需要負電壓來工作的設(shè)備供電。相應(yīng)地，在本申請的一個實施例中提供一種負電荷泵電路，包括:第一 PM0S/NM0S開關(guān)對，耦合在負電壓輸出端和基準電勢之間；和第二 PM0S/NM0S開關(guān)對，耦合在負電壓輸出端和基準電勢之間。該負電荷泵電路還包括:第一電容器，具有稱合到第一時鐘信號的正節(jié)點和耦合到所述第一 PM0S/NM0S開關(guān)對及所述第二 PM0S/NM0S開關(guān)對的負節(jié)點，所述第一時鐘信號配置為對所述第一電容器充電，所述負節(jié)點配置為控制所述第二 PM0S/NM0S開關(guān)對的導(dǎo)通狀態(tài)，和第二電容器，具有耦合到第二時鐘信號的正節(jié)點和耦合到所述第二PM0S/NM0S開關(guān)對及所述第一 PM0S/NM0S開關(guān)對的負節(jié)點，所述第二時鐘信號配置為對所述第二電容器充電，所述負節(jié)點配置為控制所述第一 PM0S/NM0S開關(guān)對的導(dǎo)通狀態(tài)。所述負電荷泵電路進一步包括:第一阻塞電路，耦合到所述第一 PM0S/NM0S開關(guān)對的PMOS開關(guān)并耦合到所述基準電勢，所述 第一阻塞電路配置為防止所述第一電容器的負節(jié)點處的電荷經(jīng)所述第一 PM0S/NM0S開關(guān)對的PMOS開關(guān)泄露到所述基準電勢；和第二阻塞電路，耦合到所述第二 PM0S/NM0S開關(guān)對的PMOS開關(guān)并耦合到所述基準電勢，所述第二阻塞電路配置為防止所述第二電容器的負節(jié)點處的電荷經(jīng)所述第二 PM0S/NM0S開關(guān)對的PMOS開關(guān)泄露到所述基準電勢。在本申請的另一實施例中提供一種負電荷泵電路，包括:第一 PM0S/NM0S開關(guān)對，耦合在負電壓輸出端和基準電勢之間；和第二 PM0S/NM0S開關(guān)對，耦合在負電壓輸出端和基準電勢之間。所述負電荷泵電路還包括:第一阻塞電路，耦合到所述第一 PM0S/NM0S開關(guān)對中的PMOS開關(guān)并耦合到所述基準電勢，所述第一阻塞電路配置為防止所述第一 PMOS/NMOS開關(guān)對的PMOS開關(guān)和NMOS開關(guān)之間的電荷經(jīng)所述第一 PM0S/NM0S開關(guān)對的PMOS開關(guān)泄露到所述基準電勢；和第二阻塞電路，耦合到所述第二 PM0S/NM0S開關(guān)對中的PMOS開關(guān)并耦合到所述基準電勢，所述第二阻塞電路配置為防止所述第二 PM0S/NM0S開關(guān)對的PMOS開關(guān)和NMOS開關(guān)之間的電荷經(jīng)所述第二 PM0S/NM0S開關(guān)對的PMOS開關(guān)泄露到所述基準電勢。
所要求保護的主題的特征和優(yōu)點將從以下與之相符的實施例的具體描述中變得顯而易見，對實施例的描述應(yīng)當參照附圖來考慮，在附圖中:圖1顯示了與本申請的各個實施例相符的負電荷泵電路；圖2A顯示了在一個操作階段期間圖1的負電荷泵電路；圖2B顯示了圖2A的電荷泵電路的操作的各種時序信號；圖3A顯示了在另一操作階段期間圖1的負電荷泵電路；和圖3B顯示了圖3A的電荷泵電路的操作的各種時序信號。盡管下列具體實施方式
中將參照說明性的實施例來進行闡述，但是該實施例的許多替代、修改以及變體對于那些本領(lǐng)域技術(shù)人員來說將變得顯而易見。
具體實施方式
總的來說，本申請?zhí)峁┝艘环N配置為提供一低于基準電壓(例如地電壓)的電壓的負電荷泵電路。該電荷泵電路包括阻塞電路，該阻塞電路降低或消除電荷泄漏，從而可在輸出端處形成負電壓。該電荷泵電路包括互補的MOS開關(guān)對，所述互補的MOS開關(guān)對根據(jù)互補的電容器上形成的電荷以互補方式切換以提供負電壓電源。有利的是，所述負電源可用來為多種需要負電壓來工作的設(shè)備供電。圖1顯示了與本申請的各個實施例相符的負電荷泵電路100。在某些實施例中，圖1中示出的負電荷泵電路100可包括在一個通用或者專用集成電路(IC)中， 或者說形成后者的一部分，所述集成電路例如半導(dǎo)體集成電路芯片、片上系統(tǒng)(SoC)等等。在另一些實施例中，負電荷泵電路100可以是由集成和/或分立電路元件形成的獨立模塊。總的來看，負電荷泵電路100可配置為作為負電壓放大器工作,該放大器的輸出端將時鐘輸入信號120和122的幅值疊加到開關(guān)102和106的源極處的電壓上。負電荷泵電路100配置為產(chǎn)生一可用作各種其他電路、系統(tǒng)、部件和/或模塊的負電源的負輸出電壓軌124。負電荷泵電路100包括第一 PM0S/NM0S開關(guān)對102和104、第二 PM0S/NM0S開關(guān)對106和108、第一和第二電容器114和116、以及第一和第二阻塞電路110和112。PMOS開關(guān)102和106各自可包括隔離的晶體管器件以降低或消除到P襯底的電荷泄漏?？偟膩碚f，“隔離”的器件表示該器件的漏/體和源/體結(jié)二極管與封閉襯底(containing substrate)物理隔離并電隔離。例如，在一個隔離的器件中可包括一附加的、具有大擊穿特性電壓的η型擴散到P型襯底結(jié)二極管。PMOS開關(guān)102和NMOS開關(guān)104 二者的漏極在電容器114的負節(jié)點處耦合在一起。PMOS開關(guān)102和NMOS開關(guān)104的柵極在電容器116的負節(jié)點處耦合在一起。因此，電容器116的電壓狀態(tài)以及各個開關(guān)的相對柵-源電壓，控制開關(guān)102和104的導(dǎo)通狀態(tài)。類似地，PMOS開關(guān)106和NMOS開關(guān)108 二者的漏極在電容器116的負節(jié)點處耦合在一起。PMOS開關(guān)106和NMOS開關(guān)108 二者的柵極在電容器114的負節(jié)點處耦合在一起。因此，電容器114的電壓狀態(tài)以及各個開關(guān)的相對柵-源電壓，控制開關(guān)106和1084的導(dǎo)通狀態(tài)。開關(guān)102和106的源極耦合到GND 118，且開關(guān)104和108的源極耦合到輸出電壓軌124。阻塞電路110耦合到隔離的PMOS開關(guān)102的N阱，并相對于地118 (GND)或其他基準電勢正向偏置。阻塞電路110配置為在PMOS開關(guān)102關(guān)斷時阻塞從電容器114到GND118的電荷傳輸。類似地，阻塞電路112耦合到隔離的PMOS開關(guān)106的N阱，并相對于地118 (GND)或其他基準電勢正向偏置。阻塞電路112配置為在PMOS開關(guān)106關(guān)斷時阻塞從電容器116到GND 118的電荷傳輸。盡管在圖1中阻塞電路110和112顯示為肖特基二極管，但是本領(lǐng)域技術(shù)人員知道阻塞電路110和112各自都可包括例如NMOS晶體管、二極管和/或其他可用來阻止電荷經(jīng)關(guān)斷的(OFF)晶體管泄漏的電路。PMOS開關(guān)102和106配置為分別以與NMOS開關(guān)104和108交替異相的方式切換通斷。時鐘信號120 (CLK)耦合到電容器114的正節(jié)點(+)，而互補的時鐘信號122(CLK，)耦合到電容器116的正節(jié)點(_)。時鐘信號120和122總體上配置為彼此反轉(zhuǎn)，并且是以交替方式從低(Low)轉(zhuǎn)換到高(High)和從高轉(zhuǎn)換到低的信號。本文中所用的“低(low)”和“高(High) ”指的是時鐘信號120和122的相對電勢狀態(tài)，舉例來說，在一個實施例中，低電勢為地電勢或者說O伏特，高電勢為3伏特。電容器114的負節(jié)點㈠經(jīng)NMOS開關(guān)104耦合到負電壓輸出124并經(jīng)開關(guān)102耦合至GND118。類似地，電容器116的負節(jié)點㈠經(jīng)NMOS開關(guān)108耦合到負電壓輸出124并經(jīng)開關(guān)106耦合至地GND118。開關(guān)102、104、106和108的交替異相操作為電容器114和116充電，并為輸出端124提供負電壓轉(zhuǎn)換，下文對此做詳細說明。圖2A顯示了在一個操作階段期間圖1的負電荷泵電路，圖2B顯示了圖2A的電荷泵電路的操作的各種時序信號。同時描述圖2A和圖2B，該操作階段繪出當CLK 120從低轉(zhuǎn)換到高和CLK’ 122從高轉(zhuǎn)換到低時的轉(zhuǎn)換階段。在該示例中，時鐘信號120在O伏特(低)和標稱或最大電壓(高)之間轉(zhuǎn)換。波形202表示在CLK 120從低到高的轉(zhuǎn)換期間電容器114兩側(cè)的電壓。信號V(114+)表示在電容器114的正節(jié)點上的電壓，該信號從接近O伏特(208)轉(zhuǎn)換到時鐘信號120的標稱電壓(210)。信號V(114_)表示在電容器114的負節(jié)點上的電壓，該信號從負電壓(212)轉(zhuǎn)換為接近O伏特(214)。負電壓212表示在CLK 120從低到高的轉(zhuǎn)換之前該電容器上的負電荷。波形204表示·在CLK’ 122從高到低的轉(zhuǎn)換期間電容器116兩側(cè)的電壓。信號V(116+)表示在電容器116的正節(jié)點上的電壓，該信號從接近標稱電壓(216)轉(zhuǎn)換到接近O伏特(218)。信號V (116-)表示在電容器116的負節(jié)點上的電壓，該信號從接近O伏特(220)轉(zhuǎn)換為負電壓(222)。負電壓222表示在CLK’120從高到低的轉(zhuǎn)換之后該電容器216上的負電荷。時段212和222的負電壓的幅值基于已經(jīng)傳送至節(jié)點V(124)上的電荷量。由于電容器兩側(cè)的電壓V = Q/C取決于電容器的尺寸和電荷，故而若電容器將自身絕大多數(shù)的電荷傳送至節(jié)點(V124)，則電容器116兩側(cè)會出現(xiàn)較低電壓。若節(jié)點V(124)已被驅(qū)動至節(jié)點118之下一等于時鐘擺幅的電勢處，則極少量電荷會被傳送，且V212和V222的電壓會大致等于CLK(122)的擺幅。波形206表示負輸出電壓(V(124-))，包括時鐘信號120和122轉(zhuǎn)換之前的負輸出電壓(224)和時鐘信號120和122轉(zhuǎn)換之后的負輸出電壓(226)。V(124)處電勢的變化可取決于CLK 120和122的擺幅以及從電容器116和114傳輸至節(jié)點124的電荷量。例如，若節(jié)點124自身具有一非常小的電容，則電容器116和114會與節(jié)點124的該電容一道充電，相應(yīng)地，節(jié)點124處的電壓會迅速變化至一與120/122處的時鐘擺幅的幅值相等的最終值處。若節(jié)點124處具有一明顯的電容，則電容器114和116會與節(jié)點124處的該較大的電容一道充電，相應(yīng)地需要較長時間變化至該與時鐘120/122的擺幅的幅值相等的最終值處。在CLK 120從低到高的轉(zhuǎn)換之后(以及CLK’ 122從高到低的轉(zhuǎn)換之后)，電壓
V(114+)為大致O伏特(214)，電壓V(116_)為負電壓。圖2A中示出了 CLK 120和122轉(zhuǎn)換之后開關(guān)102、104、106和108的導(dǎo)通狀態(tài)。由于電容器116的負節(jié)點處的電壓電平(222)低于(更大的負電平)保持開關(guān)102關(guān)斷所需的電勢Ves (例如，大致-0.8伏特)，故而電容器116的負節(jié)點接通開關(guān)102并關(guān)斷開關(guān)104。由于電容器114的負節(jié)點處的電壓電平(214)接近大致O伏特，故而電容器114的負節(jié)點關(guān)斷開關(guān)106并接通開關(guān)108。由于開關(guān)102接通，故而電容器114的負節(jié)點經(jīng)開關(guān)102連接至GND 118。在這種情況下，電容器114的正(+)節(jié)點和負(_)節(jié)點處都為低阻，并將被充電至其兩側(cè)間的最大電壓，也就是說，被最大程度的充電。形成對照的是，阻塞電路112防止電容器116的負節(jié)點處的負電荷經(jīng)開關(guān)106流至GND 118，因此，電容器116的負節(jié)點處的電荷經(jīng)開關(guān)108傳輸至輸出端124 (如粗體箭頭所示)，相應(yīng)地，在輸出端124處形成負電勢。圖3A顯示了在另一個操作階段期間圖1的負電荷泵電路，圖3B顯示了圖3A的電荷泵電路的操作的各種時序信號。同時描述圖3A和圖3B，該操作階段繪出了當CLK 120從高轉(zhuǎn)換到低和CLK’ 122從低轉(zhuǎn)換到高時的轉(zhuǎn)換階段。在該示例中，時鐘信號120在O伏特(低)和標稱或最大電壓(高)之間轉(zhuǎn)換。波形302表示在CLK 120從高到低的轉(zhuǎn)換期間電容器114兩側(cè)的電壓。信號V (114+)表不在電容器114的正節(jié)點上的電壓,該信號從時鐘信號的標稱電壓(308)轉(zhuǎn)換到接近O伏特(310)。信號V(114_)表示在電容器114的負節(jié)點上的電壓，該信號從接近O伏特(312)轉(zhuǎn)換為負電壓(314)。負電壓314表示在CLK 120從高到低的轉(zhuǎn)換之后該電容器上的負電荷。波形304表示在CLK ‘ 122從低到高的轉(zhuǎn)換期間電容器116兩側(cè)的電壓。信號
V(116+)表示在 電容器116的正節(jié)點上的電壓，該信號從接近O伏特(316)轉(zhuǎn)換到標稱電壓(318)。信號V(116_)表示在電容器116的負節(jié)點上的電壓，該信號從負電壓(320)轉(zhuǎn)換為接近O伏特(322)。負電壓202表示在CLK’ 122從高到低的轉(zhuǎn)換之后該電容器216上的負電荷。時段312和320的負電壓的幅值基于已經(jīng)傳送至節(jié)點V(124)上的電荷量。由于電容器兩側(cè)的電壓V = Q/C取決于電容器的尺寸和電荷，故而若電容器將自身絕大多數(shù)的電荷傳送至節(jié)點(V124)，則電容器116兩側(cè)會出現(xiàn)較低電壓。若節(jié)點V(124)已被驅(qū)動至節(jié)點118之下一等于時鐘擺幅的電勢處，則極少量電荷會被傳送/使用，V212和V222會大致等于CLK(122)的擺幅。波形306表示負輸出電壓(V(124-))，包括時鐘信號120和122轉(zhuǎn)換之前的負輸出電壓(324)和時鐘信號120和122轉(zhuǎn)換之后的負輸出電壓(326)。在CLK 120從高到低的轉(zhuǎn)換之后(以及CLK’ 122從低到高的轉(zhuǎn)換之后)，電壓
V(114+)為負電壓(314)，電壓V(116_)為大致O伏特(322)。圖3A中示出了時鐘120和122轉(zhuǎn)換之后開關(guān)102、104、106和108的導(dǎo)通狀態(tài)。由于電容器114的負節(jié)點處的電壓電平(314)低于(更大的負電平)保持開關(guān)106關(guān)斷所需的電勢Ves(例如，大致-0.8伏特)，故而電容器114的負節(jié)點接通開關(guān)106并關(guān)斷開關(guān)108。由于電容器116的負節(jié)點處的電壓電平(322)接近O伏特，故而電容器116的負節(jié)點關(guān)斷開關(guān)102并接通開關(guān)104。由于開關(guān)106接通，故而電容器116的負節(jié)點經(jīng)開關(guān)106連接至GND 118。形成對照的是，阻塞電路110防止電容器114的負節(jié)點處的負電荷經(jīng)開關(guān)102流至GND 118，因此，電容器114的負節(jié)點處的電荷經(jīng)開關(guān)104傳輸至輸出端124 (如粗體箭頭所示)，相應(yīng)地，在輸出端124處形成負電勢。根據(jù)本申請的教導(dǎo)可采用圖1、2A和3A的示例性電路拓撲，但是應(yīng)認識到，多種變體和/或修改對于本領(lǐng)域技術(shù)人員來說都是明顯的，并且滿足所述功能性和/或目的的各種變體和/或修改都被認為落入本申請的范圍內(nèi)。此外，實施例中所用的術(shù)語“電路”可包括硬線電路、可編程電路、狀態(tài)機電路和/或可在更大系統(tǒng)中使用的電路中的單一種電路或其組合，舉例來說，可包含分立元件作為集成電路的一部分。另外，文中將開關(guān)器件(例如開關(guān)102、104、106、108)描述為金屬氧化物半導(dǎo)體(MOS)器件，但是這些開關(guān)的中任何一個都可包括任何類型的現(xiàn)有或者未來開發(fā)出的開關(guān)電路，例如雙極結(jié)晶體管(BJT)、碳化硅晶體管(SiC)、絕緣柵雙極型晶體管(IGBT)和/或任何其他可配置為可控地改變導(dǎo)通狀態(tài)的開關(guān)電路。可對上述實施例進行修改。例如，可將多個負電荷泵電路級聯(lián)在一起，以提高負電壓輸出。在這種情況下，到該級聯(lián)的各級的輸入可以是前一級的負電壓輸出，而不是被耦合到GND或基準電勢。相應(yīng)地，在本申請的一個實施例中提供一種負電荷泵電路，包括:第一 PM0S/NM0S開關(guān)對，耦合在負電壓輸出端和基準電勢之間；和第二 PM0S/NM0S開關(guān)對，耦合在負電壓輸出端和基準電勢之間。該負電荷泵電路還包括:第一電容器，具有稱合到第一時鐘信號的正節(jié)點和耦合到所述第一 PM0S/NM0S開關(guān)對及所述第二 PM0S/NM0S開關(guān)對的負節(jié)點，所述第一時鐘信號配置為對所述第一電容器充電，所述負節(jié)點配置為控制所述第二 PM0S/NM0S開關(guān)對的導(dǎo)通狀態(tài)；和第二電容器，具有耦合到第二時鐘信號的正節(jié)點和耦合到所述第二PM0S/NM0S開關(guān)對及所述第一 PM0S/NM0S開關(guān)對的負節(jié)點，所述第二時鐘信號配置為對所述第二電容器充電，所述負節(jié)點配置為控制所述第一 PM0S/NM0S開關(guān)對的導(dǎo)通狀態(tài)。所述負電荷泵電路進一步包括:第一阻塞電路，耦合到所述第一 PM0S/NM0S開關(guān)對中的PMOS開關(guān)并耦合到所述基準電勢，所述第一阻塞電路配置為防止所述第一電容器的負節(jié)點處的電荷經(jīng)所述第一 PM0S/NM0S開關(guān)對的PMOS開關(guān)泄露到所述基準電勢；和第二阻塞電路，耦合到所述第二 PM0S/NM0S開關(guān)對中的PMOS開關(guān)并耦合到所述基準電勢，所述第二阻塞電路配置為防止所述第二電容器 的負節(jié)點處的電荷經(jīng)所述第二 PM0S/NM0S開關(guān)對的PMOS開關(guān)泄露到所述基準電勢。在本申請的另一實施例中提供一種負電荷泵電路，包括:第一 PM0S/NM0S開關(guān)對，耦合在負電壓輸出端和基準電勢之間；和第二 PM0S/NM0S開關(guān)對，耦合在負電壓輸出端和基準電勢之間。所述負電荷泵電路還包括:第一阻塞電路，耦合到所述第一 PM0S/NM0S開關(guān)對中的PMOS開關(guān)并耦合到所述基準電勢，所述第一阻塞電路配置為防止所述第一 PMOS/NMOS開關(guān)對的PMOS開關(guān)和NMOS開關(guān)之間的電荷經(jīng)所述第一 PM0S/NM0S開關(guān)對的PMOS開關(guān)泄露到所述基準電勢；和第二阻塞電路，耦合到所述第二 PM0S/NM0S開關(guān)對中的PMOS開關(guān)并耦合到所述基準電勢，所述第二阻塞電路配置為防止所述第二 PM0S/NM0S開關(guān)對的PMOS開關(guān)和NMOS開關(guān)之間的電荷經(jīng)所述第二 PM0S/NM0S開關(guān)對的PMOS開關(guān)泄露到所述基準電勢。在本申請的再一實施例中提供一種方法，包括:在負電壓輸出端和基準電勢之間率禹合第一 PM0S/NM0S開關(guān)對。該方法還包括:在負電壓輸出端和基準電勢之間稱合第二PM0S/NM0S開關(guān)對。該方法進一步包括:將第一阻塞電路耦合到所述第一 PM0S/NM0S開關(guān)對中的PMOS開關(guān)并耦合到所述基準電勢，所述第一阻塞電路配置為防止所述第一 PM0S/NM0S開關(guān)對的PMOS開關(guān)和NMOS開關(guān)之間的電荷經(jīng)所述第一 PM0S/NM0S開關(guān)對的PMOS開關(guān)泄露到所述基準電勢。該方法還包括:將第二阻塞電路耦合到所述第二 PM0S/NM0S開關(guān)對中的PMOS開關(guān)并耦合到所述基準電勢，所述第二阻塞電路配置為防止所述第二 PM0S/NM0S開關(guān)對的PMOS開關(guān)和所述NMOS開關(guān)之間的電荷經(jīng)所述第二 PM0S/NM0S開關(guān)對的PMOS開關(guān)泄露到所述基準電勢。 這里所使用的術(shù)語和表述被用做描述而不是限制，并且在使用這些術(shù)語和表述時無意于排除所示和所描述特征(或其部分的)的任何等同物，并且應(yīng)該認識到，各種變化可能包含在權(quán)利要求的范圍內(nèi)。因此，該權(quán)利要求旨在涵蓋所有此類等同物。各種特征、方面、以及實施例在這里已經(jīng)被描述，該特征、方面以及實施例可相互結(jié)合并且可變型和修改，正如本領(lǐng)域技術(shù)人員所能理解的那樣。因此，本實用新型公開內(nèi)容應(yīng)該被認為包括了這些組合、變體 修改。
權(quán)利要求1.一種負電荷泵電路,包括: 第一 PMOS/NMOS開關(guān)對，耦合在負電壓輸出端和基準電勢之間； 第二 PMOS/NMOS開關(guān)對，耦合在所述負電壓輸出端和基準電勢之間； 第一電容器，具有耦合到第一時鐘信號的正節(jié)點和耦合到所述第一 PMOS/NMOS開關(guān)對及所述第二 PMOS/NMOS開關(guān)對的負節(jié)點，所述第一時鐘信號配置為對所述第一電容器充電，所述負節(jié)點配置為控制所述第二 PMOS/NMOS開關(guān)對的導(dǎo)通狀態(tài)； 第二電容器，具有耦合到第二時鐘信號的正節(jié)點和耦合到所述第二 PMOS/NMOS開關(guān)對及所述第一 PMOS/NMOS開關(guān)對的負節(jié)點，所述第二時鐘信號配置為對所述第二電容器充電，所述負節(jié)點配置為控制所述第一 PMOS/NMOS開關(guān)對的導(dǎo)通狀態(tài)； 第一阻塞電路，耦合到所述第一 PMOS/NMOS開關(guān)對的PMOS開關(guān)并耦合到所述基準電勢，所述第一阻塞電路配置為防止所述第一電容器的負節(jié)點處的電荷經(jīng)所述第一 PMOS/NMOS開關(guān)對的PMOS開關(guān)泄露到所述基準電勢；和 第二阻塞電路，耦合到所述第二 PM0S/NM0S開關(guān)對中的PMOS開關(guān)并耦合到所述基準電勢，所述第二阻塞電路配置為防止所述第二電容器的負節(jié)點處的電荷經(jīng)所述第二 PMOS/NMOS開關(guān)對的PMOS開關(guān)泄露到所述基準電勢。
2.根據(jù)權(quán)利要求1所述的負電荷泵電路，其中，所述第一時鐘信號與所述第二時鐘信號交替在高電勢狀態(tài)和低電勢狀態(tài)之間切換。
3.根據(jù)權(quán)利要求1所述的負電荷泵電路，其中，當所述第一時鐘信號處于低電勢狀態(tài)且所述第二時鐘信號處于高電勢狀態(tài)時，所述第二電容器的負節(jié)點處的電荷被傳輸?shù)剿鲐撾妷狠敵龆恕?br> 4.根據(jù)權(quán)利要求1所述的負電荷泵電路，其中，當所述第一時鐘信號處于高電勢狀態(tài)且所述第二時鐘信號處于低電勢狀態(tài)時，所述第一電容器的負節(jié)點處的電荷被傳輸?shù)剿鲐撾妷狠敵龆恕?br> 5.根據(jù)權(quán)利要求1所述的負電荷泵電路，其中，所述第一阻塞電路和所述第二阻塞電路各自都包括:以正向偏置耦合在所述基準電勢和相應(yīng)的PMOS開關(guān)之間的二極管。
6.根據(jù)權(quán)利要求1所述的負電荷泵電路，其中，所述PMOS開關(guān)為隔離的PMOS器件，且各相應(yīng)阻塞電路耦合在各相應(yīng)的隔離的PMOS器件的N阱區(qū)域與所述基準電勢之間。
7.根據(jù)權(quán)利要求1所述的負電荷泵電路，其中，所述第一阻塞電路配置為:當所述第一PM0S/NM0S開關(guān)對的PMOS開關(guān)處于關(guān)斷或非導(dǎo)通狀態(tài)時，防止所述第一電容器的負節(jié)點處的電荷經(jīng)所述第一 PM0S/NM0S開關(guān)對的PMOS開關(guān)泄露到所述基準電勢。
8.根據(jù)權(quán)利要求1所述的負電荷泵電路，其中，所述第二阻塞電路配置為:當所述第二PM0S/NM0S開關(guān)對的PMOS開關(guān)處于關(guān)斷或非導(dǎo)通狀態(tài)時，防止所述第二電容器的負節(jié)點處的電荷經(jīng)所述第二 PM0S/NM0S開關(guān)對的PMOS開關(guān)泄露到所述基準電勢。
9.一種負電荷泵電路,包括: 第一 PM0S/NM0S開關(guān)對，耦合在負電壓輸出端和基準電勢之間； 第二 PM0S/NM0S開關(guān)對，耦合在所述負電壓輸出端和基準電勢之間； 第一阻塞電路，耦合到所述第一 PM0S/NM0S開關(guān)對的PMOS開關(guān)并耦合到所述基準電勢，所述第一阻塞電路配置為防止所述第一 PM0S/NM0S開關(guān)對的PMOS開關(guān)和NMOS開關(guān)之間的電荷經(jīng)所述第一 PM0S/NM0S開關(guān)對的PMOS開關(guān)泄露到所述基準電勢；和第二阻塞電路，耦合到所述第二 PMOS/NMOS開關(guān)對的PMOS開關(guān)并耦合到所述基準電勢，所述第二阻塞電路配置為防止所述第二 PM0S/NM0S開關(guān)對的PMOS開關(guān)和NMOS開關(guān)之間的電荷經(jīng)所述第二 PM0S/NM0S開關(guān)對的PMOS開關(guān)泄露到所述基準電勢。
10.根據(jù)權(quán)利要求9所述的負電荷泵電路，進一步包括: 第一電容器，具有耦合到第一時鐘信號的正節(jié)點和耦合到所述第一 PM0S/NM0S開關(guān)對及所述第二 PM0S/NM0S開關(guān)對的負節(jié)點，所述第一時鐘信號配置為對所述第一電容器充電，所述負節(jié)點配置為控制所述第二 PM0S/NM0S開關(guān)對的導(dǎo)通狀態(tài)；和 第二電容器，具有耦合到第二時鐘信號的正節(jié)點和耦合到所述第二 PM0S/NM0S開關(guān)對及所述第一 PM0S/NM0S開關(guān)對的負節(jié)點，所述第二時鐘信號配置為對所述第二電容器充電，所述負節(jié)點配置為控制所述第一 PM0S/NM0S開關(guān)對的導(dǎo)通狀態(tài)。
11.根據(jù)權(quán)利要求10所述的負電荷泵電路，其中所述第一時鐘信號與所述第二時鐘信號交替在高電勢狀態(tài)和低電勢狀態(tài)之間切換。
12.根據(jù)權(quán)利要求10所述的負電荷泵電路，其中當所述第一時鐘信號處于低電勢狀態(tài)且所述第二時鐘信號處于高電勢狀態(tài)時，所述第二電容器的負節(jié)點處的電荷被傳輸?shù)剿鲐撾妷狠敵龆恕?br> 13.根據(jù)權(quán)利要求10所述的負電荷泵，其中當所述第一時鐘信號處于高電勢狀態(tài)且所述第二時鐘信號處于低電勢狀態(tài)時，所述第一電容器的負節(jié)點處的電荷被傳輸?shù)剿鲐撾妷狠敵龆恕?br> 14.根據(jù)權(quán)利要求9所述的負電荷泵電路，其中所述第一阻塞電路和所述第二阻塞電路各自都包括:以正向偏置耦合在所述基準電勢和相應(yīng)的PMOS開關(guān)之間的二極管。
15.根據(jù)權(quán)利要求9所述的負電荷泵電路，其中所述PMOS開關(guān)為隔離的PMOS器件，且各相應(yīng)阻塞電路耦合在各相應(yīng)的隔離的PMOS器件的N阱區(qū)域與所述基準電勢之間。
16.根據(jù)權(quán)利要求10所述的負電荷泵電路，其中所述第一阻塞電路配置為:當所述第一PM0S/NM0S開關(guān)對的PMOS開關(guān)處于關(guān)斷或非導(dǎo)通狀態(tài)時，防止所述第一電容器的負節(jié)點處的電荷經(jīng)所述第一 PM0S/NM0S開關(guān)對的PMOS開關(guān)泄露到所述基準電勢。
17.根據(jù)權(quán)利要求10所述的負電荷泵電路，其中所述第二阻塞電路配置為:當所述第二PM0S/NM0S開關(guān)對的PMOS開關(guān)處于關(guān)斷或非導(dǎo)通狀態(tài)時，防止所述第二電容器的負節(jié)點處的電荷經(jīng)所述第二 PM0S/NM0S開關(guān)對的PMOS開關(guān)泄露到所述基準電勢。
專利摘要本申請涉及負電荷泵電路?？偟膩碚f，本申請?zhí)峁┝艘环N配置為提供一低于基準電壓(例如地電壓)的電壓的負電荷泵電路。該電荷泵電路包括阻塞電路，其降低或消除電荷泄漏從而可在輸出端處形成負電壓。該電荷泵電路總體包括互補的MOS開關(guān)對，所述互補的MOS開關(guān)對根據(jù)互補的電容器上形成的電荷以互補方式切換以提供負電壓電源。
文檔編號H02M3/07GK203151371SQ20122073412
公開日2013年8月21日 申請日期2012年12月27日 優(yōu)先權(quán)日2011年12月27日
發(fā)明者科奈斯·P·斯諾登 申請人:快捷半導(dǎo)體(蘇州)有限公司, 快捷半導(dǎo)體公司