開關電源電路的制作方法
【專利摘要】根據(jù)本實施方式的開關電源電路包括具有至少一個開關并且連接至變壓器的一側的開關單元，開關電源電路包括連接至開關單元的輸出側的基于開關單元的輸出來控制開關單元的開關控制器，其中，開關控制器包括比較單元和輸出波形生成單元。根據(jù)本實施方式，通過使用開關來執(zhí)行整流降低了功耗，并且由于在沒有任何控制器的情況下控制開關單元，所以以簡單的配置制備了開關電源電路。
【專利說明】開關電源電路【技術領域】
[0001]本公開內容涉及可以用于電力變換的開關電源電路。
【背景技術】
[0002]圖1是示出了一般的DC-DC轉換器的電路圖。
[0003]參照圖1，DC-DC轉換器包括電源10、變壓器20和第一整流器30。
[0004]電源10可以包括直流電源和至少一個開關。可以通過準時接通/關斷開關來將能量通過變壓器20傳輸至第一整流器30。[0005]第一整流器30包括第一二極管32和第二二極管34。由于二極管使電流沿一個方向流動，所以如果按照圖1所示來設置第一二極管32和第二二極管34，則可以對通過變壓器20傳輸?shù)木哂蟹叫尾ǖ碾妷狠斎脒M行整流。
[0006]由于通過第一二極管32和第二二極管34整流的電力通過平滑線圈36和平滑蓄電池38，所以紋波被降低使得可以輸出放大的DC功率。輸出電壓被保持在平滑蓄電池38的兩個端子之間。
[0007]雖然使用二極管的DC-DC轉換器的結構簡單，但是當高電流流經二極管時，由二極管的電流和電壓降之積產生的能耗會增加。

【發(fā)明內容】

[0008]技術問題
[0009]本實施方式提供了一種開關電源電路，其通過將多個開關器件而非二極管用于DC-DC轉換器的整流器來降低在整流器中引起的功耗。
[0010]此外，本實施方式提供了一種開關電源電路，其包括:開關控制器，用于在沒有任何具體控制器的情況下基于開關電源電路的輸出來控制多個開關器件。
[0011]問題的解決方案
[0012]根據(jù)本實施方式的一種開關電源電路包括具有至少一個開關并且連接至變壓器的一側的開關單元，開關電源電路包括連接至所述開關單元的輸出側的、用于基于開關單元的輸出值來控制開關單元的開關控制器，其中，所述開關控制器包括比較單元和輸出波形生成單元。
[0013]本發(fā)明的有益效果
[0014]根據(jù)本實施方式，可以通過使用開關執(zhí)行電流整流來降低功耗，并且可以在沒有任何具體控制器的情況下控制開關單元，以使得可以使用較簡單的配置來實現(xiàn)開關電源電路。
【專利附圖】

【附圖說明】
[0015]圖1是示出了一般的DC-DC轉換器的電路圖；
[0016]圖2是根據(jù)一種實施方式的DC-DC轉換器的電路圖；[0017]圖3是示出了當使用圖1和圖2中描繪的電路時根據(jù)流經整流器的電流的功耗的圖；
[0018]圖4是示出了流經圖1中描繪的第一二極管和第二二極管的電流以及用于開關圖2中描繪的FETl和FET2的柵極波形的圖；
[0019]圖5是根據(jù)另一種實施方式的整流器的電路圖；以及
[0020]圖6是示出了根據(jù)一種實施方式的圖5中描繪的DC-DC轉換器的波形的圖。
【具體實施方式】
[0021]下文中，將參照附圖詳細描述本實施方式。已經參照附圖描述了元件的該布置。為方便或清楚起見可以放大附圖中所示的每個元件的尺寸。此外，元件的尺寸不完全反映實際尺寸。
[0022]圖2是根據(jù)一種實施方式的DC-DC轉換器的電路圖，圖3是示出了當使用圖1和圖2中描繪的電路時根據(jù)流經整流器的電流的功耗的圖。
[0023]參照圖1至圖3，DC-DC轉換器包括電源10、變壓器20和第二整流器40。
[0024]電源10可以包括直流電源和多個開關器件。電源10控制開關器件以將電壓Vtk施加至變壓器20。由于使用變壓器20，所以電源10和第二整流器40彼此電分離。
[0025]通過控制變壓器20的繞組比率，可以確定電源與第二整流器40之間的電壓放大比率。
[0026]變壓器20將從電源10傳輸?shù)碾娏鬏斨恋诙髌?0。第二整流器40可以包括第一 FET (場效應晶體管)42和第二 FET44。通過控制第一 FET42和第二 FET44的柵極電壓，第一 FET42和第二 FET44可以被短路/斷路。
[0027]通過根據(jù)Vtk的狀態(tài)來控制FET142和FET244，可以獲得與二極管整流器相同的整流效果。隨后將描述控制FETl和FET2的方法。
[0028]圖3是示出了根據(jù)流經圖1和圖3中描繪的電路的電流消耗的功率的圖。
[0029]圖的橫軸表示流經整流器的電流量，圖的縱軸表示當電流流經整流器時所消耗的功率。
[0030]Pd.loss表示當電流流過二極管時所消耗的功率。在二極管中，無論電流強度如何壓降都恒定。因此，功耗隨著電流的增加而線性增加。假設圖中的壓降為0.5V。
[0031]Ps.loss表示使用FET的開關整流器方案中的功率損耗。由于FET具有預定的導通電阻，所以當大電流流經FET時，功率損耗與電流的平方成比例地增加。然而，由于FET的導通電阻為約若干毫歐姆，所以使用FET的開關整流器方案與使用二極管的整流器方案相比具有可以降低功耗的優(yōu)點。
[0032]假設在實施方式的圖中FET的導通電阻為3毫歐姆。
[0033]如實施方式的圖所示，當有100A的電流流經時，在二極管的情況下功率損耗為50W，而在FET的情況下功率損耗為30W。因此，應理解的是，當商業(yè)上對大電流進行整流時，F(xiàn)ET消耗的功率小于二極管消耗的功率。
[0034]圖4是示出了流過圖1中描繪的第一二極管32和第二二極管34的電流以及用于開關圖2中描繪的FET142和FET244的柵極波形的圖。
[0035]參照圖4，由于Vtk是變壓器20的輸出，所以對于可以稱為續(xù)流間隔的間隔tO-tl、t2-t3、t4-t5，不通過電源10的開關操作傳輸功率。
[0036]因為由于器件特性二極管僅允許電流沿一個方向流動，所以可以根據(jù)Vtk的方向確定電流是流經第一二極管32還是第二二極管34。
[0037]在本實施方式中，對于間隔tl_t2可以通過第二二極管34傳輸能量，而對于間隔t3-t4可以通過第一二極管32傳輸能量。
[0038]在使用FET的情況下，當柵極電壓高時，F(xiàn)ET導通。在本實施方式中，對于間隔tl-t2，F(xiàn)ET2導通，以使得FET2可以傳輸功率，而對于間隔t3_t4，F(xiàn)ETl導通，以使得FETl可以傳輸功率。
[0039]在續(xù)流間隔期間，允許FETl和FET2導通或關斷，并且可以根據(jù)控制方法自由地確定續(xù)流間隔。
[0040]通過控制FETl和FET2的柵極電壓，可以實現(xiàn)小功耗的DC-DC轉換器。
[0041]圖5是根據(jù)另一種實施方式的整流器的電路圖。
[0042]為說明目的將根據(jù)另一種實施方式的整流器稱為第三整流器100。
[0043]參照圖5，可以將第三整流器100連接至將功率傳輸至電源10的變壓器20。
[0044]第三整流器100可以包括開關單元105和與開關單元105連接的開關控制器200，其中開關單元105包括多個開關。
[0045]在本實施方式中，開關單元105可以包括一個或更多個開關，并且開關包括多個FET0開關控制器200包括第一開關110和第二開關120。
[0046]可以根據(jù)柵極電壓來接通/關斷第一開關110和第二開關120?？梢酝ㄟ^開關控制器200來控制柵極電壓。
[0047]當?shù)谝婚_關110關斷時，可以將施加至第一開關110的電壓稱為Vds_FETl。當?shù)诙_關120關斷時，可以將施加至第二開關120的電壓稱為Vds_FET2。
[0048]可以控制第一開關110和第二開關120，使得第一開關110和第二開關120能夠響應于通過變壓器20傳輸?shù)碾妷篤tk的定時而接通/關斷，從而第三整流器100可以輸出整流的DC功率。
[0049]開關控制器200可以包括可以與開關單元105的輸出端子連接的電阻單元204、與電阻單元204連接的比較單元202、用于基于比較單元202的輸出生成時鐘值的時鐘生成單元206、以及可以通過時鐘生成單元206的輸出生成柵極波形的波形生成單元208。
[0050]將波形生成單元208的輸出作為柵極電壓值輸入至開關單元105的開關的柵極，使得可以控制開關單元105。
[0051]電阻單元204可以包括一個電阻器或更多個電阻器。
[0052]電阻單元204可以包括與第一開關110并聯(lián)連接的第一電阻器230和第二電阻器235，以及與第二開關120并聯(lián)連接的第三電阻器240和第四電阻器245。
[0053]在本實施方式中，可以假設第一電阻器230至第四電阻器245的電阻值為Ra、Rb、Re以及RcL
[0054]將施加至第一開關110的電壓值Vds_FETl施加至第一電阻器230和第二電阻器235，并且由第一電阻器230和第二電阻器235劃分vds_FETl。
[0055]此外，將施加至第二開關120的電壓值Vds_FET2施加至第三電阻器240和第四電阻器245，并且由Re和Rd的比率來劃分電壓vds_FET2。[0056]比較單元202可以包括多個比較器。在本實施方式中，比較單元202包括第一比較器210和第二比較器220。
[0057]當輸入等于或高于第一參考電壓的電壓值時，第一比較器210可以輸出邏輯高值，并且當輸入等于或高于第二參考電壓的電壓值時，第二比較器220可以輸出邏輯高值。
[0058]可以將第一電阻器230與第二電阻器235之間的電壓值輸入至第一比較器210。
[0059]第一參考電壓的值可以小于(Rb*Vds.FETl)/ (Ra+Rb)的值。由于施加至第二電阻器235的電壓值可以根據(jù)溫度變化和環(huán)境噪聲的作用而變化，所以可以通過考慮值的變化來控制第一參考電壓的值。優(yōu)選地，可以通過(Rb*Vds.FETl)/ (2* (Ra+Rb))獲得第一參考電壓的值。
[0060]由此，當將等于或高于第一參考電壓的電壓值施加至第二電阻器235時，第一比較器210可以輸出邏輯高值。
[0061]可以將第三電阻器240與第二電阻器245之間的電壓值輸入至第二比較器220。
[0062]第二參考電壓的值可以小于(Rc*Vds.FET2)/ (Rc+Rd)的值。由于施加至第三電阻器240的電壓值可以根據(jù)溫度變化和環(huán)境噪聲的影響而變化，所以可以通過考慮值的變化來控制第二參考電壓的值。優(yōu)選地，可以通過(Rc*Vds.FET2)/ (2* (Rc+Rd))獲得第二參考電壓的值。
[0063]由此，當將等于或高于第二參考電壓的電壓值施加至第三電阻器240時，第二比較器220可以輸出邏輯高值。
[0064]根據(jù)本實施方式，第一電阻器230的電阻值可以等于第四電阻器245的電阻值，第二電阻器235的電阻值可以等于第三電阻器240的電阻值，并且第一參考電壓的值可以等于第二參考電壓的值。
[0065]時鐘生成單元206可以包括或非門250?？梢詫⒌谝槐容^器210和第二比較器220的輸出值輸入至或非門250。
[0066]由此，當?shù)谝槐容^器210和第二比較器220的輸出值全部為邏輯低值時，或非門250輸出邏輯高值，而當將不同的輸入值輸入至或非門250時，或非門250輸出邏輯低值。
[0067]可以將或非門250的輸出值作為時鐘值輸入至波形生成單元208。
[0068]波形生成單元208可以包括D觸發(fā)器260?？梢詫⒒蚍情T的輸出值作為時鐘輸入而輸入至D觸發(fā)器260。
[0069]在本實施方式中，D觸發(fā)器260的反相輸出端子可以連接至D觸發(fā)器260的輸入端子，并且D觸發(fā)器260的反相輸出可以控制第二開關120。
[0070]此外，D觸發(fā)器(下文中，相同)260的非反相輸出可以控制第一開關110。
[0071]在本實施方式中，由于使用FET來實現(xiàn)第一開關110和第二開關120，所以當D觸發(fā)器的輸出為邏輯高時，第一開關110可以短路，而當D觸發(fā)器的輸出為邏輯低時，第一開關110可以斷路。
[0072]此外，當D觸發(fā)器的反相輸出為邏輯高時，第二開關120短路，而當D觸發(fā)器的反相輸出為邏輯低時，第二開關120斷路。
[0073]由此，由于設置了開關控制器200，所以可以僅基于開關單元105的輸出值來控制開關單元105。因此，本實施方式的優(yōu)點是簡化了設計并且降低了能耗。
[0074]圖6是示出了根據(jù)本實施方式的圖5中的DC-DC轉換器的電壓波形的圖。[0075]參照圖6，第一間隔稱為間隔tO-tl、第二間隔稱為間隔tl_t2、第三間隔稱為間隔t2-t3、第四間隔稱為間隔t3-t4、并且第五間隔稱為間隔t4-t5。
[0076]在圖6中，第一間隔至第三間隔是其中Vt的值為O (零)的續(xù)流間隔。由此，在第一間隔至第三間隔期間，第一開關Iio和第二開關120短路或斷路。
[0077]由于在第二間隔期間將電壓VRb施加至第二電阻器235 (電阻單元204)并且其高于第一參考電壓，所以第一比較器210的輸出值SI可以為邏輯高值。此外，由于施加至第三電阻器240 (電阻單元204)的電壓值為O (零)，所以第二比較器220的輸出值S2可以為邏輯低值。
[0078]由于在第四間隔期間施加至第二電阻器235 (電阻單元204)的電壓值為O (零)，所以第一比較器210的輸出值SI可以為邏輯低值。此外，由于將電壓值VRc施加至第三電阻器240 (電阻單元204)并且其高于第二參考電壓，所以第二比較器220的輸出值S2可以為邏輯高值。
[0079]輸入有第一比較器210和第二比較器220的輸出值的或非門250的輸出值Sfw在或非門250的兩個輸入值為邏輯低值的第一間隔、第三間隔和第五間隔期間可以是邏輯高值。
[0080]下文中，將描述D觸發(fā)器的非反相輸出值GFETl和反相輸出值GFET2。
[0081]將D觸發(fā)器的反相輸出值作為D觸發(fā)器的輸入值反饋至D觸發(fā)器，并且將或非門250的輸出值作為時鐘值輸入至D觸發(fā)器。
[0082]由此，D觸發(fā)器在第一間隔、第二間隔以及第五間隔期間可以輸出邏輯低值，并且在第三間隔和第四間隔期間可以輸出邏輯高值。
[0083]此外，D觸發(fā)器的反相輸出值在第三間隔和第四間隔期間可以為邏輯低值，并且在第一間隔、第二間隔以及第五間隔期間可以為邏輯高值。
[0084]由此，第一開關110在第三間隔和第四間隔期間可以短路，并且在第一間隔、第二間隔以及第五間隔期間可以斷路。第二開關120在第一間隔、第二間隔以及第五間隔期間可以短路，并且在第三間隔和第四間隔期間可以斷路。
[0085]當至第二比較器220的電壓輸入值等于或高于第二參考電壓時，第二比較器220可以輸出邏輯高值。
[0086]在附圖中，至第一比較器210的電壓輸入值表示為VKb，至第二比較器220的電壓輸入值表不為VK。,并且第一參考電壓和第二參考電壓的值均表不為Vref。
[0087]接收第一比較器210和第二比較器220的輸出值作為輸入值的或非門250的輸出值可以表示為Sfw?；蚍情T250在作為續(xù)流間隔的第一間隔、第三間隔以及第五間隔期間輸出邏輯高值。
[0088]可以將或非門250連接至波形生成單元208。在本實施方式中，可以將或非門250的輸出輸入至D觸發(fā)器的時鐘輸入端子。由此，可以在續(xù)流間隔開始的時間點改變D觸發(fā)器的輸出。
[0089]在本實施方式中，控制第一開關110的值GFETl在t0變成邏輯低值并且該低值被保持，接著在t2變成邏輯高值并且該高值被保持，直到該值在t4變成邏輯低值為止。
[0090]此外，在本實施方式中，控制第二開關120的值GFET2在t2變成邏輯低值并且該低值被保持，接著在t2變成邏輯高值并且該高值被保持直到該值在t4變成邏輯高值為止。[0091]如上所述，因為電阻單元204、比較單元202、時鐘生成單元206和波形生成單元208彼此連接，所以可以僅基于開關單元105的輸出來控制開關單元105的第一開關110和第二開關120的接通/關斷操作。
[0092]本實施方式的優(yōu)點是在續(xù)流間隔開始的t2時可以通過使第一開關110短路來防止因電流流經寄生二極管而產生的功耗。
[0093]雖然已經參照許多示例性實施方式對多個實施方式進行了描述，但是應理解的是，本領域技術人員可以構思出落入本公開內容的原理的精神和范圍內的許多其他修改和實施方式。更具體地，在本公開內容、附圖以及所附權利要求的范圍內，可以對主體組合布置的元件部分和/或布置進行各種改變和修改。除了元件部分和/或布置的變化和修改之外，替選用途對于本領域技術人員來說也會是明顯的。
【權利要求】
1.一種開關電源電路，包括具有至少一個開關并且連接至變壓器的一側的開關單元，所述開關電源電路包括: 開關控制器，連接至所述開關單元的輸出，以基于所述開關單元的輸出值來控制所述開關單元， 其中，所述開關控制器包括比較單元和輸出波形生成單元。
2.根據(jù)權利要求1所述的開關電源電路，其中，所述開關單元包括: 第一開關，用于在所述變壓器的一個輸出與地之間進行開關；以及 第二開關，用于在所述變壓器的相對輸出與地之間進行開關。
3.根據(jù)權利要求2所述的開關電源電路，其中，所述比較單元包括: 第一比較器，具有連接至所述第一開關的輸出端子的輸入端子；以及 第二比較器，具有連接至所述第二開關的輸出端子的輸入端子。
4.根據(jù)權利要求3所述的開關電源電路，其中，所述比較單元包括: 第一電阻器和第二電阻器，用于劃分所述第一開關的輸出端子與地之間的電壓；以及 第三電阻器和第四電阻器，用于劃分所述第二開關的輸出端子與地之間的電壓。
5.根據(jù)權利要求4所述的開關電源電路，其中，所述第一比較器的所述輸入端子連接在所述第一電阻器與所述第二電阻器之間，并且所述第二比較器的所述輸入端子連接在所述第三電阻器與所述第四電阻器之間。
6.根據(jù)權利要求4所述的開關電源電路，其中，當輸入等于或高于第一參考電壓的電壓時，所述第一比較器輸出邏輯高，并且當輸入等于或高于第二參考電壓的電壓時，所述第二比較器輸出邏輯高。
7.根據(jù)權利要求6所述的開關電源電路，其中，所述第一參考電壓等于或小于施加至所述第二電阻器的最小電壓，并且所述第二參考電壓等于或小于施加至所述第三電阻器的最小電壓。
8.根據(jù)權利要求2所述的開關電源電路，其中，所述輸出波形生成單元包括接收所述比較單元的輸出作為其輸入的或非門。
9.根據(jù)權利要求8所述的開關電源電路，其中，所述輸出波形生成單元還包括D觸發(fā)器，并且所述或非門的所述輸出被輸入至所述D觸發(fā)器的時鐘輸入端子。
10.根據(jù)權利要求9所述的開關電源電路，其中，所述D觸發(fā)器的反相輸出被連接至所述D觸發(fā)器的輸入端子，所述D觸發(fā)器的輸出控制所述第一開關，并且所述D觸發(fā)器的所述反相輸出控制所述第二開關。
11.根據(jù)權利要求10所述的開關電源電路，其中，當控制輸入為邏輯高時，所述第一開關被短路，并且當控制輸入為邏輯高時，所述第二開關被短路。
12.根據(jù)權利要求7所述的開關電源電路，其中，所述第一電阻器等于所述第四電阻器。
13.根據(jù)權利要求12所述的開關電源電路，其中，所述第二電阻器等于所述第三電阻器。
14.根據(jù)權利要求13所述的開關電源電路，其中，所述第一參考電壓等于所述第二參考電壓。
【文檔編號】H02M3/28GK103891119SQ201280050733
【公開日】2014年6月25日 申請日期:2012年9月12日 優(yōu)先權日:2011年9月15日
【發(fā)明者】金宜鐘 申請人:Lg伊諾特有限公司