專利名稱：一種超低待機功耗電源的控制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及開關(guān)電源，尤其涉及一種超低待機功耗電源的控制電路，屬于微電子技術(shù)領(lǐng)域。
背景技術(shù)：
對于一個開關(guān)電源電路而言，不僅僅要求具有很高的轉(zhuǎn)換效率，還要求待機功耗低。目前，在降低待機功耗方面，不論是脈沖頻率調(diào)制方式(PFM)還是脈沖寬度調(diào)制方式(PWM)以及混合型控制方式，均是采取降低電源控制芯片頻率和減小控制電路耗電方式來實現(xiàn)低待機功耗。就現(xiàn)有電源控制芯片降低待機功耗的方式來說，控制電路的耗電等已無多少降低空間，待機功耗無法再進一步的降低。AC-DC原邊控制(PSR)轉(zhuǎn)換器，因其具有外圍系統(tǒng)元器件少、成本低、結(jié)構(gòu)簡單、待機功耗低等優(yōu)點，已經(jīng)成為未來AC-DC的發(fā)展趨勢。AC-DC原邊控制(PSR)轉(zhuǎn)換器的基本拓撲結(jié)構(gòu)如圖1所示，外圍電路包括反激變換器、整流濾波、啟動電路、開關(guān)管；內(nèi)部控制電路包括供電端(VCC)啟動和低壓鎖定保護(UVLO)電路、輔助繞組端反饋電壓(FB)采樣保持電路、誤差放大器(EA)、PWM脈寬調(diào)制器、限流比較器、RS觸發(fā)器、驅(qū)動器。其工作原理如圖2，內(nèi)部控制部分通過檢測變壓器輔助繞組Na端FB電壓，經(jīng)過內(nèi)部采樣保持電路、誤差放大器和PWM脈寬調(diào)制器，產(chǎn)生一定占空比的信號來控制開關(guān)管的導通和關(guān)閉，使其次級繞組Ns輸出端電壓Vo恒壓。傳統(tǒng)AC-DC原邊控制轉(zhuǎn)換器的待機功耗已經(jīng)無法再進一步降低。

發(fā)明內(nèi)容
本發(fā)明目的是為了解決傳統(tǒng)AC-DC電源系統(tǒng)，由于芯片功耗Pic;和芯片外圍元器件功耗Ps導致系統(tǒng)待機功耗較大的問題，提供了一種超低待機功耗電源的控制電路，工作時，將系統(tǒng)輸出端負載P。轉(zhuǎn)化為芯片內(nèi)部誤差放大器輸出電壓Veja,然后Veja與內(nèi)部設(shè)定電壓V3進行比較，當兩者有交點時，電路發(fā)生翻轉(zhuǎn)，輸出邏輯控制信號Tum mvtjff，使芯片進入睡眠模式，關(guān)閉芯片內(nèi)部大部分模塊和開關(guān)管，去掉了輸出端假負載上的功耗，同時又采用了高壓啟動，省掉了啟動部分的功耗，從而大大降低了整機待機功耗。本發(fā)明的上述目的通過以下技術(shù)方案實現(xiàn):一種超低待機功耗電源的控制電路，基于AC-DC原邊控制轉(zhuǎn)換器拓撲結(jié)構(gòu)，設(shè)有外圍電路及內(nèi)部控制電路，其特征在于，改進了芯片供電端的啟動方式，在外圍電路中省去了啟動電路，在內(nèi)部控制電路中增設(shè)睡眠判斷模塊，睡眠判斷模塊包括高壓啟動晶體管Jfet、睡眠判斷比較器和RS觸發(fā)器，其中:高壓啟動晶體管Jfet設(shè)置于外部供電Vin與芯片供電VCC之間，外部供電Vin通過外圍電路中變壓器的初級電感連接高壓啟動晶體管Jfet的漏極，芯片供電VCC連接高壓啟動晶體管Jfet的源極，高壓啟動晶體管Jfet的柵極連接內(nèi)部控制電路中啟動和低壓鎖定保護電路即啟動和低壓鎖定保護比較器的輸出信號uvlo，高壓啟動晶體管Jfet的初態(tài)為導通狀態(tài)；睡眠判斷比較器的正向輸入端連接設(shè)定電壓V3，反向輸入端連接內(nèi)部控制電路中誤差放大器EA的輸出信號Vea，其中，V3=V2-a (V2-V1)，a為系統(tǒng)輸出滿載功率的百分比，V1、V2分別是產(chǎn)生內(nèi)部控制電路中輸入至PWM脈寬調(diào)制器反向輸入端的電壓Vrai的兩個基準電壓；睡眠判斷比較器的輸出信號SD連接RS觸發(fā)器的置“0”端即R端，低壓鎖定保護比較器的輸出信號uvlo連接RS觸發(fā)器的置“I”端即S端，RS觸發(fā)器輸出睡眠或啟動控制信號Tum—mA)ff控制內(nèi)部控制電路中采樣和保持電路、誤差放大器、PWM脈寬調(diào)制器、限流比較器、驅(qū)動器的偏置電流或偏置電壓使能端和外圍電路中開關(guān)管的柵極。所述V3=V2_a (V2-V1)中，取 a=l%，Vl=IV, V2=3V。本發(fā)明的優(yōu)點及顯著效果:(I)本發(fā)明采用高壓啟動方式，省去了外圍電路中的啟動電阻，大大降低了啟動部分的功耗。(2 )本發(fā)明將輸出負載Po轉(zhuǎn)化為芯片內(nèi)部電壓Nea, Vea與內(nèi)部設(shè)定電壓V3進行比較，輸出邏輯控制信號，使芯片進入睡眠模式，降低系統(tǒng)待機功耗。(3)當輸出負載大于一定值時,系統(tǒng)自動重啟。


圖1為現(xiàn)有AC-DC原邊控制轉(zhuǎn)換器的系統(tǒng)框圖；圖2為圖1的電路圖；圖3為圖1中PWM脈寬調(diào)制器反向輸入端電壓Vex的產(chǎn)生電路圖；圖4為現(xiàn)有AC-DC原邊控制轉(zhuǎn)換器的系統(tǒng)電路部分參數(shù)波形
圖5為本發(fā)明AC-DC原邊控制轉(zhuǎn)換器的系統(tǒng)框圖；圖6為圖5的電路圖。
具體實施例方式圖3為現(xiàn)有AC-DC原邊控制芯片內(nèi)部基準電壓Vex產(chǎn)生電路圖，本發(fā)明仍然采用此電路。如圖5、圖6，本發(fā)明基于現(xiàn)有的AC-DC原邊控制轉(zhuǎn)換器拓撲結(jié)構(gòu)，增加了睡眠判斷模塊，去掉了外部啟動電路(圖2中的啟動電阻Rs)。睡眠判斷模塊中包括高壓啟動Jf et管、睡眠判斷比較器和RS觸發(fā)器。外部輸入電壓Vin通過變壓器的初級電感連接Jfet管的高壓漏端Drain, Jfet的低壓源端連接芯片供電端VCC, Jfet的柵極連接uvlo信號，Jfet的初態(tài)為導通狀態(tài)。設(shè)定電壓V3連接睡眠判斷比較器的一端，誤差放大器EA的輸出Vea連接睡眠判斷比較器的另一端，睡眠判斷比較器的輸出信號SD連接RS觸發(fā)器的R端，信號uvlo連接RS觸發(fā)器的S端，RS觸發(fā)器輸出睡眠或啟動控制信號Turn。 /。 控制內(nèi)部控制電路中采樣和保持電路、誤差放大器、PWM脈寬調(diào)制器、限流比較器、驅(qū)動器的偏置電流或偏置電壓使能端和外圍電路中開關(guān)管的柵極(圖中省略未畫出)。還可把開關(guān)管集成到芯片內(nèi)。 本發(fā)明電路的工作原理如下:輸入電壓Vin通過變壓器主繞組和Jfet管給VCC端電容C3充電，當VCC電壓升高到內(nèi)部設(shè)定電壓Vh時，通過啟動和低壓鎖定比較器控制信號uvlo發(fā)生翻轉(zhuǎn)，關(guān)閉Jfet管，同時啟動芯片，此時VCC端供電由輔助繞組產(chǎn)生。如果輸出端負載減小到一定值或空載時，輔助繞組反饋電壓FB會被抬高，經(jīng)過芯片內(nèi)部采樣和保持電路與內(nèi)部基準電壓Vref2進行誤差放大，誤差放大器輸出電壓為Vm，利用Vm與內(nèi)部設(shè)定電壓V3進行比較判斷，輸出控制信號SD，SD與控制信號uvlo進行邏輯處理，輸出控制信號Turn—on/off。一旦輸出負載低于某個值，導致Vea與V3相交,控制信號SD翻轉(zhuǎn),且此時VCC電壓工作正常高于V1, uvlo信號不起作用，則控制信號Tum mA)ff關(guān)閉芯片內(nèi)部大部分模塊包括采樣和保持電路、誤差放大器、PWM脈寬調(diào)制器、限流比較器、驅(qū)動器和開關(guān)管，芯片進入睡眠模式。進入睡眠模式后，芯片VCC端的供電只有電容C3提供，而VCC端電流由正常工作電流Ica降低到睡眠模式電流，當電容C3上的電壓VCC降低到V1時，通過啟動和低壓鎖定比較器控制信號uvlo發(fā)生翻轉(zhuǎn)，打開Jfet管，輸入電壓Vin又通過變壓器主繞組和Jfet給VCC端電容C3充電，如此循環(huán)。則睡眠模式的時間由以下計算可得:C3 (VCC-V1) =Icc2 t其中C3是電容，VCC是供電端電壓,V1是低壓鎖定門限電壓，Icc2是睡眠模式電流，t是睡眠時間睡眠時間可控
權(quán)利要求
1.一種超低待機功耗電源的控制電路，基于AC-DC原邊控制轉(zhuǎn)換器拓撲結(jié)構(gòu)，設(shè)有外圍電路及內(nèi)部控制電路，其特征在于，改進了芯片供電端的啟動方式，在外圍電路中省去了啟動電路，在內(nèi)部控制電路中增設(shè)睡眠判斷模塊，睡眠判斷模塊包括高壓啟動晶體管Jfet、睡眠判斷比較器和RS觸發(fā)器，其中: 高壓啟動晶體管Jfet設(shè)置于外部供電Vin與芯片供電VCC之間，外部供電Vin通過外圍電路中變壓器的初級電感連接高壓啟動晶體管Jfet的漏極，芯片供電VCC連接高壓啟動晶體管Jfet的源極，高壓啟動晶體管Jfet的柵極連接內(nèi)部控制電路中啟動和低壓鎖定保護電路即啟動和低壓鎖定保護比較器的輸出信號uvlo，高壓啟動晶體管Jfet的初態(tài)為導通狀態(tài)； 睡眠判斷比較器的正向輸入端連接設(shè)定電壓V3，反向輸入端連接內(nèi)部控制電路中誤差放大器EA的輸出信號Vea，其中，r3=r2-a*l "2-Fl),-為系統(tǒng)輸出滿載功率的百分比，VU K 分別是產(chǎn)生內(nèi)部控制電路中輸入至PWM脈寬調(diào)制器反向輸入端的電壓Vrai的兩個基準電壓；睡眠判斷比較器的輸出信號SD連接RS觸發(fā)器的置“0”端即R端，低壓鎖定保護比較器的輸出信號uvlo連接RS觸發(fā)器的置“I”端即S端，RS觸發(fā)器輸出睡眠或啟動控制信號Tum—mA)ff控制內(nèi)部控制電路中采樣和保持電路、誤差放大器、PWM脈寬調(diào)制器、限流比較器、驅(qū)動器的偏置電流或偏置電壓使能端和外圍電路中開關(guān)管的柵極。
2.根據(jù)權(quán)利要求1所述的超低待機功耗電源的控制電路，其特征在于，V'l=V2-a*iVl-VX)中，取 2 =1%, K/=1V, K =3V。
全文摘要
一種超低待機功耗電源的控制電路，在AC-DC原邊控制轉(zhuǎn)換器結(jié)構(gòu)基礎(chǔ)上，省去了外部啟動電路，增設(shè)睡眠判斷模塊，包括高壓啟動Jfet管、睡眠判斷比較器和RS觸發(fā)器，外部供電通過變壓器的初級電感連接Jfet管的漏極，芯片供電連接Jfet管的源極，Jfet管的柵極連接啟動和低壓鎖定保護電路輸出信號，睡眠判斷比較器的正向輸入端連接設(shè)定電壓，反向輸入端連接誤差放大器的輸出信號，睡眠判斷比較器的輸出信號連接RS觸發(fā)器的R端，低壓鎖定保護比較器的輸出信號連接RS觸發(fā)器的S端，RS觸發(fā)器輸出睡眠或啟動控制信號控制芯片大部分電路以及外圍電路中開關(guān)管的使能，使芯片進入睡眠模式，降低系統(tǒng)待機功耗。
文檔編號H02M3/335GK103151935SQ20131009355
公開日2013年6月12日 申請日期2013年3月21日 優(yōu)先權(quán)日2013年3月21日
發(fā)明者張洪俞, 朱敏元, 魯華, 夏曉娟 申請人:南京微盟電子有限公司