一種基于sopc的光伏并網(wǎng)裝置制造方法
【專利摘要】本實(shí)用新型公開了一種基于SOPC的光伏并網(wǎng)裝置，主要由主電路、霍爾傳感器、信號(hào)調(diào)理電路、模數(shù)轉(zhuǎn)換器、檢測(cè)電路、FPGA控制模塊、驅(qū)動(dòng)電路依次連接而成。本實(shí)用新型通過對(duì)現(xiàn)有光伏并網(wǎng)裝置進(jìn)行結(jié)構(gòu)上的改進(jìn)，有效解決了現(xiàn)有光伏并網(wǎng)裝置系統(tǒng)響應(yīng)速度慢、跟蹤精度低、動(dòng)態(tài)特性差、不能或不易實(shí)現(xiàn)在系統(tǒng)編程、系統(tǒng)工作穩(wěn)定性及抗干擾能力差，系統(tǒng)工作效率低、體大笨重的問題。
【專利說明】—種基于SOPC的光伏并網(wǎng)裝置
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于太陽能光伏發(fā)電【技術(shù)領(lǐng)域】，涉及一種基于SOPC的光伏并網(wǎng)裝置?！颈尘凹夹g(shù)】
[0002]太陽能清潔、環(huán)保、取之不盡、用之不竭，是未來能源發(fā)展的重要方向。為了更好、更方便、更有效的利用太陽能，需要將太陽能發(fā)出的電能并入共用電網(wǎng)，產(chǎn)生了光伏并網(wǎng)裝置。迄今為止，為了實(shí)現(xiàn)光伏發(fā)電電能的并網(wǎng)，經(jīng)常選用的解決方案是采用專用的ASIC、單片機(jī)及數(shù)字信號(hào)處理器DSP等。
[0003]現(xiàn)有技術(shù)大多存在如下缺陷:系統(tǒng)響應(yīng)速度慢、跟蹤精度低、動(dòng)態(tài)特性差、不能或不易實(shí)現(xiàn)在系統(tǒng)編程、系統(tǒng)工作穩(wěn)定性及抗干擾能力差，系統(tǒng)工作效率低、體大笨重。
實(shí)用新型內(nèi)容
[0004]為了解決現(xiàn)有光伏并網(wǎng)裝置系統(tǒng)響應(yīng)速度慢、跟蹤精度低、動(dòng)態(tài)特性差、不能或不易實(shí)現(xiàn)在系統(tǒng)編程、系統(tǒng)工作穩(wěn)定性及抗干擾能力差，系統(tǒng)工作效率低、體大笨重的問題，本實(shí)用新型提供了一種基于SOPC的光伏并網(wǎng)裝置。其技術(shù)方案如下:
[0005]一種基于SOPC的光伏并網(wǎng)裝置，主要由主電路、霍爾傳感器、信號(hào)調(diào)理電路、模數(shù)轉(zhuǎn)換器、檢測(cè)電路、FPGA控制模塊、驅(qū)動(dòng)電路依次連接而成。
[0006]與現(xiàn)有技術(shù)相比，本實(shí)用新型的有益效果:本實(shí)用新型通過對(duì)現(xiàn)有光伏并網(wǎng)裝置進(jìn)行結(jié)構(gòu)上的改進(jìn)，有效解決了現(xiàn)有光伏并網(wǎng)裝置系統(tǒng)響應(yīng)速度慢、跟蹤精度低、動(dòng)態(tài)特性差、不能或不易實(shí)現(xiàn)在系統(tǒng)編程、系統(tǒng)工作穩(wěn)定性及抗干擾能力差，系統(tǒng)工作效率低、體大笨重的問題。
【專利附圖】

【附圖說明】
[0007]圖1為本實(shí)用新型基于SOPC的光伏并網(wǎng)裝置的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0008]下面結(jié)合附圖和實(shí)施例進(jìn)一步說明本實(shí)用新型的技術(shù)方案。
[0009]參照?qǐng)D1，一種基于SOPC的光伏并網(wǎng)裝置，主要由主電路1、霍爾傳感器2、信號(hào)調(diào)理電路3、模數(shù)轉(zhuǎn)換器4、檢測(cè)電路5、FPGA控制模塊6、驅(qū)動(dòng)電路7依次連接而成:
[0010]所述主電路I的核心為一全橋逆變器，主要完成將光伏陣列輸出的寬范圍直流電逆變?yōu)檎医涣麟?，?shí)現(xiàn)與電網(wǎng)的聯(lián)接，即并網(wǎng)；
[0011]所述霍爾傳感器2用于采集光伏陣列輸出的直流電壓及直流側(cè)參考指令電壓、逆變器輸出的交流電流、電網(wǎng)電壓等并送入信號(hào)調(diào)理電路進(jìn)行處理；
[0012]所述信號(hào)調(diào)理電路3主要完成對(duì)采樣信號(hào)的調(diào)理，即放大、濾波等的處理；
[0013]所述模數(shù)轉(zhuǎn)換器4實(shí)現(xiàn)將采集并經(jīng)調(diào)理的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)送入FPGA控制模塊；[0014]所述檢測(cè)電路5用于捕捉電網(wǎng)電壓信號(hào)的過零點(diǎn)，并經(jīng)鎖相環(huán)電路確保逆變器輸出電流與其跟蹤電網(wǎng)電壓相位同步；
[0015]所述FPGA控制模塊6是整個(gè)裝置的控制中心，完成如下的控制工作:
[0016]完成外部A/D轉(zhuǎn)換器時(shí)序的控制及轉(zhuǎn)換數(shù)據(jù)的存儲(chǔ)，確保A/D轉(zhuǎn)換器按照一定的工作時(shí)序?qū)ν獠磕M信號(hào)進(jìn)行轉(zhuǎn)換；
[0017]完成全數(shù)字鎖相環(huán)控制工作，確保光伏并網(wǎng)系統(tǒng)所輸出的電流與電網(wǎng)電壓始終保持同頻率同相位；
[0018]產(chǎn)生用于構(gòu)建并網(wǎng)電流的波形或用于構(gòu)建孤島效應(yīng)保護(hù)所需的主動(dòng)移頻檢測(cè)方法的電流波形；
[0019]完成帶死區(qū)時(shí)間的PWM信號(hào)發(fā)生器工作，確保外部全橋電路能夠有序的進(jìn)行工作，且不會(huì)發(fā)生上下橋臂直通短路現(xiàn)象；
[0020]完成控制算法的實(shí)現(xiàn)，確保整個(gè)系統(tǒng)在既定控制策略下有序工作；
[0021]完成整個(gè)系統(tǒng)各模塊的時(shí)鐘分配工作，控制基于NiosII嵌入式軟核處理器的SOPC系統(tǒng)，確保系統(tǒng)各分模塊都在時(shí)鐘的控制下有序地工作；
[0022]所述驅(qū)動(dòng)電路7用于接收FPGA中PWM信號(hào)發(fā)生單元的輸出，控制主電路逆變器中功率MOSFET的導(dǎo)通和關(guān)斷。
[0023]進(jìn)一步優(yōu)選，所述光伏并網(wǎng)裝置采用全橋逆變電路作為系統(tǒng)能量轉(zhuǎn)換與控制核心，并采用一種帶電網(wǎng)電壓前饋控制的直接電流PI控制策略，消除了電網(wǎng)電壓擾動(dòng)對(duì)并網(wǎng)電流質(zhì)量的影響，提高了系統(tǒng)的跟蹤精度，為保證逆變器輸出電流能同步跟蹤電網(wǎng)電壓，設(shè)計(jì)了基于FPGA實(shí)現(xiàn)的全數(shù)字鎖相環(huán)控制電路，提高了系統(tǒng)的抗干擾能力。
[0024]進(jìn)一步優(yōu)選，所述光伏并網(wǎng)裝置的FPGA控制模塊采用VHDL語言編程，在FPGA芯片中完成如下的工作:
[0025]完成外部A/D轉(zhuǎn)換器時(shí)序的控制及轉(zhuǎn)換數(shù)據(jù)的存儲(chǔ)，確保A/D轉(zhuǎn)換器按照一定的工作時(shí)序?qū)ν獠磕M信號(hào)進(jìn)行轉(zhuǎn)換；
[0026]完成全數(shù)字鎖相環(huán)控制工作，確保光伏并網(wǎng)系統(tǒng)所輸出的電流與電網(wǎng)電壓始終保持同頻率同相位；
[0027]完成波形發(fā)生器工作，產(chǎn)生用于構(gòu)建并網(wǎng)的電流波形或用于構(gòu)建孤島效應(yīng)保護(hù)所需的主動(dòng)移頻檢測(cè)方法的電流波形；
[0028]完成帶死區(qū)時(shí)間的PWM信號(hào)發(fā)生器工作，確保外部全橋電路能夠有序的進(jìn)行工作，且不會(huì)發(fā)生上下橋臂直通短路現(xiàn)象；
[0029]完成控制算法的實(shí)現(xiàn)，確保整個(gè)系統(tǒng)在既定控制策略下有序工作；
[0030]完成整個(gè)系統(tǒng)各模塊的時(shí)鐘分配工作，控制基于NiosII嵌入式軟核處理器的SOPC系統(tǒng)，確保系統(tǒng)各分模塊都在時(shí)鐘的控制下有序地工作。
[0031 ] 進(jìn)一步優(yōu)選，所述光伏并網(wǎng)裝置在FPGA中實(shí)現(xiàn)了 ADPLL、AD控制存儲(chǔ)、改進(jìn)型AFD、PWM電路模塊，構(gòu)建基于SOPC的光伏并網(wǎng)系統(tǒng)IP硬核；構(gòu)建完成系統(tǒng)的Nios II嵌入式軟核處理器系統(tǒng)，并在NiosII開發(fā)環(huán)境中設(shè)計(jì)并調(diào)試完成了主程序和中斷程序以及相應(yīng)控制及驅(qū)動(dòng)程序來協(xié)調(diào)控制系統(tǒng)各模塊，通過系統(tǒng)軟硬件協(xié)同工作，高效可靠的實(shí)現(xiàn)了預(yù)期的控制目標(biāo)。
[0032]在主電路中，光伏陣列輸出的寬范圍直流電經(jīng)直流側(cè)電容濾波和穩(wěn)壓后，送入全橋逆變器的輸入端，將其變換為交流電后由逆變橋輸出，再經(jīng)濾波電感L與電網(wǎng)相連，同時(shí)也與各組成模塊間物理連接。
[0033]在控制電路中，一方面，系統(tǒng)采用霍爾傳感器分別對(duì)逆變器輸出電流ip電網(wǎng)兩端電壓ug、直流側(cè)電容兩端電壓Udc以及直流側(cè)參考指令電壓Ud:這四路信號(hào)進(jìn)行采樣，采樣后所得的信號(hào)經(jīng)過信號(hào)調(diào)理電路進(jìn)行放大、濾波后送入模數(shù)轉(zhuǎn)換器A/d的模擬信號(hào)輸入端，模數(shù)轉(zhuǎn)換器A/D在FPGA的工作時(shí)序控制下進(jìn)行轉(zhuǎn)換，最終將轉(zhuǎn)換后的數(shù)字信號(hào)送入FPGA進(jìn)行存儲(chǔ)及處理，而FPGA經(jīng)過一系列的處理后輸出兩路PWM信號(hào)送入驅(qū)動(dòng)電路產(chǎn)生驅(qū)動(dòng)全橋逆變的四路PWM信號(hào)，完成對(duì)主電路的控制。另一方面，經(jīng)信號(hào)調(diào)理電路處理后的電網(wǎng)電壓Ug經(jīng)過過零檢測(cè)電路捕捉電網(wǎng)電壓過零點(diǎn)，并送入FPGA中的ADPLL模塊處理后可獲得電網(wǎng)電壓相角Θ，用所得相角Θ來查找正弦波表，所得結(jié)果與直流電壓環(huán)PI控制器的輸出相乘后共同作為內(nèi)環(huán)電流環(huán)的指令電流，從而保證了逆變器輸出電流始終能同步跟蹤電網(wǎng)電壓的變化。其中，網(wǎng)側(cè)并聯(lián)RLC電路主要用于模擬系統(tǒng)孤島運(yùn)行時(shí)的本地負(fù)載。
[0034]以上所述，僅為本實(shí)用新型最佳實(shí)施方式，任何熟悉本【技術(shù)領(lǐng)域】的技術(shù)人員在本實(shí)用新型披露的技術(shù)范圍內(nèi)，可顯而易見地得到的技術(shù)方案的簡(jiǎn)單變化或等效替換均落入本實(shí)用新型的保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種基于SOPC的光伏并網(wǎng)裝置，其特征在于，主要由主電路、霍爾傳感器、信號(hào)調(diào)理電路、模數(shù)轉(zhuǎn)換器、檢測(cè)電路、FPGA控制模塊、驅(qū)動(dòng)電路依次連接而成。
【文檔編號(hào)】H02M7/5387GK203387198SQ201320463380
【公開日】2014年1月8日 申請(qǐng)日期:2013年7月31日 優(yōu)先權(quán)日:2013年7月31日
【發(fā)明者】龔仁喜, 卓浩澤, 龔舒, 謝玲玲 申請(qǐng)人:廣西大學(xué)