具有靜電防護功能的時鐘接口電路的制作方法
【專利摘要】本實用新型公開了具有靜電防護功能的時鐘接口電路，包括MAX3223ECAP芯片、靜電防護電路和電源，所述的靜電防護電路上的電容C6、電容C7、三極管T1的集電極、三極管T2的集電極和可控硅器件SCR均連接電阻R2，電阻R2連接在MAX3223ECAP芯片的輸入端T2IN上；靜電防護電路上的三極管T2的發(fā)射極、三極管T3的發(fā)射極、三極管T3的基極、可控硅器件SCR、MAX3223ECAP芯片的使能端和接地端GND均接地；靜電防護電路上的三極管T1的發(fā)射極、三極管T3的集電極和MAX3223ECAP芯片的端和電源VCC端均接電源。本實用新型通過上述原理，讓時鐘接口電路免受靜電的影響，保證數(shù)據(jù)的正常通信。
【專利說明】具有靜電防護功能的時鐘接口電路
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及時鐘接口電路，具體涉及具有靜電防護功能的時鐘接口電路。
【背景技術(shù)】
[0002]時鐘電路一般由晶體振蕩器、晶震控制芯片和電容組成。時鐘電路應(yīng)用十分廣泛，如電腦的時鐘電路、電子表的時鐘電路以及MP3MP4的時鐘電路。時鐘電路產(chǎn)生象時鐘一樣準確的振蕩電路，讓任何工作都按時間順序。用于捕獲、過濾和儲存FC網(wǎng)絡(luò)數(shù)據(jù)，為實時顯示、數(shù)據(jù)回放和數(shù)據(jù)分析的FC網(wǎng)絡(luò)監(jiān)控卡中也需要用到時鐘電路，來實現(xiàn)對緊急消息、周期消息、事件消息、大數(shù)據(jù)塊消息和網(wǎng)絡(luò)管理消息的準確收集和存儲。FC網(wǎng)絡(luò)仿真卡用于模擬FC網(wǎng)絡(luò)終端設(shè)備的網(wǎng)絡(luò)接口，具有支持仿真終端系統(tǒng)設(shè)備管理、數(shù)據(jù)通信、網(wǎng)絡(luò)管理和時鐘同步的功能。雙端口仿真卡具有一塊板卡支持兩個獨立的數(shù)據(jù)通信端口，可同時模擬兩個終端設(shè)備的特性?？梢奆C網(wǎng)絡(luò)仿真卡的正常運行有著非常重要的意義，而FC網(wǎng)絡(luò)仿真卡上的時鐘接口電路受到靜電的影響就無法實現(xiàn)正常的運行，從而導致FC網(wǎng)絡(luò)仿真卡的異常，影響數(shù)據(jù)的正常通信。實用新型內(nèi)容
[0003]本實用新型克服了現(xiàn)有技術(shù)的不足，提供具有靜電防護功能的時鐘接口電路，讓時鐘接口電路免受靜電的影響，保證數(shù)據(jù)的正常通信。
[0004]為解決上述的技術(shù)問題，本實用新型采用以下技術(shù)方案:具有靜電防護功能的時鐘接口電路，包括MAX3223ECAP芯片、靜電防護電路和電源，所述的靜電防護電路上的電容C6、電容C7、三極管Tl的集電極、三極管T2的集電極和可控硅器件SCR均連接電阻R2，電阻R2連接在MAX3223ECAP芯片的輸入端T2IN上；靜電防護電路上的三極管T2的發(fā)射極、三極管T3的發(fā)射極、三極管T3的基極、可控硅器件SCR、MAX3223ECAP芯片的使能端
Ζ?和接地端GND均接地；靜電防護電路上的三極管Tl的發(fā)射極、三極管Τ3的集電極和
MAX3223ECAP芯片的端和電源VCC端均接電源；所述的MAX3223ECAP芯片上的強制打開端F0RCE0N和電源負極端均接地。
[0005]所述的靜電防護電路包括電容C6、電容C7、三極管Tl、三極管T2、三極管T3、電感L和可控硅器件SCR，其中的三極管Tl的發(fā)射極同時連接三極管T3的集電極和電容C6 ;電感L、三極管Tl的集電極、三極管T2的集電極、電容C6、電容C7和可控硅器件SCR均連接在一起；三極管T2的發(fā)射極、三極管T3的發(fā)射極、三極管T3的基極和電容C7均連接在一起；三極管Tl的基極還與電容C6連接，三極管T2的基極還與電容C7連接。
[0006]所述的MAX3223ECAP芯片的第一電容輸入端Cl+和第一電容輸出端Cl-之間串聯(lián)電容Cl。
[0007]所述的MAX3223ECAP芯片的第二電容輸入端C2+和第二電容輸出端C2-之間串聯(lián)電容C2。[0008]所述的MAX3223ECAP芯片上的輸入端口 TI IN、輸入端口 Rl IN和輸入端口 R2IN依次連接電阻Rl、電阻R3和電阻R4。
[0009]所述的MAX3223ECAP芯片的強制打開端FORCEON和電源負極V-均連接電容C5。
[0010]與現(xiàn)有技術(shù)相比，本實用新型的有益效果是:
[0011]1、本實用新型給時鐘接口電路設(shè)置有專門的靜電防護電路，避免時鐘接口電路受到靜電的影響，導致時鐘接口電路異常，無法正常的記錄時鐘信息，數(shù)據(jù)通信異常，收集的數(shù)據(jù)信息不能起到借鑒作用。
[0012]2、其中的電容C6和電容C7起到增加信號耦合的目的，能夠加速開啟相應(yīng)的三極管，可控硅器件SCR則作為二級ESD保護結(jié)構(gòu)。
【專利附圖】

【附圖說明】
[0013]圖1為本實用新型的原理圖。
【具體實施方式】
[0014]下面結(jié)合附圖對本實用新型作進一步闡述，本實用新型的實施例不限于此。
[0015]實施例:
[0016]如圖1所示，本實用新型包括MAX3223ECAP芯片、靜電防護電路和電源，靜電防護電路包括電容C6、電容C7、三極管Tl、三極管T2、三極管T3、電感L和可控硅器件SCR，其中的三極管Tl的發(fā)射極同時連接三極管T3的集電極和電容C6 ;電感L、三極管Tl的集電極、三極管T2的集電極、電容C6、電容C7和可控硅器件SCR均連接在一起；三極管T2的發(fā)射極、三極管T3的發(fā)射極、三極管T3的基極和電容C7均連接在一起；三極管Tl的基極還與電容C6連接，三極管T2的基極還與電容C7連接。
[0017]本實施例的靜電防護電路上的電容C6、電容C7、三極管Tl的集電極、三極管T2的集電極和可控硅器件SCR均連接電阻R2，電阻R2連接在MAX3223ECAP芯片的輸入端T2IN上；靜電防護電路上的三極管T2的發(fā)射極、三極管T3的發(fā)射極、三極管T3的基極、可控硅
器件SCR、MAX3223ECAP芯片的使能端和接地端GND均接地；靜電防護電路上的三極管
Tl的發(fā)射極、三極管T3的集電極和MAX3223ECAP芯片的f+OiiCEOFF端和電源VCC端均
接電源；所述的MAX3223ECAP芯片上的強制打開端FORCEON和電源負極端均接地。
[0018]本實施例的MAX3223ECAP芯片的第一電容輸入端Cl+和第一電容輸出端Cl-之間串聯(lián)電容Cl ；MAX3223ECAP芯片的第二電容輸入端C2+和第二電容輸出端C2-之間串聯(lián)電容C2 ；MAX3223ECAP芯片的電源端口 VCC上串聯(lián)電容C4，MAX3223ECAP芯片的正電源端口V+上串聯(lián)電容C3，電容C4和電容C3均接地；MAX3223ECAP芯片上的輸入端口 TI IN、輸入端口 RlIN和輸入端口 R2IN依次連接電阻R1、電阻R3和電阻R4 ；MAX3223ECAP芯片的強制打開端FORCEON和電源負極V-均連接電容C5。
[0019]設(shè)置有專門靜電防護電路對時鐘接口電路進行防護，避免時鐘接口電路受到靜電的影響，保證時鐘接口電路在任意情況下均能正常工作，記錄數(shù)據(jù)通信信息的準確，對后期情況的處理數(shù)據(jù)起到借鑒作用。
[0020]如上所述便可實現(xiàn)該實用新型。
【權(quán)利要求】
1.具有靜電防護功能的時鐘接口電路，其特征在于:包括MAX3223ECAP芯片、靜電防護電路和電源，所述的靜電防護電路上的電容C6、電容C7、三極管Tl的集電極、三極管T2的集電極和可控硅器件SCR均連接電阻R2，電阻R2連接在MAX3223ECAP芯片的輸入端T2IN上；靜電防護電路上的三極管T2的發(fā)射極、三極管T3的發(fā)射極、三極管T3的基極、可控硅器件SCR、MAX3223ECAP芯片的使能端@和接地端GND均接地；靜電防護電路上的三極管Tl的發(fā)射極、三極管T3的集電極和MAX3223ECAP芯片的端和電源VCC端均接電源；所述的MAX3223ECAP芯片上的強制打開端FORCEON和電源負極端均接地。
2.根據(jù)權(quán)利要求1所述的具有靜電防護功能的時鐘接口電路，其特征在于:所述的靜電防護電路包括電容C6、電容C7、三極管Tl、三極管T2、三極管T3、電感L和可控硅器件SCR，其中的三極管Tl的發(fā)射極同時連接三極管T3的集電極和電容C6 ;電感L、三極管Tl的集電極、三極管T2的集電極、電容C6、電容C7和可控硅器件SCR均連接在一起；三極管T2的發(fā)射極、三極管T3的發(fā)射極、三極管T3的基極和電容C7均連接在一起；三極管Tl的基極還與電容C6連接，三極管T2的基極還與電容C7連接。
3.根據(jù)權(quán)利要求1所述的具有靜電防護功能的時鐘接口電路，其特征在于:所述的MAX3223ECAP芯片的第一電容輸入端Cl+和第一電容輸出端Cl-之間串聯(lián)電容Cl。
4.根據(jù)權(quán)利要求1所述的具有靜電防護功能的時鐘接口電路，其特征在于:所述的MAX3223ECAP芯片的第二電容輸入端C2+和第二電容輸出端C2-之間串聯(lián)電容C2。
5.根據(jù)權(quán)利要求1所述的具有靜電防護功能的時鐘接口電路，其特征在于:所述的MAX3223ECAP芯片的電源端口 VCC上串聯(lián)電容C4，MAX3223ECAP芯片的正電源端口 V+上串聯(lián)電容C3，電容C4和電容C3均接地。
6.根據(jù)權(quán)利要求1所述的具有靜電防護功能的時鐘接口電路，其特征在于:所述的獻父3223￡04?芯片上的輸入端口！11隊輸入端口1?1爪和輸入端口1?2爪依次連接電阻1?1、電阻R3和電阻R4。
7.根據(jù)權(quán)利要求1-6任意一項所述的具有靜電防護功能的時鐘接口電路，其特征在于:所述的MAX3223ECAP芯片的強制打開端FORCEON和電源負極V-均連接電容C5。
【文檔編號】H02H9/00GK203398777SQ201320510814
【公開日】2014年1月15日 申請日期:2013年8月21日 優(yōu)先權(quán)日:2013年8月21日
【發(fā)明者】胡鋼, 邱昆 申請人:成都成電光信科技有限責任公司