一種靜電放電保護(hù)電路的制作方法
【專利摘要】本實(shí)用新型公開了一種靜電放電保護(hù)電路。該靜電放電保護(hù)電路包括箝位控制電路和箝位開關(guān)管。箝位開關(guān)管具有第一端、第二端和控制端，其中第一端耦接至第一節(jié)點(diǎn)，第二端耦接至第二節(jié)點(diǎn)。箝位控制電路耦接在第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間，用于檢測第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間電壓的上升時(shí)間，基于該上升時(shí)間，箝位控制電路箝位控制信號提供至箝位開關(guān)管的控制端。當(dāng)上升時(shí)間小于第一時(shí)間閾值時(shí)，箝位開關(guān)管導(dǎo)通，且箝位開關(guān)管的導(dǎo)通時(shí)長為第二時(shí)間閾值，其中第一時(shí)間閾值小于第二時(shí)間閾值。利用本實(shí)用新型的靜電放電電路，可將熱插拔事件與靜電放電時(shí)間區(qū)分開來，避免熱插拔事件引起的誤觸發(fā)。
【專利說明】—種靜電放電保護(hù)電路
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型主要涉及一種電子電路，尤其但不排他地涉及一種靜電放電保護(hù)電路。
【背景技術(shù)】
[0002]通常，集成電路需要靜電放電(Electrostatic Discharge, ESD)保護(hù)電路在檢測到ESD事件時(shí)導(dǎo)通箝位器件，并保持該箝位器件導(dǎo)通直到靜電放電事件結(jié)束。圖1所示為現(xiàn)有的靜電放電保護(hù)電路100的電路原理圖。靜電放電保護(hù)電路100包括箝位控制電路103和箝位開關(guān)管104。如圖1所示，箝位控制電路103耦接在節(jié)點(diǎn)101和102之間，通過檢測節(jié)點(diǎn)101和102之間電壓信號(例如圖1所示的電壓Vab)的上升時(shí)間來判斷是否發(fā)生靜電放電事件。一般地，靜電放電事件下電壓Vab的上升時(shí)間為IOns?100ns。當(dāng)檢測到靜電放電事件發(fā)生時(shí)，箝位控制電路103產(chǎn)生箝位控制信號vg將箝位開關(guān)管104導(dǎo)通一預(yù)設(shè)時(shí)長。由于集成電路正常上電時(shí)電壓Vab的上升時(shí)間處于微秒級，遠(yuǎn)大于靜電放電事件時(shí)電壓Vab的上升時(shí)間，因此箝位控制電路103可以根據(jù)電壓Vab的上升時(shí)間將靜電放電事件與正常上電事件區(qū)分開來。
[0003]在圖1所示的現(xiàn)有技術(shù)中，當(dāng)箝位控制電路103檢測到電壓Vab的上升時(shí)間小于時(shí)間閾值τ I時(shí)，說明靜電放電事件發(fā)生，箝位開關(guān)管104立即導(dǎo)通，并且箝位開關(guān)管104的導(dǎo)通時(shí)長等于時(shí)間閾值τ I。為保證箝位開關(guān)管104在整個(gè)靜電放電事件中處于導(dǎo)通狀態(tài)，時(shí)間閾值τ I應(yīng)當(dāng)足夠大，通常為I μ s。
[0004]然而在一些應(yīng)用下，例如當(dāng)有熱插拔事件發(fā)生時(shí)，電壓Vab的上升時(shí)間會比較短，一般為幾微秒或者甚至數(shù)百納秒，在這種情況下箝位開關(guān)管104可能誤導(dǎo)通，影響電路的正常工作。
實(shí)用新型內(nèi)容
[0005]針對現(xiàn)有技術(shù)中的一個(gè)或多個(gè)問題，本實(shí)用新型的目的是提供一種靜電放電保護(hù)電路，其能將熱插拔事件與靜電放電事件區(qū)分開來。
[0006]為實(shí)現(xiàn)上述目的，本實(shí)用新型提供一種用于靜電放電的保護(hù)電路，該靜電放電保護(hù)電路包括:箝位開關(guān)管，具有第一端、第二端和控制端，其中第一端耦接至第一節(jié)點(diǎn)，第二端耦接至第二節(jié)點(diǎn)；箝位控制電路，耦接在第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間，箝位控制電路檢測第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間電壓的上升時(shí)間，并基于該上升時(shí)間產(chǎn)生箝位控制信號來控制箝位開關(guān)管的導(dǎo)通與關(guān)斷；以及當(dāng)上升時(shí)間小于第一時(shí)間閾值時(shí)，箝位開關(guān)管導(dǎo)通，且箝位開關(guān)管的導(dǎo)通時(shí)長為第二時(shí)間閾值，其中第一時(shí)間閾值小于第二時(shí)間閾值。
[0007]在一個(gè)實(shí)施例中，箝位控制電路包括:靜電放電判斷電路，耦接在第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間，在其輸出端提供觸發(fā)信號；導(dǎo)通時(shí)長控制電路，耦接在第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間，在其輸出端提供導(dǎo)通時(shí)長信號；邏輯控制電路，具有第一輸入端，第二輸入端以及輸出端，其中第一輸入端耦接至靜電放電電路的輸出端以接收觸發(fā)信號，第二輸入端耦接至導(dǎo)通時(shí)長控制電路的輸出端以接收導(dǎo)通時(shí)長信號，基于觸發(fā)信號和導(dǎo)通時(shí)長信號，邏輯控制電路在其輸出端產(chǎn)生箝位控制信號。
[0008]在其中一個(gè)實(shí)施例中，當(dāng)上升時(shí)間小于第一時(shí)間閾值時(shí)，觸發(fā)信號為脈沖寬度等于第一時(shí)間閾值的脈沖信號；當(dāng)上升時(shí)間小于第二時(shí)間閾值時(shí)，導(dǎo)通時(shí)長信號為脈沖寬度等于第二時(shí)間閾值的脈沖信號。
[0009]在進(jìn)一步的實(shí)施例中，邏輯控制電路包括觸發(fā)器，該觸發(fā)器具有置位端，復(fù)位端和輸出端，其中置位端耦接至靜電放電判斷電路的輸出端以接收觸發(fā)信號，復(fù)位端耦接至導(dǎo)通時(shí)長控制電路的輸出端以接收導(dǎo)通時(shí)長信號，輸出端耦接至箝位開關(guān)管的控制端以提供箝位控制信號。
[0010]在另一個(gè)實(shí)施例中，箝位控制電路包括:第一定時(shí)器，耦接在第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間，具有輸出端；第二定時(shí)器，耦接在第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間，具有輸出端；反相器，具有輸入端和輸出端，其中輸入端耦接至第二定時(shí)器的輸出端；第一 PMOS晶體管，具有源極端、漏極端和柵極端，其中源極端耦接至第一節(jié)點(diǎn)，柵極端耦接至第一定時(shí)器的輸出端；以及第一 NMOS晶體管，具有源極端、漏極端和柵極端，其中源極端耦接至第二節(jié)點(diǎn)，柵極端耦接至反相器的輸出端，漏極端耦接至第一 PMOS晶體管的漏極端和箝位開關(guān)管的控制端。
[0011]在其中一個(gè)實(shí)施例中，第一定時(shí)器包括分別具有第一端和第二端的第一電阻器和第一電容器，其中第一電阻器的第一端耦接至第一節(jié)點(diǎn)，第一電阻器的第二端耦接至第一電容器的第一端，第一電容器的第二端耦接至第二節(jié)點(diǎn)，且第一電阻器的第二端耦接至第一定時(shí)器的輸出端；第二定時(shí)器包括分別具有第一端和第二端的第二電容器和第二電阻器，其中第二電容器的第一端耦接至第一節(jié)點(diǎn)，第二電容器的第二端耦接至第二電阻器的第一端，第二電阻器的第二端耦接至第二節(jié)點(diǎn)，且第二電容器的第二端耦接至第二定時(shí)器的輸出端。
[0012]在一個(gè)實(shí)施例中，反相器包括:第二 PMOS晶體管，具有源極端、漏極端和柵極端，其中源極端耦接至第一節(jié)點(diǎn)，柵極端耦接至第二定時(shí)器的輸出端；以及第二麗OS晶體管，具有源極端、漏極端和柵極端，其中源極端耦接至第二節(jié)點(diǎn)，柵極端耦接至第二定時(shí)器的輸出端，漏極端耦接至第二 PMOS晶體管的漏極端和反相器的輸出端。
[0013]在一個(gè)實(shí)施例中，第一節(jié)點(diǎn)用作功率電源引腳，第二節(jié)點(diǎn)用作接地引腳。
[0014]在一個(gè)實(shí)施例中，箝位開關(guān)管包括麗OS晶體管。
[0015]根據(jù)本實(shí)用新型的實(shí)施例的靜電放電保護(hù)電路，采用第一時(shí)間閾值來檢測靜電放電事件，同時(shí)采用第二時(shí)間閾值控制箝位開關(guān)管的導(dǎo)通時(shí)長，從而避免了熱插拔事件可能引起的誤觸發(fā)。
【專利附圖】

【附圖說明】
[0016]為了更好地理解本實(shí)用新型，將根據(jù)以下附圖對本實(shí)用新型進(jìn)行詳細(xì)描述:
[0017]圖1是現(xiàn)有的靜電放電保護(hù)電路100的電路原理圖；
[0018]圖2是根據(jù)本實(shí)用新型一實(shí)施例的靜電放電保護(hù)電路200的電路原理圖；
[0019]圖3是根據(jù)本實(shí)用新型一實(shí)施例的箝位控制電路203的電路原理圖；
[0020]圖4是根據(jù)本實(shí)用新型一實(shí)施例的當(dāng)上升時(shí)間小于第一時(shí)間閾值時(shí)，圖3所示箝位控制電路203的工作波形圖；[0021]圖5是根據(jù)本實(shí)用新型一實(shí)施例的當(dāng)上升時(shí)間位于第一時(shí)間閾值與第二時(shí)間閾值之間時(shí)，箝位控制電路203的工作波形圖；
[0022]圖6是根據(jù)本實(shí)用新型一實(shí)施例的靜電放電保護(hù)電路400的電路原理圖；
[0023]圖7是根據(jù)本實(shí)用新型一實(shí)施例的當(dāng)上升時(shí)間小于第一時(shí)間閾值時(shí)，圖6所示靜電放電保護(hù)電路400的工作波形圖；
[0024]圖8是根據(jù)本實(shí)用新型一實(shí)施例的當(dāng)上升時(shí)間大于第一時(shí)間閾值時(shí)，圖6所示靜電放電保護(hù)電路400的工作波形圖。
【具體實(shí)施方式】
[0025]下面將詳細(xì)描述本實(shí)用新型的靜電放電保護(hù)電路的具體實(shí)施例，應(yīng)當(dāng)注意，這里描述的實(shí)施例只用于舉例說明，并不用于限制本實(shí)用新型。在以下描述中，為了提供對本實(shí)用新型的透徹理解，闡述了大量特定細(xì)節(jié)。然而，對于本領(lǐng)域普通技術(shù)人員顯而易見的是:不必采用這些特定細(xì)節(jié)來實(shí)行本實(shí)用新型。在其他實(shí)例中，為了避免混淆本實(shí)用新型，未具體描述公知的電路、材料或方法。
[0026]在整個(gè)說明書中，對“ 一個(gè)實(shí)施例”、“實(shí)施例”、“ 一個(gè)示例”或“示例”的提及意味著:結(jié)合該實(shí)施例或示例描述的特定特征、結(jié)構(gòu)或特性被包含在本實(shí)用新型至少一個(gè)實(shí)施例中。因此，在整個(gè)說明書的各個(gè)地方出現(xiàn)的短語“在一個(gè)實(shí)施例中”、“在實(shí)施例中”、“一個(gè)示例”或“示例”不一定都指同一實(shí)施例或示例。此外，可以以任何適當(dāng)?shù)慕M合和/或子組合將特定的特征、結(jié)構(gòu)或特性組合在一個(gè)或多個(gè)實(shí)施例或示例中。此外，本領(lǐng)域普通技術(shù)人員應(yīng)當(dāng)理解，在此提供的附圖都是為了說明的目的，并且附圖不一定是按比例繪制的。應(yīng)當(dāng)理解，當(dāng)稱元件“連接到”或“耦接到”另一元件時(shí)，它可以是直接連接或耦接到另一元件或者可以存在中間元件。相反，當(dāng)稱元件“直接連接到”或“直接耦接到”另一元件時(shí)，不存在中間元件。相同的附圖標(biāo)記指示相同的元件。這里使用的術(shù)語“和/或”包括一個(gè)或多個(gè)相關(guān)列出的項(xiàng)目的任何和所有組合。
[0027]本實(shí)用新型的實(shí)施例公`開了一種改進(jìn)的靜電放電保護(hù)電路，該靜電放電保護(hù)電路包括箝位開關(guān)管和箝位控制電路。箝位開關(guān)管具有第一端、第二端和控制端，其中其一端耦接至第一節(jié)點(diǎn)，第二端耦接至第二節(jié)點(diǎn)。箝位控制電路用于產(chǎn)生提供至箝位開關(guān)管控制端的箝位控制信號。箝位控制電路采用第一時(shí)間閾值τ I來檢測靜電放電事件，采用第二時(shí)間閾值τ 2來控制箝位開關(guān)管的導(dǎo)通時(shí)長，其中第一時(shí)間閾值τ I為理想的靜電放電事件檢測閾值，例如100ns。第二時(shí)間閾值τ 2—般為I μ S，用于在整個(gè)靜電放電事件期間保持箝位開關(guān)管導(dǎo)通。當(dāng)?shù)谝还?jié)點(diǎn)與第二節(jié)點(diǎn)之間電壓的上升時(shí)間tr小于第一時(shí)間閾值τ?，箝位開關(guān)控制信號將箝位開關(guān)管導(dǎo)通，并保持箝位開關(guān)管的導(dǎo)通時(shí)長達(dá)到第二時(shí)間閾值τ2后將鉗位開關(guān)管關(guān)斷。下表中分別給出了改進(jìn)的靜電放電保護(hù)電路與現(xiàn)有技術(shù)的工作原理。電壓的上升時(shí)間tr 箝位開關(guān)管的導(dǎo)通時(shí)長
【權(quán)利要求】
1.一種靜電放電保護(hù)電路，其特征在于，包括: 箝位開關(guān)管，具有第一端、第二端和控制端，其中第一端耦接至第一節(jié)點(diǎn)，第二端耦接至第二節(jié)點(diǎn)；以及 箝位控制電路，耦接在第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間，箝位控制電路檢測第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間電壓的上升時(shí)間，并基于該上升時(shí)間產(chǎn)生箝位控制信號來控制箝位開關(guān)管的導(dǎo)通與關(guān)斷；其中 當(dāng)上升時(shí)間小于第一時(shí)間閾值時(shí)，箝位開關(guān)管導(dǎo)通，且箝位開關(guān)管的導(dǎo)通時(shí)長為第二時(shí)間閾值，其中第一時(shí)間閾值小于第二時(shí)間閾值。
2.如權(quán)利要求1所述的靜電放電保護(hù)電路，其特征在于，箝位控制電路包括: 靜電放電判斷電路，耦接在第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間，在其輸出端提供觸發(fā)信號； 導(dǎo)通時(shí)長控制電路，耦接在第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間，在其輸出端提供導(dǎo)通時(shí)長信號; 邏輯控制電路，具有第一輸入端，第二輸入端以及輸出端，其中第一輸入端耦接至靜電放電電路的輸出端以接收觸發(fā)信號，第二輸入端耦接至導(dǎo)通時(shí)長控制電路的輸出端以接收導(dǎo)通時(shí)長信號，基于 觸發(fā)信號和導(dǎo)通時(shí)長信號，邏輯控制電路在其輸出端產(chǎn)生箝位控制信號。
3.如權(quán)利要求2所述的靜電放電保護(hù)電路，其特征在于: 當(dāng)上升時(shí)間小于第一時(shí)間閾值時(shí)，觸發(fā)信號為脈沖寬度等于第一時(shí)間閾值的脈沖信號; 當(dāng)上升時(shí)間小于第二時(shí)間閾值時(shí)，導(dǎo)通時(shí)長信號為脈沖寬度等于第二時(shí)間閾值的脈沖信號。
4.如權(quán)利要求3所述的靜電放電保護(hù)電路，其特征在于，邏輯控制電路包括觸發(fā)器，該觸發(fā)器具有置位端，復(fù)位端和輸出端，其中置位端耦接至靜電放電判斷電路的輸出端以接收觸發(fā)信號，復(fù)位端耦接至導(dǎo)通時(shí)長控制電路的輸出端以接收導(dǎo)通時(shí)長信號，輸出端耦接至箝位開關(guān)管的控制端以提供箝位控制信號。
5.如權(quán)利要求1所述的靜電放電保護(hù)電路，其特征在于，箝位控制電路包括: 第一定時(shí)器，耦接在第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間，具有輸出端； 第二定時(shí)器，耦接在第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間，具有輸出端； 反相器，具有輸入端和輸出端，其中輸入端耦接至第二定時(shí)器的輸出端； 第一 PMOS晶體管，具有源極端、漏極端和柵極端，其中源極端耦接至第一節(jié)點(diǎn)，柵極端耦接至第一定時(shí)器的輸出端；以及 第一 NMOS晶體管，具有源極端、漏極端和柵極端，其中源極端耦接至第二節(jié)點(diǎn)，柵極端耦接至反相器的輸出端，漏極端耦接至第一 PMOS晶體管的漏極端和箝位開關(guān)管的控制端。
6.如權(quán)利要求5所述的靜電放電保護(hù)電路，其特征在于: 第一定時(shí)器，包括分別具有第一端和第二端的第一電阻器和第一電容器，其中第一電阻器的第一端耦接至第一節(jié)點(diǎn)，第一電阻器的第二端耦接至第一電容器的第一端，第一電容器的第二端耦接至第二節(jié)點(diǎn)，且第一電阻器的第二端耦接至第一定時(shí)器的輸出端； 第二定時(shí)器，包括分別具有第一端和第二端的第二電容器和第二電阻器，其中第二電容器的第一端耦接至第一節(jié)點(diǎn)，第二電容器的第二端耦接至第二電阻器的第一端，第二電阻器的第二端耦接至第二節(jié)點(diǎn)，且第二電容器的第二端耦接至第二定時(shí)器的輸出端。
7.如權(quán)利要求5所述的靜電放電保護(hù)電路，其特征在于，反相器包括: 第二 PMOS晶體管，具有源極端、漏極端和柵極端，其中源極端耦接至第一節(jié)點(diǎn)，柵極端耦接至第二定時(shí)器的輸出端；以及 第二 NMOS晶體管，具有源極端、漏極端和柵極端，其中源極端耦接至第二節(jié)點(diǎn)，柵極端耦接至第二定時(shí)器的輸出端，漏極端耦接至第二 PMOS晶體管的漏極端和反相器的輸出端。
8.如權(quán)利要求1所述的靜電放電保護(hù)電路，其特征在于，第一節(jié)點(diǎn)用作功率電源引腳，第二節(jié)點(diǎn)用作接地引腳。
9.如權(quán)利要求1所述的靜電放電保護(hù)電路，其特征在于，箝位開關(guān)管包括NMOS晶體管。
【文檔編號】H02H1/04GK203607843SQ201320809206
【公開日】2014年5月21日 申請日期:2013年12月10日 優(yōu)先權(quán)日:2013年1月30日
【發(fā)明者】艾瑞克·布勞恩 申請人:成都芯源系統(tǒng)有限公司