驅(qū)動器電路和驅(qū)動方法
【專利摘要】本發(fā)明涉及驅(qū)動電路和驅(qū)動方法，其中，通過簡單的電路可以降低切換FET時的損失。線圈和FET柵極輸入電容一起形成諧振電路。開關(再生開關)導通或截止流到線圈的電流。用于對諧振電路提供電荷的直流電源連接到FET柵極。開關(供電開關)導通或關斷直流電源和FET柵極之間的連接。本發(fā)明例如可以應用于輸出交流電壓和通過切換的電流的電源。
【專利說明】驅(qū)動器電路和驅(qū)動方法

【技術領域】
[0001]本技術涉及驅(qū)動器電路和驅(qū)動方法，并且具體涉及可以用簡單的電路配置降低切換FET (場效應晶體管)時的功率損失的驅(qū)動器電路和驅(qū)動方法。

【背景技術】
[0002]近年來，已經(jīng)關注于無線供電的無線充電系統(tǒng)。
[0003]在無線充電中，需要能夠輸出具有特定功率水平的諸如正弦波的AC信號(電壓，電流)的高頻電源。
[0004]因為難以高效生成具有高功率正弦波的信號，所以配置為通過切換操作生成方波從而可以用簡單電路配置實現(xiàn)高效率的倒相器(inverter)通常用作高頻電源。
[0005]在倒相器中，例如功率MOS FET(金屬氧化物FET)用作執(zhí)行切換操作的切換元件。
[0006]圖1是圖示在現(xiàn)有技術中配置為執(zhí)行倒相器的切換的部分的示例性配置的圖。
[0007]在圖1中，F(xiàn)ET I的源極接地(連接到地線)，漏極連接到端子或線(未示出)，配置為切換與地線的連接(導通/關斷)。
[0008]此外，F(xiàn)ET I具有配置為被提供有從脈沖輸出部分2輸出的脈沖(柵極脈沖)的柵極，并且通過從脈沖輸出部分2輸出的脈沖驅(qū)動FET I (柵極)。
[0009]更具體地，F(xiàn)ET I是nMOS (負溝道M0S)的FET，并且配置為當水平H (高)的脈沖施加到柵極時導通，并且當施加水平L (低)的脈沖時(當不施加水平H的脈沖時)截止。
[0010]因此，F(xiàn)ET I執(zhí)行切換操作，從而FET I在從脈沖輸出部分2輸出的脈沖為水平H(高)時導通，并且在同一脈沖為水平L(低)時截止。
[0011]同時，F(xiàn)ET I需要為在漏極和源極之間具有小電阻(通電阻)的功率MOS FET,以便改進倒相器的效率。
[0012]然而，需要增加FET I的溝道的溝道寬度，以便使得FET I的通電阻小，并且作為折中，增加柵極處的輸入電容Ciss。
[0013]因此，F(xiàn)ET的柵極處的輸入電阻大，但是輸入電容Ciss也大。因此，F(xiàn)ET I要成為脈沖輸出部分2 (驅(qū)動器)的大電容負載，其輸出脈沖來驅(qū)動具有這樣的大輸入電容Ciss的FET I。
[0014]更具體地，當FET I導通時，需要大量電荷來對大輸入電容Ciss充電并且大電流流動。此外，當FET I截止時，對已經(jīng)充電到輸入電容Ciss的大量電荷放電，并且大電流流動。
[0015]因此，在切換FET I時，等效于用電荷填充玻璃并從玻璃放電電荷的現(xiàn)象發(fā)生，如圖1所示，并且損失大量功率。
[0016]在高速執(zhí)行切換的情況下，在切換時這樣的功率損失變得更加明顯。
[0017]考慮到這一點，例如專利文獻I中提出了功率MOS FET的柵極驅(qū)動電路，從而通過在線圈中流動電流來累積能量并再生能量而降低功率損失。
[0018]引用列表
[0019]專利文獻
[0020]專利文獻1:日本專利申請公開N0.2006-054954


【發(fā)明內(nèi)容】

[0021 ] 本發(fā)明要解決的技術問題
[0022]近來，需要提出能夠以更簡單的電路降低切換FET時的功率損失的技術。
[0023]有鑒于這樣的情況做出了本技術，并且本技術以簡單的電路實現(xiàn)了降低切換FET時的功率損失。
[0024]技術方案
[0025]根據(jù)本技術的一方面的驅(qū)動電路是一種用于FET場效應晶體管的驅(qū)動電路,包括:線圈，與FET的柵極處的輸入電容一起構成諧振電路；第一開關，配置為導通或截止線圈中流動的電流；DC電源，連接到FET的柵極，以便用電荷補充諧振電路；以及第二開關，配置為導通或關斷DC電源和FET的柵極之間的連接。
[0026]在上述驅(qū)動電路中，導通或截止在與FET的柵極處的輸入電容一起構成諧振電路的線圈中流動的電流。此外，用電荷補充諧振電路的DC電源連接到FET的柵極，并且導通或關斷此連接。
[0027]根據(jù)本技術的一方面的驅(qū)動方法是一種用于FET場效應晶體管的驅(qū)動電路的驅(qū)動方法，所述驅(qū)動電路包括:線圈，與FET的柵極處的輸入電容一起構成諧振電路；第一開關，配置為導通或截止線圈中流動的電流；DC電源，連接到FET的柵極，以便用電荷補充諧振電路；以及第二開關，配置為導通或關斷DC電源和FET的柵極之間的連接；所述方法包括:以對應于切換FET的周期的周期暫時導通第一開關；以及僅在第一開關關斷期間的時段內(nèi)的預定時段周期性導通第二開關。
[0028]根據(jù)上述驅(qū)動方法，以對應于切換FET的周期的周期暫時導通第一開關，所述第一開關導通或截止在與FET的柵極處的輸入電容一起構成諧振電路的線圈中流動的電流。此外，僅在第一開關關斷期間的時段內(nèi)的預定時段周期性地導通第二開關，所述第二開關導通或關斷在FET的柵極與用于以電荷補充諧振電路的DC電源之間的連接。
[0029]注意，驅(qū)動電路可以是獨立設備，或可以是構成一個設備的內(nèi)部塊。
[0030]發(fā)明的有利效果
[0031]根據(jù)本技術一方面，可以以簡單的電路降低切換FET時的功率損失。

【專利附圖】

【附圖說明】
[0032]圖1是圖示現(xiàn)有技術中執(zhí)行倒相器的切換的部分的示例性配置的圖。
[0033]圖2是圖示應用了本技術的無線充電系統(tǒng)的實施例的示例性配置的框圖。
[0034]圖3是圖示功率發(fā)送設備11的示例性配置的框圖。
[0035]圖4是圖示柵極驅(qū)動電路31的第一示例性配置的電路圖。
[0036]圖5是圖示從控制器42輸出的控制信號Cl和從控制器52輸出的控制信號C2的波形圖。
[0037]圖6是圖示控制信號C2和通過根據(jù)控制信號C2控制開關51而流動的電流i2的波形圖。
[0038]圖7是圖示控制信號Cl、通過根據(jù)控制信號Cl控制開關41而流動的電流ip以及柵極電壓的波形圖。
[0039]圖8是用于描述電流I1和柵極電壓之間的關系的圖。
[0040]圖9是用于描述功率再生和作為機構的彈簧的振動(運動)之間的對應關系的圖。
[0041]圖10是圖示電流I1和i2的波形圖。
[0042]圖11是圖示用于仿真的電路的電路圖。
[0043]圖12是圖示柵極驅(qū)動電路31的第二示例性配置的電路圖。
[0044]圖13是圖示控制信號C2、通過開關51導通/關斷而流動的電流i2、控制信號Cl、通過開關41導通/關斷而流動的電流I1和柵極電壓的波形圖。
[0045]圖14是圖示用于仿真的電路的電路圖。
[0046]圖15是圖示柵極驅(qū)動電路31的第三示例性配置的電路圖。
[0047]圖16是圖示控制信號C2、通過開關51導通/關斷而流動的電流i2、控制信號Cl、通過開關41導通/關斷而流動的電流I1和柵極電壓的波形圖。
[0048]圖17是用于描述通過控制器72對開關41的控制的流程圖。
[0049]圖18是圖示柵極驅(qū)動電路31的第四示例性配置的電路圖。
[0050]圖19是圖示柵極驅(qū)動電路31的第五示例性配置的電路圖。
[0051]圖20是圖示控制信號C2、通過開關51導通/關斷而流動的電流i2、控制信號Cl、通過開關41導通/關斷而流動的電流I1和柵極電壓的波形圖。
[0052]圖21是用于描述通過控制器82對開關41的控制的流程圖。
[0053]圖22是圖示應用了本技術的計算機的實施例的示例性配置的框圖。

【具體實施方式】
[0054][應用了本技術的無線充電系統(tǒng)的實施例]
[0055]圖2是圖示應用了本技術的無線充電系統(tǒng)的實施例的示例性配置的框圖。
[0056]在圖2中，無線充電系統(tǒng)包括功率發(fā)送設備11和功率接收設備12，并且通過例如磁場諧振系統(tǒng)、利用磁場的電磁感應系統(tǒng)等而執(zhí)行無線充電。
[0057]功率發(fā)送設備11包括功率發(fā)送線圈，其是通過利用磁場發(fā)送功率的線圈并且發(fā)送功率。
[0058]功率接收設備12包括功率接收線圈，其是通過利用磁場接收功率的線圈，并且在被放置在功率發(fā)送設備11附近的情況下接收從功率發(fā)送設備11發(fā)送的功率。
[0059]這里，應用圖2中的無線充電系統(tǒng)的系統(tǒng)可以是例如作為功率發(fā)送設備11的架和作為功率接收設備12的諸如移動電話的便攜式終端的組合，或例如作為功率發(fā)送設備11的插入站和作為功率接收設備12的電動車的組合，或例如作為功率發(fā)送設備11的TV架和作為功率接收設備12的TV(電視機)的組合，等等。
[0060]此外，在圖2中，僅圖示一個功率接收設備12作為通過無線充電從一個功率發(fā)送設備11接收電力的功率接收設備，但是通過無線充電接收電力的功率接收設備的數(shù)量可以是多個。
[0061]根據(jù)包括多個功率接收設備的無線充電系統(tǒng)，例如，可以通過將作為功率接收設備的多個便攜式終端布置在例如作為功率發(fā)送設備11的盤(充電盤)上而對多個便攜式終端同時充電。
[0062][功率發(fā)送設備11的不例性配置]
[0063]圖3是圖示圖2中的功率發(fā)送設備11的示例性配置的框圖。
[0064]在圖3中，功率發(fā)送設備11包括高頻電源20和諧振電路24，并且用作配置為執(zhí)行無線充電的電源。
[0065]高頻電源20包括DC電源21、控制器22和驅(qū)動器電路23，并且用作通過切換操作而輸出具有方波的電壓和電流作為AC的電源。
[0066]DC電源21將預定DC電壓(電流)提供到驅(qū)動器電路23。
[0067]控制器22控制驅(qū)動器電路23(其柵極驅(qū)動電路31)和構成功率發(fā)送設備11的各個塊。
[0068]驅(qū)動器電路(倒相器)23通過使用來自DC電源21的DC電壓驅(qū)動諧振電路24，并且通過磁場諧振系統(tǒng)的電磁感應系統(tǒng)，在構成諧振電路24的功率發(fā)送線圈L中生成磁通量，從而發(fā)送功率。
[0069]諧振電路24是由功率發(fā)送線圈L和電容器C形成的串聯(lián)諧振電路，并且由驅(qū)動器電路23驅(qū)動。通過驅(qū)動諧振電路24在功率發(fā)送線圈L生成磁通量(磁場)，并且通過磁通量執(zhí)行無線充電，從而通過電磁感應系統(tǒng)或磁場諧振系統(tǒng)將功率發(fā)送到功率接收設備12。
[0070]這里，在圖3中，驅(qū)動器電路23構成全橋倒相器，并包括柵極驅(qū)動電路31和NMOSFET 32、33、34 和 35。
[0071]柵極驅(qū)動電路31通過根據(jù)控制器22的控制將預定電壓施加到FET 32到35的柵極，導通或截止(通/斷)各個FET 32到35。
[0072]FET 32到35是功率MOS FET,并且配置為根據(jù)柵極驅(qū)動電路31的驅(qū)動而導通或截止(通/斷)。
[0073]FET 32的漏極連接到DC電源21，因此，從DC電源21輸出的預定DC電壓施加到FET 32的漏極。
[0074]FET 32的源極連接到FET 33的漏極，并且FET 33的源極接地(連接到接地線(GND))ο
[0075]FET 34和35以與FET 32和33相同方式連接。
[0076]更具體地，F(xiàn)ET 34的漏極連接到DC電源21，并且FET 34的源極連接到FET 35的漏極。此外，F(xiàn)ET 35的源極接地。
[0077]此外，F(xiàn)ET 32的源極和FET 33的漏極的連接點Pl連接到諧振電路24的一端，并且FET 34的源極和FET 35的漏極的連接點P2連接到諧振電路24的另一端。
[0078]這里，在圖3中，在諧振電路24中，功率發(fā)送線圈L的一端和電容器C的一端彼此連接。此外，電容器C的另一端連接到FET 32的源極和FET33的漏極的連接點P1，并且功率發(fā)送線圈L的另一端連接到FET 34的源極和FET 35的漏極的連接點P2。
[0079]在由此配置的驅(qū)動器電路23中，柵極驅(qū)動電路31根據(jù)控制器22的控制，以預定定時將預定電壓施加到FET 32到35的柵極，由此控制各個FET32到35導通或截止。
[0080]以此方式，各個FET 32和33互補地并且周期性地導通和截止。
[0081]換句話說，F(xiàn)ET 32周期性地交替地導通和截止。
[0082]因此，當FET 32導通時，F(xiàn)ET 33截止，并且當FET 32截止時，F(xiàn)ET 33導通。
[0083]此外，F(xiàn)ET 34和35的組合關于FET 32和33的組合互補地周期性地導通和截止。
[0084]更具體地，當FET 32導通并且FET 33截止時，F(xiàn)ET 34截止并且FET35導通。
[0085]此外，當FET 32截止并且FET 33導通時，F(xiàn)ET 34導通并且FET 35截止。
[0086]例如，現(xiàn)在關注FET 32，當FET 32導通時，F(xiàn)ET 33截止，F(xiàn)Et 34截止，并且FET 35導通。
[0087]結果，F(xiàn)ET 32的源極和FET 33的漏極的連接點Pl例如變?yōu)樗紿(高)，其是從DC電源21輸出的預定DC電壓，并且FET 34的源極和FET 35的漏極的連接點P2例如變?yōu)樗絃 (低)，其是地線的水平。
[0088]因此，在諧振電路24中，電流在從連接點Pl經(jīng)由電容器C和功率發(fā)送線圈L朝向連接點P2的方向流動。
[0089]另一方面，當FET 32截止時，F(xiàn)ET 33導通，F(xiàn)ET 34導通，并且FET 35截止。
[0090]結果，F(xiàn)ET 34的源極和FET 35的漏極的連接點P2例如變?yōu)樗紿(高)，其是從DC電源21輸出的預定DC電壓，并且FET 32的源極和FET 33的漏極的連接點P2例如變?yōu)樗絃 (低)，其是地線的水平。
[0091]因此，在諧振電路24中，電流在從連接點P2經(jīng)由功率發(fā)送線圈L和電容器C朝向連接點Pl的方向流動。
[0092]如上所述，用于導通(或截止)FET 32到35的周期性AC電壓(方波電壓)施加到諧振電路24，并且同一周期性AC電流根據(jù)AC電壓施加而流動。
[0093]AC電流在諧振電路24中流動，從而在構成諧振電路24的功率發(fā)送線圈L中連續(xù)生成磁通量，并且通過磁通量發(fā)送功率。
[0094]同時，導通(或截止)FET 32到35的周期設置為包括功率發(fā)送線圈L和電容器C的諧振電路24的諧振周期2 π V (LC)，更具體地，所述周期設置為諧振電路24的諧振頻率1/(2π V (LC))的倒數(shù)。
[0095]另外，在圖3中采用全橋倒相器作為驅(qū)動器電路23，但是可以采用配置為執(zhí)行FET的切換(通/斷)的其他電路(諸如半橋倒相器)作為驅(qū)動器電路23。
[0096][柵極驅(qū)動電路31的第一示例性配置]
[0097]圖4是圖示圖3中的柵極驅(qū)動電路31的第一示例性配置的電路圖。
[0098]注意，圖4是圖示圖3的柵極驅(qū)動電路31中包括的并且配置為驅(qū)動例如FET 33的部分的示例性配置的圖。配置為驅(qū)動FET 33以外的各個FET 32、34和35的驅(qū)動部分也以相同方式配置。
[0099]柵極驅(qū)動電路31具有功率再生機制，以再生已經(jīng)用于驅(qū)動FET的功率以便高效驅(qū)動作為電容性負載的功率MOS FET (其柵極)。
[0100]更具體地，在圖4中，柵極驅(qū)動電路31包括線圈(再生線圈)Lg、開關(再生開關)41、控制器42、開關(補充開關)51、控制器52、電阻(限流電阻)53和DC電源54。
[0101]線圈Lg的一端經(jīng)由開關41連接到FET 33的柵極，并且線圈Lg的另一端連接到FET 33的源極(其也是圖4中的地線)。因此，線圈Lg與FET 33的柵極處的輸入電容(電容器)Ciss —起構成(串聯(lián))諧振電路。
[0102]開關41 (第一開關)布置在線圈Lg的一端和FET 33的柵極之間。開關41根據(jù)來自控制器42的控制(即，從控制器42提供的控制信號C1)而導通或關斷，從而導通或截止在線圈Lg中流動的電流h。
[0103]這里，根據(jù)本實施例，關于在線圈Lg中流動的電流I1，將從線圈Lg到FET 33的柵極的流動方向設置為正方向，并且與此相對的方向設置為負方向。
[0104]控制器42通過提供控制信號(再生開關控制信號)Cl到開關41而控制開關41(其通/斷)。
[0105]開關51 (第二開關)根據(jù)來自控制器52的控制(即，從控制器52提供的控制信號(補充開關控制信號)C2)而導通或關斷，從而導通或關斷DC電源54和FET 33的柵極之間的連接。
[0106]更具體地，DC電源54的正端子經(jīng)由電阻53和開關51連接到FET 33的柵極，并且DC電源54的負端子連接到FET 33的源極。
[0107]因此，DC電源54(其正端子)和FET 33的柵極之間的連接通過導通或關斷開關51而導通或關斷。
[0108]控制器52通過將控制信號C2提供到開關51而控制開關51 (其通/斷)。
[0109]電阻53是當開關51導通時限制從DC電源54流動的電流i2的電阻，并且電阻53的一端連接到DC電源54的正端子，并且電阻53的另一端經(jīng)由開關51連接到FET 33的柵極。
[0110]這里，根據(jù)本實施例，關于從DC電源54流動的電流(在電阻53流動的電流)i2，從DC電源54的正端子到FET 33的柵極的流動方向設置為正方向，并且與此相對的方向設置為負方向。
[0111]DC電源54是配置為輸出預定DC電壓+VDD(>0)的電源。DC電源54的正端子經(jīng)由電阻53和開關51連接到FET 33的柵極，并且DC電源54的負端子連接到FET 33的源極。因此，DC電源54的(DC)電壓+Vdd通過導通開關51而施加到FET 33的柵極。
[0112]注意，DC電源54的電壓+Vdd是足夠驅(qū)動FET 33的電壓(當FET 33導通時大于柵極和源極之間的電壓Vgs的電壓)。
[0113]此外，F(xiàn)ET 33的柵極處的輸入電容Ciss等效并聯(lián)存在于FET 33的柵極和源極之間。
[0114]在由此配置的柵極驅(qū)動電路31中，F(xiàn)ET 33的柵極處的輸入電容Ciss、線圈Lg、開關41和控制器42構成功率再生機制，配置為再生用于驅(qū)動FET33的功率。
[0115]更具體地，當FET 33現(xiàn)在導通時，例如，在FET 33的柵極處的輸入電容Ciss中累積電荷，并且柵極處的電壓(從源極所見的柵極電壓)變?yōu)樗紿。
[0116]此外，當開關41和51截止時，在輸入電容Ciss中累積的電荷不放電，并且柵極處的電壓保持在水平H，從而保持FET 33導通。
[0117]注意，此時FET 33的柵極處的電壓(更具體地，基于連接到源極的端子而連接到柵極的輸入電容Ciss的端子處的電壓)例如是DC電源54的電壓+VDD。
[0118]開關41在要根據(jù)控制器42的控制而截止(要切換)FET 33時的定時導通。
[0119]通過導通開關41，在輸入電容Ciss中累積的電荷經(jīng)由開關41和線圈Lg放電，并且對應于放電電荷的電流I1在負方向在線圈Lg中流動。
[0120]電流h在線圈Lg中流動，從而在線圈Lg中累積對應于電流h的電能(磁能)。
[0121]當在輸入電容Ciss中累積的電荷放電到一定程度、并且柵極電壓從電壓+Vdd下降到低于預定值的值(導通FET 33的柵極電壓)時，F(xiàn)ET 33截止。
[0122]然后，當在輸入電容Ciss中累積的所有電荷放電時，在線圈Lg中流動的電流I1嘗試變?yōu)?，但是由于慣性電流I1繼續(xù)在負方向在線圈Lg中流動。
[0123]通過在線圈Lg中繼續(xù)流動的電流I1在輸入電容Ciss中累積電荷。當FET33的柵極處的電壓(基于連接到源極的端子而連接到柵極的輸入電容Ciss的端子的電壓)的極性反向時，更具體地，當FET 33的柵極處的電壓變?yōu)殡妷?Vdd時，在線圈Lg中流動的電流I1變?yōu)镺。
[0124]開關41在根據(jù)控制器42的控制、線圈Lg中流動的電流I1變?yōu)镺時的定時關斷。FET 33的柵極處的電壓由此保持在電壓-VDD。
[0125]此后，開關41在FET 33根據(jù)控制器42的控制而導通(要切換)時的定時導通。
[0126]通過導通開關41，在輸入電容Ciss中累積的電荷經(jīng)由線圈Lg和開關41放電，并且對應于放電電荷的電流I1在正方向在線圈Lg中流動。
[0127]電流I1在線圈Lg中流動，從而在線圈Lg中累積對應于電流I1的電能(磁能)。
[0128]當在輸入電容Ciss中累計的電荷放電到一定程度、并且柵極處的電壓從電壓-Vdd上升得高于預定值時，F(xiàn)ET 33導通。
[0129]然后，當在輸入電容Ciss中累積的所有電荷放電時，在線圈Lg中流動的電流I1嘗試變?yōu)?，但是由于慣性電流I1繼續(xù)在正方向在線圈Lg中流動。
[0130]電流I1在線圈Lg中繼續(xù)流動，從而在輸入電容Ciss中累積電荷。當FET33的柵極處的電壓的極性反轉時，更具體地，當FET 33的柵極處的電壓變?yōu)殡妷?Vdd時，在線圈Lg中流動的電流I1變?yōu)镺。
[0131]開關41在線圈Lg中流動的電流I1根據(jù)控制器42的控制而變?yōu)镺時的定時截止。FET 33的柵極處的電壓由此保持在電壓+Vdd。
[0132]此后，開關41在要根據(jù)控制器42的控制而截止FET 33時的定時導通，并且此后重復相同操作。
[0133]如上所述，在作為功率再生機制的輸入電容Ciss、線圈Lg、開關41和控制器42中，在輸入電容Ciss中累積的電能(電荷)在與輸入電容Ciss—起構成諧振電路的線圈Lg中累積，并且線圈Lg中累積的電能在輸入電容Ciss中重復累積，從而再生已經(jīng)用于驅(qū)動FET 33的功率。再生的功率再次用于驅(qū)動FET 33。
[0134]注意，在上述功率再生機制中，功率不能永久再生(功率再生不能永久執(zhí)行)，因為功率部分喪失為熱量等。
[0135]為此原因，在柵極驅(qū)動電路31中適當?shù)匮a充損失的功率。
[0136]更具體地，根據(jù)例如控制器52的控制周期性地暫時地導通(從關到開)開關51。
[0137]當開關51導通時，電流i2從DC電源54經(jīng)由電阻53、開關51和FET33的柵極流到輸入電容Ciss，在包括輸入電容Ciss和線圈Lg的諧振電路中補充功率(電荷)。因此，DC電源54可以稱為用于補充電荷(功率)的電源，并且從DC電源54流動的電流i2可以稱為用于補充電荷(功率)的補充電流。
[0138][柵極驅(qū)動電路31的第一示例性配置中的操作]
[0139]圖5是圖示從圖4中的控制器42輸出的控制信號Cl和從控制器52輸出的控制信號C2的波形圖。
[0140]注意，控制信號Cl和C2是具有水平L和水平H這兩個值的脈沖信號。
[0141]當控制信號Cl是水平L時，開關41關斷，并且當控制信號Cl是水平H時，開關41導通。
[0142]以相同方式，當控制信號C2是水平L時，開關51關斷，并且當控制信號C2是水平H時,開關51導通。
[0143]因此，控制信號Cl和C2的波形還分別表示開關41和51的通/斷狀態(tài)，并且在下面將適當給出控制信號Cl和C2的波形分別表示開關41和51的通/斷狀態(tài)的描述。
[0144]如圖5所示，例如，在為作為對應于FET 33的切換周期的周期的1/2的周期tCLK/2中，控制器42僅在作為包括線圈Lg和輸入電容Ciss的諧振電路(以下稱為LgCiss諧振電路)的諧振周期2 Ji V (LgCiss)(在LgCiss諧振電路的諧振頻率1/(2 Ji V (LgCiss))的倒數(shù))的1/2的時段tg = π V (LgCiss)(暫時)為水平H，并且控制器42在其他時段(時間)將要成為水平L的信號作為控制信號Cl提供到開關41。
[0145]因此，開關41僅在周期taK/2中的時段tg (暫時)導通(并且在其他時段(時間)關斷)。
[0146]如圖5所示，控制器52在開關41關斷期間的時段(更具體地，僅在控制信號Cl為水平L期間的時段內(nèi)的作為預定時段的時段ts)周期性地變?yōu)樗紿，并且在其他時段期間將為水平L的信號作為控制信號C2提供到開關51。
[0147]因此，開關51僅在開關41關斷期間的時段內(nèi)的時段％周期性地(暫時地)導通(并且開關51在其他時段期間關斷)。
[0148]圖6是圖示控制信號C2和通過根據(jù)控制信號C2控制開關51而流動的電流i2 (補充電流)的波形圖。
[0149]當控制信號C2為水平H并且開關51導通時，電流i2從DC電源54流動。
[0150]如圖5所述，開關51僅在時段ts導通，但是因為開關51僅在開關41關斷期間的時段導通，所以從DC電源54流動的電流i2 (電荷)經(jīng)由電阻53和正導通的開關51流到FET 33的柵極處的輸入電容Ciss。
[0151]因此，在開關51導通的時間，電荷通過從DC電源54流動的電流i2而瞬間累積在FET 33的柵極處的輸入電容Ciss中，然后，輸入電容Ciss中累積的電荷迅速減少。
[0152]結果,如圖6所示，當開關51導通時大量電流i2流動，并且此后電流“的量迅速減少。電流i2的減少速度(時間)由基于電阻53和輸入電容Ciss所獲取的時間常數(shù)而確定。
[0153]在圖5和6中，開關51每兩個開關41導通的周期導通一次，并且電荷在包括輸入電容Ciss和線圈Lg的LgCiss諧振電路的輸入電容Ciss中累積(補充)。
[0154]這里，注意開關51導通的速率不限于每兩個開關41導通的周期一次。
[0155]圖7是圖示控制信號Cl、根據(jù)控制信號Cl控制開關41而流動的電流(再生電流)I1、和柵極電壓(FET 33的柵極處的電壓)的波形圖。
[0156]注意，除了控制信號Cl (開關41的通/斷)、電流I1和柵極電壓以外，在圖7中還圖示了圖6中圖示的控制信號C2(開關52的通/斷)用于參考。
[0157]如圖5所示，開關41 (控制信號Cl)僅在周期taK/2中的時段％導通。
[0158]這里，注意，開關51在開關41導通期間的時段tg關斷，因為如圖5所示開關51在開關41關斷期間的時段導通。
[0159]因此，在開關41導通的情況下，僅包括輸入電容Ciss和線圈Lg的LgCiss諧振電路成為經(jīng)由導通的開關41的傳導狀態(tài)(線圈Lg和輸入電容Ciss不變?yōu)榕c電阻53和DC電源54傳導)ο
[0160]例如，在開關41現(xiàn)在在輸入電容Ciss中累積電荷從而柵極電壓變?yōu)檎妷?Vdd的條件下導通的情況下，輸入電容Ciss中累積的電荷從輸入電容Ciss順序流到開關41和線圈Lg，從而導致如圖7所示電流I1在LgCiss諧振電路中在負方向流動。
[0161]電流I1僅在開關41導通期間的時段％在負方向流動，從而在輸入電容Ciss中累積電荷，使得柵極電壓(基本上)變?yōu)樨撾妷?VDD。
[0162]此后，開關41再次僅在時段tg導通，在輸入電容Ciss中累積使得柵極電壓變?yōu)樨撾妷?Vdd的電荷從輸入電容Ciss順序流到線圈Lg和開關41，從而使得如圖7所示電流I1在LgCiss諧振電路中在正方向流動。
[0163]電流I1僅在開關41導通期間的時段％在正方向流動，從而在輸入電容Ciss中累積電荷使得柵極電壓(基本上)變?yōu)檎妷?VDD。
[0164]此后，以相同方式，每次開關41以周期taK/2導通，通過輸入電容Ciss中累積的電荷，在LgCiss諧振電路中電流I1交替重復在正方向流動和在負方向流動。
[0165]結果，柵極電壓在每個時段taK/2交替變?yōu)檎妷?Vdd (水平H)和負電壓-Vdd (水平L)，并且FET 33以周期tM切換。
[0166]更具體地，在圖7中，F(xiàn)ET 33僅在周期tM中的時段taK/2(暫時)導通(此后，F(xiàn)ET 33在時段tCLK/2截止)。
[0167]同時，在圖7中，柵極電壓為正電壓+Vdd期間的時段和柵極電壓為負電壓-Vdd期間的時段為相同時段taK/2，其中柵極電壓具有占空比50%的脈沖。
[0168]柵極電壓的占空比可以通過在包括開關41以周期taK/2導通時的兩個連續(xù)定時(通定時)的集合中偏移兩個通定時之一而調(diào)節(jié)。
[0169]更具體地，例如，在柵極電壓在某個通定時集合的第一通定時現(xiàn)在變?yōu)檎妷?Vdd的情況下，在第一通定時和第二通定時之間的時段是柵極電壓成為正電壓+Vdd期間的時段，并且從第二通定時起和下一通定時集合的第一通定時的時段是柵極電壓變?yōu)樨撾妷?Vdi^間的時段。
[0170]因此，可以調(diào)節(jié)柵極電壓變?yōu)檎妷?Vdd期間的時段和柵極電壓變?yōu)樨撾妷?Vdd期間的時段，即，可以通過偏移例如特定通定時集合的第二通定時而調(diào)節(jié)柵極電壓的占空比。
[0171]此外，根據(jù)本實施例，如圖5和圖6所述，開關51以每兩個導通開關41的周期一次的比率導通，并且在由輸入電容Ciss和線圈Lg形成的LgCiss諧振電路的輸入電容Ciss中補充電荷。
[0172]根據(jù)本實施例，DC電源54的正端子(經(jīng)由電阻53和開關51)連接到FET 33的柵極以施加正電壓+VDD。因此，在施加正電壓+Vdd的柵極處的輸入電容Ciss中補充電荷，更具體地，如圖7所示，開關51 (控制信號C2)在柵極電壓為正電壓+Vdd(水平H)的定時導通。
[0173]在柵極電壓為負電壓-Vdd(水平L)的定時在柵極的輸入電容Ciss中補充電荷的情況下，DC電源54的負端子(經(jīng)由電阻53和開關51)連接到FET 33的柵極以施加負電壓-Vdd (水平L)。
[0174]圖8是用于描述電流I1和柵極電壓之間的關系的圖。
[0175]例如，假設電荷(電能)現(xiàn)在累積在輸入電容Ciss中，使得柵極電壓變?yōu)檎妷?Vdd。
[0176]在此情況下，當開關41導通時，累積在輸入電容Ciss中的電荷從輸入電容Ciss順序流到(放電到)開關41和線圈Lg，從而使得電流I1在負方向流到線圈Lg(時段Tl)。電流I1通過LgCiss諧振電路的諧振周期2 V (LgCiss)的正弦波表示。
[0177]電荷從輸入電容Ciss放電(累積在輸入電容Ciss中的電荷從輸入電容Ciss順序流到開關41和線圈Lg)，從而將柵極電壓從正電壓+Vdd降低。在輸入電容Ciss中累積的所有電荷放電之后(當在開關41導通之后已經(jīng)經(jīng)過作為LgCiss諧振電路的諧振周期2π V (LgCiss)的1/4周期的特定時段tg/2之后)，柵極電壓變?yōu)镺V(時段Tl)。
[0178]此時，線圈Lg中累計的電能變?yōu)樽畲蟆?br> [0179]當輸入電容Ciss中累積的所有電荷放電時，線圈Lg中流動的電流I1嘗試變?yōu)?A，但是由于慣性(更具體地，通過累積在線圈1^中的電能)電流I1連續(xù)在負方向在線圈Lg中流動(時段T2)。
[0180]電流I1連續(xù)在線圈Lg中流動，從而使得電能累積(充電)在輸入電容Ciss中，使得柵極電壓變?yōu)樨撾妷?時段T2)。
[0181]然后，當從開關41導通時的最近定時起已經(jīng)經(jīng)過LgCiss諧振電路的諧振周期2 π V (LgCiss)的1/2周期％時，線圈Lg中累積的電能變?yōu)?，并且線圈Lg中流動的電流I1變?yōu)镺A (定時T3)。
[0182]此時，電荷在輸入電容Ciss中累積，使得柵極電壓變?yōu)樨撾妷篲VDD，并且通過關斷開關41而使LgCiss諧振電路開路，并且柵極電壓固定在負電壓-Vdd (定時T3)。
[0183]當從FET 33上一次導通之后已經(jīng)經(jīng)過作為切換FET 33的周期taK的1/2的周期tCLK/2時，再次導通開關41。
[0184]當開關41導通時，輸入電容Ciss中累積的電荷從輸入電容Ciss順序流到(放電到)開關41和線圈Lg，從而使得電流I1在正方向流到線圈Lg (時段T4)。電流I1通過LgCiss諧振電路的諧振周期2 π V (LgCiss)的正弦波表示。
[0185]電荷從輸入電容Ciss放電(累積在輸入電容Ciss中的電荷從輸入電容Ciss順序流至IJ開關41和線圈Lg)，從而將柵極電壓從負電壓-Vdd升高。在輸入電容Ciss中累積的所有電荷放電之后(當從導通開關41之后已經(jīng)經(jīng)過為LgCiss諧振電路的諧振周期2 π V (LgCiss)的1/4周期的特定時段Tg/2時)，柵極電壓變?yōu)镺V(時段T4)。
[0186]此時，線圈Lg中累積的電能再次變?yōu)樽畲蟆?br> [0187]當輸入電容Ciss中累積的所有電荷放電時，線圈Lg中流動的電流I1嘗試變?yōu)?A，但是由于慣性電流I1在正方向繼續(xù)在線圈Lg中流動(時段T5)。
[0188]電流I1繼續(xù)在線圈Lg中流動，從而使得電荷累積(充電)在輸入電容Ciss中，使得柵極電壓變?yōu)檎妷?時段T5)。
[0189]然后，當從開關41導通時的最后的定時起已經(jīng)經(jīng)過LgCiss諧振電路的諧振周期2 π V (LgCiss)的1/2周期％時，線圈Lg中累積的電能變?yōu)?，并且線圈Lg中流動的電流I1變?yōu)镺A (定時T6)。
[0190]此時，電荷在輸入電容Ciss中累積，使得柵極電壓變?yōu)檎妷?VDD，并且通過關斷開關41而使LgCiss諧振電路開路，并且柵極電壓固定在正電壓+Vdd (定時T3)。
[0191]當在上一次導通FET 33之后已經(jīng)經(jīng)過作為FET 33的切換周期taK的1/2的周期taK/2時再次導通開關41。然后，此后重復相同處理。
[0192]如上所述，在柵極驅(qū)動電路31中，輸入電容Ciss中累積的電能(電荷)在與輸入電容Ciss —起構成LgCiss諧振電路的線圈Lg中累積，并且線圈Lg中累積的電能在輸入電容Ciss中重復累積，從而再生已經(jīng)用于驅(qū)動FET 33的功率。再生的功率再次用于驅(qū)動FET 33。
[0193]注意，在上述功率再生中，部分功率損失為熱量等。因此，通過周期性地導通開關51,DC電源54的電壓+Vdd經(jīng)由電阻53和開關51施加到FET 33的柵極處的輸入電容Ciss,從而補充LgCiss諧振電路的輸入電容Ciss中的功率(電荷)。
[0194]圖9是用于描述柵極驅(qū)動電路31的功率再生和作為機構的彈簧的振動(運動)之間的對應關系的圖。
[0195]如圖9所示，彈簧(線圈彈簧)的一端固定在天花板，并且重物附于彈簧的另一端。在通過手伸張或收縮彈簧之后釋放該手的情況下，彈簧在垂直方向(與重力平行的方向)伸張和收縮，并且附于彈簧的另一端的重物與彈簧的伸張和收縮一起垂直振動(移動)。
[0196]在此情況下，重物的機械能通過公式kx2/2+mv2/2來表示。
[0197]這里，k是彈簧常數(shù)，并且X表示基于參考位置的重物的位置(位移量)，所述參考位置是在重物附于一端固定在天花板的彈簧的另一端之后釋放手以便不使重物振動的位置。
[0198]此外，m表示重物的質(zhì)量，并且V表示重物的速度。
[0199]當關于參考位置彈簧收縮最大時并且當彈簧伸張最小時，更具體地，當位移量X最大時并且當位移量X最小時，重物的速度V變?yōu)镺。
[0200]此外，當彈簧收縮和伸張為O時，更具體地，當位移量X為O時，重物的速度(速度)V變?yōu)樽畲蟆?br> [0201]另一方面，LgCiss諧振電路的電能通過公式CV2/2+LI2/2表示。
[0202]這里，c表示輸入電容(靜電電容)Ciss，并且V表示施加到輸入電容Ciss的電壓，更具體地，根據(jù)本實施例的柵極電壓。
[0203]此外L表示線圈(其電感)Lg，并且I表示在線圈Lg中流動的電流I1。
[0204]當柵極電壓在正側最大并且在負側也是最大時，更具體地，當柵極電壓最大并且最小時，在LgCiss諧振電路的線圈Lg中流動的電流I = I1變?yōu)镺。
[0205]此外，當柵極電壓為O時，在線圈Lg中流動的電流I = I1變?yōu)樽畲蟆?br> [0206]上述重物的機械能和LgCiss諧振電路的電能之間的對應關系例如為:當彈簧收縮為最大時對應于當柵極電壓在正側為最大時，并且此外當彈簧伸張為最大時對應于當柵極電壓在負側為最大時。此外，當重物速度V為O時對應于當在線圈Lg中流動的電流I = I1為O時。
[0207]此外，重物的機械能和LgCiss諧振電路的電能之間的對應關系例如為:當彈簧伸張和收縮為O時對應于當柵極電壓為O時。此外，當重物速度(速度)V為最大時對應于當在線圈Lg中流動的電流I = I1為最大時。
[0208]圖10是圖示電流I1和i2的波形圖。
[0209]如圖5到圖8中所述，當開關41僅在時段tg導通并且電流I1僅在時段％在LgCiss諧振電路中流動時，從而導致FET 33的柵極電壓的極性反相(水平H變?yōu)樗絃，并且水平L變?yōu)樗紿)。
[0210]因此，反相柵極電壓的極性所需的電荷量是通過將在時段tg期間在LgCiss諧振電路中流動的電流i!積分而獲得的值。
[0211]另一方面，在柵極驅(qū)動電路31中，僅DC電源54可以在不接收來自外部的任何電能供應的情況下將電能提供到其他，并且要由DC電源54提供的電能僅是補充LgCiss諧振電路的輸入電容Ciss的功率(電荷)的電流(補充電流)i2。
[0212]電流i2與如圖10所示的電流I1相比更小，因為電流i2是用于補充損失為熱量等的功率的補充電流。
[0213]根據(jù)具有圖4所示的功率再生機制的柵極驅(qū)動電路31，驅(qū)動(切換)FET 33所需的電流量可以從在LgCiss諧振電路中流動的電流I1的量改進到與電流I1相比顯著更小的電流i2的量。
[0214]更具體地，當FET 33導通時，需要大電流I1來對大輸入電容Ciss充電，并且在沒有再生功率的情況下，當FET 33截止時，已經(jīng)用于導通FET 33的大電流I1 (與其對應的電荷)放電。然而，根據(jù)具有功率再生機制的柵極驅(qū)動電路31，電流I1由功率再生重用，并且在此功率再生中損失為熱量等的功率用與大電流I1相比顯著更小的電流i2補充。
[0215]因此，根據(jù)柵極驅(qū)動電路31，切換FET 33時的功率(電荷)的損失可以從對應于大電流I1的功率減小到對應于小電流i2的功率。
[0216]圖11是圖示用于執(zhí)行來獲取圖5到圖8和圖10中的波形圖的仿真的電路(仿真電路)的電路圖。
[0217]仿真電路具有與圖4所示的電路相同的配置，除了提供包括電容器Ce和電阻Re的并聯(lián)電路來替代圖4中的FET 33的柵極這一點以外。
[0218]在圖11的仿真電路中，電容器Ce對應于FET 33的柵極處的輸入電容Ciss，并且電阻Re對應于FET 33的柵極處的輸入電阻。
[0219]同時，作為FET 33的柵極處的輸入電阻的電阻Re是具有相當高的電阻值的電阻。因此，在這樣的仿真電路中這樣的高電阻Re可能是不需要的(可以省略)。
[0220]如上所述，在圖4的柵極驅(qū)動電路31中，可以僅僅用包括線圈Lg、開關41、控制器42、開關51、控制器52、電阻53和DC電源54的簡單的電路配置減小切換FET時的功率(電荷)損失。
[0221 ][柵極驅(qū)動電路31的第二示例性配置]
[0222]圖12是圖示圖3中圖示的柵極驅(qū)動電路31的第二示例性配置的電路圖。
[0223]注意，在圖中，與圖4中的第一示例性配置的部分對應的部分由相同附圖標記表示，并且下面將適當?shù)厥÷云涿枋觥?br> [0224]更具體地，圖12中的柵極驅(qū)動電路31與圖4中的第一示例性配置的相同點在于，包括線圈Lg、開關41、控制器42、開關51、控制器52、電阻53和DC電源54。
[0225]然而，圖12中的柵極驅(qū)動電路31與圖4中的第一示例性配置的不同點在于，新提供了用于(DC電壓)的偏移電路60。
[0226]偏移電路60包括DC電源61、電阻(偏壓電阻)62和電容器(旁路電容器)63，并且將FET 33的柵極電壓偏移到等于或大于預定值的電壓。
[0227]這里，在圖4的第一示例性配置中，F(xiàn)ET 33的柵極電壓是從作為DC電源54的電壓的電壓+Vdd到具有如圖7和圖8所述的電壓+Vdd的相反符號的電壓-Vdd的范圍內(nèi)的電壓。
[0228]可以存在沒有調(diào)度負電壓施加到NMOS FET的柵極的情況，并且在負電壓_VDD比確保FET的性能的預定確保電壓低的情況下，柵極驅(qū)動電路31的可靠性可能受損。
[0229]因此，根據(jù)圖12中的柵極驅(qū)動電路31，通過偏移電路60將FET 33的柵極電壓偏移到預定值的電壓，例如，OV或更大。
[0230]這里，根據(jù)圖12中的柵極驅(qū)動電路31，偏移柵極電壓以便成為在從作為DC電源54的電壓的電壓+Vdd到OV的范圍內(nèi)的電壓。
[0231]更具體地，DC電源61是配置為輸出例如作為從DC電源54輸出的DC電壓+Vdd的1/2的DC電壓+Vdd/2的電源。DC電源61的正端子連接到電阻62的一端，并且DC電源61的負端子連接到電容器63的一端。
[0232]電阻62是用于偏壓線圈Lg的沒有連接到開關41的一端并且偏壓FET33的柵極的電阻。如上所述，電阻62的一端連接到DC電源61的正端子，并且電阻62的另一端連接到電容器63。
[0233]電容器63是用于旁路在LgCiss諧振電路中流動的電流的電容器。如上所述，電容器63的一端連接到DC電源61的負端子，并且電容器63的另一端連接到電阻62的另一端。
[0234]此外，由此配置的偏移電路60的電容器63和電阻62的連接點連接到線圈Lg的不連接到開關41的一端(一端經(jīng)由開關41連接到FET 44的柵極的線圈Lg的另一端)，并且DC電源61和電容器63的連接點連接到FET 33的源極(也是圖12中的地線)。
[0235]在圖12的LgCiss諧振電路中，電流I1以與圖4的情況相同的定時經(jīng)由(旁路)電容器63而流動。
[0236]然而，在偏移電路60中，線圈Lg的未連接到開關41的一端沒有OV的電壓(地線水平)，而是偏壓到DC電源61的電壓+Vdd/2的電壓，并且施加到線圈Lg的電壓從+Vdd變?yōu)?Vdd/2 ο
[0237]結果，在線圈Lg中流動的電流I1變?yōu)閳D4中的情況的1/2，此外FET 33的柵極電壓變?yōu)樵诮档偷綀D4的情況中的柵極電壓的范圍的一半的范圍內(nèi)，然后被電壓+VDD/2偏壓，更具體地，從電壓+Vdd到OV的范圍，因為FET 33的柵極從圖4的情況偏壓了電壓+VDD/2。
[0238][柵極驅(qū)動電路31的第二示例性配置中的操作]
[0239]圖13是圖示開關51的通/斷狀態(tài)(控制信號C2)、通過開關51導通和關斷而流動的電流“、開關41的通/斷狀態(tài)(控制信號Cl)、通過開關41導通和關斷而流動的電流I1、以及用于圖12中的柵極驅(qū)動電路31的柵極電壓的波形圖。
[0240]即使在提供偏移電路60的情況下，開關51的通/斷狀態(tài)(控制信號C2)、通過開關51導通和關斷而流動的電流i2、以及開關41的通/斷狀態(tài)(控制信號Cl)與沒有提供偏移電路60的圖5-8中描述的情況相同。
[0241]如圖13所示，通過開關41導通和關斷而流動的電流I1變?yōu)閳D5-8描述的情況的1/2。
[0242]更具體地，根據(jù)偏移電路60，線圈Lg的未連接到開關41的一端偏壓為DC電源61的電壓+Vdd/2。
[0243]這里，例如，在柵極電壓是電壓+Vdd的情況下，線圈Lg的兩端之間的電勢差變?yōu)殡妷?VDD( = +Vdd-O)，因為在圖4中的柵極驅(qū)動電路31中，線圈Lg的未連接到開關41的一端連接到地線。
[0244]另一方面，根據(jù)圖12中的柵極驅(qū)動電路31，例如，在柵極電壓是電壓+Vdd的情況下，線圈Lg的兩端之間的電勢差變?yōu)?Vdd/2 ( = +Vdd-Vdd/2)，因為線圈Lg的未連接到開關41的一端偏壓為電壓+Vdd/2。
[0245]結果，根據(jù)圖12中的柵極驅(qū)動電路31，在線圈Lg以及在LgCiss諧振電路中流動的電流I1變?yōu)閳D4中的情況的1/2，并且柵極電壓的范圍也變?yōu)閺膱D4中的情況的電壓-Vdd到電壓+Vdd的范圍的1/2。
[0246]此外，根據(jù)圖12的柵極驅(qū)動電路31，柵極電壓還被電壓+Vdd/2偏壓，因為線圈Lg的未連接到開關41的一端偏壓為電壓+Vdd/2。因此，如圖13所示，柵極電壓的范圍變?yōu)橥ㄟ^將圖4的情況中的從電壓-Vdd到電壓+Vdd的范圍的1/2范圍偏壓電壓+Vdd/2而獲得的從OV到電壓+Vdd的范圍。
[0247]圖14是圖示用于執(zhí)行以獲取圖13中的波形圖的仿真的電路(仿真電路)的電路圖。
[0248]仿真電路具有與圖12中所示的電路相同的配置，除了提供包括電容器Ce和電阻Rg的并聯(lián)電路替代圖12中的FET 33的柵極這一點之外。
[0249]如圖11所示，電容器Ce對應于FET 33的柵極處的輸入電容Ciss，并且電阻Re對應于FET 33的柵極處的輸入電阻。此外，在仿真電路中，可以省略電阻Re。
[0250][柵極驅(qū)動電路31的第三示例性配置]
[0251]圖15是圖示圖3中的柵極驅(qū)動電路31的第三示例性配置的電路圖。
[0252]注意，在圖中，與圖12中的第二示例性配置的部分對應的部分用相同附圖標記表示，并且在下面將適當?shù)厥÷云涿枋觥?br> [0253]更具體地，圖15中的柵極驅(qū)動電路31與圖12中的第二示例性配置的相同點在于，包括線圈Lg、開關41、開關51、控制器52、電阻53、DC電源54和偏移電路60。
[0254]然而，圖15中的柵極驅(qū)動電路31與圖12中的第二示例性配置的不同點在于，新提供了電流檢測器71，并且還提供控制器72替代控制器42。
[0255]這里，F(xiàn)ET 33的輸入電容(靜電電容)Ciss和線圈Lg的電感可以改變。在輸入電容Ciss和線圈Lg的電感改變的情況下，改變LgCiss諧振電路的諧振周期2 V (LgCiss)=2 X tg，因此，改變開關41導通期間的時段tg，更具體地，在導通開關41之后關斷開關41的定時。
[0256]防止LgCiss諧振電路的諧振周期2 V (LgCiss)這樣的改變的方法例如是與FET33的柵極(輸入電容Ciss)并聯(lián)提供微調(diào)(trimmer)電容器，并(分別)調(diào)整圖3中的每個驅(qū)動器電路23的微調(diào)電容器，使得LgCiss諧振電路的諧振周期與基于最初假設的輸入電容Ciss和線圈Lg確定的諧振周期2 V (LgCiss) 一致。
[0257]然而，很難認為通過提供微調(diào)電容器防止LgCiss諧振電路的諧振周期2π V (LgCiss)的改變的方法在時間和人力上是有利的，如調(diào)整微調(diào)電容器、用于提供微調(diào)電容器的成本、安裝其所需的區(qū)域等。
[0258]因此，根據(jù)圖15中的柵極驅(qū)動電路31，適應性地控制開關41的切換(開/關)，從而在不提供微調(diào)電容器的情況下防止LgCiss諧振電路的諧振周期2 π V (LgCiss)改變。
[0259]因此，根據(jù)圖15中的柵極驅(qū)動電路31，有利點在于，不需要提供微調(diào)電容器所需的人力、成本、安裝區(qū)域等。
[0260]在圖15中，電流檢測器71檢測在線圈Lg中流動的電流I1 (其電流值)，并將電流值提供到控制器72。
[0261]控制器72通過以與圖4中的控制器42相同的方式將控制信號Cl提供到開關41而控制開關41(其通/斷)。
[0262]然而，控制器72控制開關41，使得開關41例如以周期taK/2導通，所述周期taK/2是作為對應于切換FET 33的周期的周期的周期tM的1/2，并且進一步根據(jù)從電流檢測器71提供的電流I1在稍后關斷開關41。
[0263][柵極驅(qū)動電路31的第三示例性配置中的操作]
[0264]圖16是圖示開關51的通/斷狀態(tài)(控制信號C2)、通過開關51導通和關斷而流動的電流“、開關41的通/斷狀態(tài)(控制信號Cl)、通過開關41導通和關斷而流動的電流I1、以及用于圖15中的柵極驅(qū)動電路31的柵極電壓的波形圖。
[0265]開關51的通/斷狀態(tài)(控制信號C2)、通過導通和關斷開關51而流動的電流i2與圖5到圖8中描述的情況相同。
[0266]此外，以如圖5所示的周期taK/2導通開關41 (控制信號Cl)。
[0267]這里，在圖5中，開關41僅在時段tg= 31 V (LgCiss)以周期taK/2導通，更具體地，開關41以周期taK/2導通，并且在從開關41導通之后已經(jīng)經(jīng)過時段之tg= π V (LgCiss)后關斷。然而，根據(jù)圖15中的柵極驅(qū)動電路31，控制器72基于電流檢測器71所檢測的電流I1適應性地關斷開關41。
[0268]當開關41導通之后電流^值(絕對值Ii1I)變?yōu)轭A定閾值(或更低)時，通過控制器72的控制而關斷開關41。
[0269]結果，電流h如圖16中所示流動。
[0270]更具體地，例如，在現(xiàn)在在輸入電容Ciss中累積電荷使得在時間tn柵極電壓變?yōu)殡妷?Vdd并且開關41導通的情況下，在輸入電容Ciss中累積的電荷從輸入電容Ciss順序流動(放電)到開關41和線圈Lg,從而使得電流h在負方向流到線圈Lg。電流h通過LgCiss諧振電路的諧振周期2 π V (LgCiss)的正弦波表示。
[0271]電流I1在負方向流動從而將柵極電壓從電壓+Vdd降低。
[0272]此外，對在輸入電容Ciss中累計的所有電荷放電，柵極電壓變?yōu)樵谄齐娐?0偏壓的電壓(偏壓電壓)+Vdd/2。此外，在線圈1^中流動的電流^嘗試變?yōu)?A，但是電流^由于慣性繼續(xù)在線圈Lg中流動。
[0273]電流I1繼續(xù)在線圈Lg中流動，從而在輸入電容Ciss中累積(充電)電荷，使得柵極電壓變?yōu)樾∮谄珘弘妷?Vdd/2。
[0274]這里，理論上，當緊接在導通開關41并且電流I1開始流動之前從時間tn起已經(jīng)經(jīng)過LgCiss諧振電路的諧振周期2 V (LgCiss)的1/2的時段時，在線圈Lg中流動的電流I1變?yōu)镺A。
[0275]因此，在預定閾值設為O的情況下，當電流I1變?yōu)樽鳛轭A定閾值的O時的定時為當從緊接在電流I1開始流動之前的時間tn起已經(jīng)經(jīng)過LgCiss諧振電路的諧振周期2τι V (LgCiss)的 1/2 時的定時。
[0276]此外，在當從緊接在電流I1開始流動之前的時間tn起已經(jīng)經(jīng)過LgCiss諧振電路的諧振周期2π V (LgCiss)的1/2時的定時，電荷(必然已經(jīng))累積在輸入電容Ciss中，使得柵極電壓變?yōu)楸绕珘弘妷?Vdd/2低電壓Vdd/2的0V。因此，理想地，在此定時截止開關41并將柵極電壓固定在OV。
[0277]然而，在實際電路中，當在檢測到電流I1變?yōu)樽鳛轭A定閾值的O之后開始諸如關斷開關41的操作時，可能存在時間延遲等的問題。
[0278]因此，根據(jù)本實施例，通過從OA減去余量獲得的值(更具體地，從接近OA的小正值THll獲得的正值+THll和負值-TH11)設置為電流I1的預定閾值。當電流I1變?yōu)殚撝?THll或-THlI時，控制器72控制開關41關斷，認為在電流I1開始流動之后已經(jīng)經(jīng)過LgCiss諧振電路的諧振周期2 π V (LgCiss)的1/2。
[0279]在圖16中，在時間t12由于慣性在線圈Lg中繼續(xù)流動的電流I1變?yōu)殚撝?TH11，并且在時間t12開關41關斷。
[0280]此時，在輸入電容Ciss中累積電荷，使得柵極電壓變?yōu)?基本)0V,并且通過關斷開關41而使LgCiss諧振電路開路，并且柵極電壓如圖16所示固定在0V。
[0281]當從開關41上一次導通時的時間tn起已經(jīng)經(jīng)過作為切換FET 33的周期taK的1/2的周期taK/2時，在時間t13再次導通開關41。
[0282]當導通開關41時，電容器63中累積的電荷順序流動(充電)到線圈Lg、開關41和輸入電容Ciss,從而使得電流I1在正方向流到線圈Lg。電流I1通過LgCiss諧振電路的諧振周期2π V (LgCiss)的正弦波表示。
[0283]電流I1在正方向流動，從而將柵極電壓從OV升高。
[0284]此外，柵極電壓到達偏壓電壓+Vdd/2，并且在線圈Lg中流動的電流I1嘗試變?yōu)?A，但是由于慣性電流I1繼續(xù)在線圈Lg中流動。
[0285]電流I1繼續(xù)在線圈Lg中流動，從而在輸入電容Ciss中累積(充電)電荷，使得柵極電壓變得高于偏壓電壓+Vdd/2。
[0286]然后，當在電流I1開始流動之后電流I1變?yōu)殚撝?THll或-THll時，控制器72控制開關41關斷，認為已經(jīng)經(jīng)過LgCiss諧振電路的諧振周期2 π V (LgCiss)的1/2。
[0287]在圖16中，在時間t13導通開關41之后的時間t14，由于慣性在線圈Lg中繼續(xù)流動的電流I1變?yōu)殚撝?TH11，并且在時間t14開關41關斷。
[0288]此時，電荷在輸入電容Ciss中累積，使得柵極電壓變?yōu)?基本)+Vdd,并且通過關斷開關41而使LgCiss諧振電路開路，并且柵極電壓如圖16所示固定在電壓+VDD。
[0289]當從開關41上一次導通時的時間t13已經(jīng)經(jīng)過作為FET 33的切換周期tM的1/2的周期taK/2時，在時間t15再次導通開關41。然后，此后重復相同處理。
[0290]圖17是用于描述通過圖15中的控制器72對開關41的控制的流程圖。
[0291]在步驟Sll中，控制器72導通開關41，并且處理進行到步驟S12。
[0292]在步驟S12中，控制器72確定通過電流檢測器71所檢測的電流I1的值(絕對值)Ii1I是否已經(jīng)變?yōu)榇笥?等于或大于)閾值THlI。
[0293]在步驟S12中確定電流I1的值Ii1I還沒有變得大于閾值THll的情況下，處理返回到步驟S12。
[0294]此外，在步驟S12中確定電流I1的值Ii1I已經(jīng)變得大于閾值THll的情況下，處理進行到步驟S13，并且控制器72確定通過電流檢測器71所檢測的電流I1的值Ii1I是否已經(jīng)變得等于或小于閾值TH11。
[0295]在步驟S13中確定電流I1的值Ii1I不等于或不小于閾值THll的情況下，處理返回步驟S13。
[0296]在步驟S13中確定電流I1的值Ii1I已經(jīng)變得等于或小于閾值THll的情況下，處理進行到步驟S14，并且控制器72關斷開關41，認為在電流I1開始流動之后已經(jīng)經(jīng)過LgCiss諧振電路的諧振周期2 π V (LgCiss)的1/2。然后，處理進行到步驟S15。
[0297]這里，如圖16所示，當導通開關41時，在線圈Lg中流動的電流I1是(^，并且在導通開關41之后，電流I1從OA升高，并且此后再次降低到0A。
[0298]因此，在導通開關41之后，電流I1的值1111從OA升高，并超過閾值TH11，然后降低到閾值THll或更低。
[0299]關斷開關41的定時是當電流^的值Ii1I降低并變?yōu)殚撝礣Hll時。因此，在圖17中，在步驟S12中確定電流I1的值Ii1I已經(jīng)變?yōu)榇笥陂撝礣H11，并且在確認電流I1的值Ii1I已經(jīng)從OA升高并超過閾值THll之后，在步驟S13中確定電流I1的值U1I是否已經(jīng)變?yōu)殚撝礣Hll或更低，更具體地，其是否是關斷開關41的定時。
[0300]在步驟S15中，控制器72確定從上一次導通開關41時(的定時)是否已經(jīng)經(jīng)過時段 tCLK/2。
[0301]在步驟S15中確定從上一次導通開關41時還沒有經(jīng)過時段taK/2的情況下，處理返回步驟S15。
[0302]此外，在步驟S15中確定從上一次導通開關41時已經(jīng)經(jīng)過時段taK/2的情況下，處理返回步驟S11，并且控制器72導通開關41。然后，此后重復相同處理。
[0303][柵極驅(qū)動電路31的第四示例性配置]
[0304]圖18是圖示圖3中的柵極驅(qū)動電路31的第四示例性配置的電路圖。
[0305]注意，在圖中，與圖15中的第三7]^例性配置的部分對應的部分由相同附圖標記表示，并且在下面將適當?shù)厥÷云涿枋觥?br> [0306]圖18中的柵極驅(qū)動電路31與圖15中的第三示例性配置的相同點在于，包括線圈Lg、開關41、開關51、控制器52、電阻53、DC電源54、偏移電路60、電流檢測器71和控制器72。
[0307]然而，圖18中的柵極驅(qū)動電路31與圖15中的第三示例性配置的不同點在于，提供線圈73并且電流檢測器71基于線圈73中流動的電流檢測線圈Lg中流動的電流I1 (其電流值)。
[0308]而且，在圖18中的柵極驅(qū)動電路31中，與圖15中的柵極驅(qū)動電路31相同適應性地控制開關41的切換，從而在不提供微調(diào)電容器的情況下防止LgCiss諧振電路的諧振周期2 Ji V (LgCiss)改變。
[0309]更具體地，線圈73布置在線圈Lg附近，因此由于電磁感應在線圈73中流動與線圈Lg中流動的電流I1成比例的電流。
[0310]電流檢測器71檢測線圈73中流動的電流，并且基于所述電流檢測線圈Lg中流動的電流I1 (其電流值)，然后將電流值提供到控制器72。
[0311]控制器72通過以與圖15到圖17中描述的情況相同的方式將控制信號Cl提供到開關41而控制開關41 (其通/斷)。
[0312][柵極驅(qū)動電路31的第五示例性配置]
[0313]圖19是圖示圖3中的柵極驅(qū)動電路31的第五示例性配置的電路圖。
[0314]注意，在圖中，與圖12中的第二示例性配置的部分對應的部分由相同附圖標記表示，并且在下面將適當?shù)厥÷云涿枋觥?br> [0315]圖19中的柵極驅(qū)動電路31與圖12中的第二示例性配置的相同點在于，包括線圈Lg、開關41、開關51、控制器52、電阻53、DC電源54和偏移電路60。
[0316]然而，圖19中的柵極驅(qū)動電路31與圖12中的第二示例性配置的不同點在于，新提供電壓檢測器81，并且替代控制器42提供控制器82。
[0317]電壓檢測器81檢測柵極電壓(值)并將電壓值提供到控制器82。
[0318]控制器82通過以與圖4中的控制器42相同的方式將控制信號Cl提供到開關41而控制開關41(其通/斷)。
[0319]然而，控制器82控制開關41，使得開關41例如以作為周期tM的1/2的周期taK/2導通，所述周期作為對應于切換FET 33的周期的周期，此后，開關41根據(jù)從電壓檢測器81提供的柵極電壓而關斷。
[0320][柵極驅(qū)動電路31的第五示例性配置中的操作]
[0321]圖20是圖示開關51的通/斷狀態(tài)(控制信號C2)、通過開關51導通和關斷而流動的電流“、開關41的通/斷狀態(tài)(控制信號Cl)、通過開關41導通和關斷而流動的電流I1、以及用于圖19中的柵極驅(qū)動電路31的柵極電壓的波形圖。
[0322]開關51的通/斷狀態(tài)(控制信號C2)、通過導通和關斷開關51而流動的電流i2與圖5到8中描述的情況相同。
[0323]此外，開關41 (控制信號Cl)以與圖5中所示的周期taK/2導通。
[0324]這里，在圖5中，開關41以周期taK/2導通，在從開關41導通之后已經(jīng)經(jīng)過時段tg= V (LgCiss)之后關斷，但是根據(jù)圖19中的柵極驅(qū)動電路31，控制器82基于電壓檢測器81檢測的柵極電壓適應性地關斷開關41。
[0325]當通過控制器82的控制在開關41導通之后柵極電壓變?yōu)樽鳛轭A定閾值的第一閾值TH21 (或更小)時，或變?yōu)榇笥诘谝婚撝礣H21的第二閾值TH22 (或更大)時，開關41關斷。
[0326]結果，電流h如圖20中所示流動。
[0327]更具體地，例如，在現(xiàn)在在輸入電容Ciss中累積電荷使得在時間t21柵極電壓變?yōu)殡妷?Vdd并且開關41導通的情況下，在輸入電容Ciss中累積的電荷從輸入電容Ciss順序流動(放電)到開關41和線圈Lg,從而使得電流h在負方向流到線圈Lg。電流h由LgCiss諧振電路的諧振周期2 π V (LgCiss)的正弦波表示。
[0328]電流I1在負方向流動，從而將柵極電壓從電壓+Vdd降低。
[0329]然后，在輸入電容Ciss中累積的所有電荷被放電，柵極電壓變?yōu)槠珘弘妷?Vdd/2。此外，在線圈Lg中流動的電流I1嘗試變?yōu)?A，但是由于慣性電流I1繼續(xù)在負方向在線圈Lg中流動。
[0330]電流I1繼續(xù)在線圈Lg中流動，從而在輸入電容Ciss中累積(充電)電荷，使得柵極電壓變?yōu)榈陀谄珘弘妷?Vdd/2。
[0331]這里，理論上，當從緊接在導通開關41并且電流I1開始流動之前的時間t21起已經(jīng)經(jīng)過作為LgCiss諧振電路的諧振周期2 π V (LgCiss)的1/2的時段時，在線圈Lg中流動的電流I1變?yōu)?A，并且柵極電壓變?yōu)樨撝担矗?V。
[0332]因此，在設置第一閾值TH21在OV的情況下，當柵極電壓變?yōu)樽鳛榈谝婚撝礣h21的OV時的定時是從緊接在電流ii開始流動之前的時間t21起已經(jīng)經(jīng)過LgCiss諧振電路的諧振周期2π V (LgCiss)的1/2時的定時，并且理想地，在此定時關斷開關41，并將柵極電壓固定在作為第一閾值ΤΗ21和柵極電壓的最小值的0V。
[0333]然而，在實際電路中，可能存在當從導通開關41并且電流I1開始流動之后已經(jīng)經(jīng)過LgCiss諧振電路的諧振周期2 Ji V (LgCiss)的1/2時柵極電壓不變?yōu)樽鳛樽钚≈档腛V的情況。
[0334]因此，根據(jù)本實施例，通過從作為柵極電壓的最小值的OV減去余量而獲得的值(更具體地，接近OV的小正值)設置為柵極電壓的第一閾值TH21。當柵極電壓變?yōu)榈谝婚撝礣H21時，控制器82控制開關41關斷，認為在電流I1開始流動之后已經(jīng)經(jīng)過LgCiss諧振電路的諧振周期2 Ji V (LgCiss)的1/2。
[0335]在圖20中，在時間t22柵極電壓變?yōu)榈谝婚撝礣H21。在時間t22開關41關斷并且固定柵極電壓。
[0336]當從上一次導通開關41時的時間t21起已經(jīng)經(jīng)過作為FET 33的切換周期taK的1/2的周期taK/2時，在時間t23再次導通開關41。
[0337]當開關41導通時，在電容器63中累積的電荷順序流動(充電)到線圈Lg、開關41和輸入電容Ciss,從而使得電流I1在正方向流到線圈Lg。電流I1通過LgCiss諧振電路的諧振周期2π V (LgCiss)的正弦波表示。
[0338]電流I1在正方向流動，從而升高柵極電壓。
[0339]此外，柵極電壓到達偏壓電壓+Vdd/2，并且在線圈Lg中流動的電流I1嘗試變?yōu)?A，但是由于慣性電流I1繼續(xù)在線圈Lg中在正方向流動。
[0340]電流I1繼續(xù)在線圈Lg中流動，從而在輸入電容Ciss中累積(充電)電荷，使得柵極電壓變?yōu)榇笥谄珘弘妷?Vdd/2。
[0341]這里，理論上，當從緊接在開關41導通并且電流I1開始流動之前的時間t23起已經(jīng)經(jīng)過作為LgCiss諧振電路的諧振周期2 π V (LgCiss)的1/2的時段時，在線圈Lg中流動的電流I1變?yōu)镺A并且柵極電壓變?yōu)樽鳛樽畲笾档?VDD。
[0342]因此，在將+Vdd設置為大于第一閾值TH21的第二閾值TH22的情況下，當柵極電壓變?yōu)樽鳛榈诙撝礣H22的+Vdd時的定時是當從緊接在電流I1開始流動之前的時間t23起已經(jīng)經(jīng)過LgCiss諧振電路的諧振周期2 π V (LgCiss)的1/2時的定時。理想地，在此定時關斷開關41，并將柵極電壓固定在作為第二閾值ΤΗ22并且也是柵極電壓的最大值的+VDD。
[0343]然而，在實際電路中，可能存在當在開關41導通并且電流I1開始流動之后已經(jīng)經(jīng)過LgCiss諧振電路的諧振周期2 π V (LgCiss)的1/2時柵極電壓沒有變?yōu)樽鳛樽畲笾档?Vdd的情況。
[0344]因此，根據(jù)本實施例，通過從作為柵極電壓的最大值的+Vdd減去余量而獲得的值(更具體地，接近+Vdd并等于或小于+Vdd的值)設置為柵極電壓的第二閾值TH22。當柵極電壓變?yōu)榈诙撝礣H22時，控制器82控制開關41關斷，認為在從電流I1開始流動之后已經(jīng)經(jīng)過LgCiss諧振電路的諧振周期2 π V (LgCiss)的1/2。
[0345]在圖20中，在時間t24柵極電壓變?yōu)榈诙撝郸肠?2。開關41在時間t24關斷，并且柵極電壓固定。
[0346]當從上一次導通開關41時的時間t23起已經(jīng)經(jīng)過作為FET 33的切換周期taK的1/2的周期taK/2時，在時間t25再次導通開關41。然后，此后重復相同處理。
[0347]圖21是用于描述通過圖19中的控制器82對開關41的控制的流程圖。
[0348]在步驟S21中，控制器82導通開關41，并且處理進行到步驟S22。
[0349]在步驟S22中，控制器82確定在導通開關41時通過電壓檢測器81檢測的柵極電壓Ves是否是第一閾值TH21或更小。
[0350]在步驟S22中確定導通開關41時的柵極電壓Ves是第一閾值TH21或更小的情況下，處理進行到步驟S23，并且控制器82確定通過電壓檢測器81檢測的柵極電壓Ves是否變?yōu)榈诙撝礣H22或更大。
[0351]在步驟S23中確定柵極電壓Ves沒有變?yōu)榈诙撝礣H22或更大的情況下，處理返回步驟S23。
[0352]在步驟S23中確定柵極電壓Vgs是第二閾值TH22或更大的情況下，處理進行到步驟S24，并且控制器82關斷開關41，認為在從開關41導通之后已經(jīng)經(jīng)過LgCiss諧振電路的諧振周期2 Ji V (LgCiss)的1/2。然后，處理進行到步驟S25。
[0353]另一方面，在步驟S22中確定導通開關41時的柵極電壓Ves不是第一閾值TH21或更小的情況下，處理進行到步驟S26，并且控制器82確定通過電壓檢測器81所檢測的柵極電壓Ves是否變?yōu)榈谝婚撝礣H21或更小。
[0354]在步驟S26中，在確定柵極電壓Ves沒有變?yōu)榈谝婚撝礣H21或更小的情況下，處理返回步驟S26。
[0355]此外，在步驟S26中確定柵極電壓Ves已經(jīng)變?yōu)榈谝婚撝礣H21或更小的情況下，處理進行到步驟S24，并且如上所述，控制器82關斷開關41，認為在導通開關41之后已經(jīng)經(jīng)過LgCiss諧振電路的諧振周期2 Ji V (LgCiss)的1/2。然后，處理進行到步驟S25。
[0356]這里，根據(jù)圖20中的描述，當要導通開關41時柵極電壓Ves變?yōu)榈谝婚撝礣Hll (或更小)或第二閾值TH22 (或更大)，并且在導通開關41之后，柵極電壓從第一閾值THll (或更小)升高，或從第二閾值(或更大)下降。
[0357]關斷開關41的定時是當柵極電壓Ves從第一閾值THll (或更小)上升并且變?yōu)榈诙撝礣H22時以及當柵極電壓Ves從第二閾值TH22 (或更大)下降并且變?yōu)榈谝婚撝礣H21時。
[0358]因此，在圖21中，在步驟S22中確認(確定)在導通開關41時的柵極電壓Ves是第一閾值TH21或更小時，在步驟S23中確定柵極電壓Ves是否從第一閾值TH21或更小升高到第二閾值TH22 (或更大)，更具體地，是否是關斷開關41的定時。
[0359]此外，在圖21中，在步驟S22中確定在導通開關41時的柵極電壓Ves沒有變?yōu)榈谝婚撝礣H21或更小時，在導通開關41時的柵極電壓Ves (必然已經(jīng)變?yōu)?第二閾值TH22 (或更大)。因此，此后，在步驟S26中確定柵極電壓Ves是否從第二閾值TH22或更大降低到第一閾值TH21 (或更小)，更具體地，是否是關斷開關41的定時。
[0360]在步驟S25中，控制器82確定從上一次導通開關41時的(定時)是否已經(jīng)經(jīng)過時段 tCLK/2。
[0361]在步驟S25中確定從上一次導通開關41時還沒有經(jīng)過時段taK/2的情況下，處理返回步驟S25。
[0362]此外，在步驟S25中確定從上一次導通開關41起已經(jīng)經(jīng)過時段taK/2的情況下，處理返回步驟S21，并且控制器82導通開關41。然后，此后重復相同處理。
[0363]注意，圖15、18和19中的所有柵極驅(qū)動電路31的共同點在于，適應性地控制(關斷)開關41。
[0364]然而，圖15和18中的柵極驅(qū)動電路31與圖19中的柵極驅(qū)動電路31的不同點在于，圖15和18中的柵極驅(qū)動電路31根據(jù)在線圈Lg中流動的電流I1控制開關41，而圖19中的柵極驅(qū)動電路31根據(jù)柵極電壓控制開關41。
[0365]此外，圖15和18中的柵極驅(qū)動電路31消耗在LgCiss諧振電路中再生的功率以檢測(測量)在線圈Lg中流動的電流I1，從而降低功率再生的效率。然而，可以相對簡單設置閾值THll (+THll和-TH11)，因為僅要將閾值設置為接近OA的小正值。
[0366]另一方面,對于圖19中的柵極驅(qū)動電路31,理想地將柵極電壓的第一閾值TH21和第二閾值TH22分別設置為柵極電壓的最小值和最大值。然而，如上所述，將柵極電壓的第一閾值TH21和第二閾值TH22分別設置為通過從柵極電壓的最小值和最大值減去余量獲得的值。
[0367]在圖19的柵極驅(qū)動電路31中，用于設置柵極電壓的第一閾值TH21和第二閾值TH22而減去的余量直接影響LgCiss諧振電路處再生的功率的功率損耗。更具體地，當柵極電壓降低直到變?yōu)榈谝婚撝礣H21或升高直到變?yōu)榈诙撝礣H22時，開關41關斷并且停止電流1的流動。因此，在輸入電容Ciss中不累積電荷(完全充電)，直到柵極電壓變?yōu)樽鳛樽钚≈档腛V或作為最大值的+VDD。
[0368]然而，在圖19的柵極驅(qū)動電路31中，電壓檢測器81基本不影響LgCiss諧振電路的Q值(品質(zhì)因子)，并且在LgCiss諧振電路處再生的功率中幾乎沒有由電壓檢測器81造成的功率損失。
[0369]注意，不僅NMOS FET，而且PMOS FET也可以采用為FET 33。對于FET 32、34和35,也同樣適用。
[0370]此外，根據(jù)本實施例，在圖15、18和19中的柵極驅(qū)動電路31中提供偏移電路60，但是圖15、18和19中的柵極驅(qū)動電路31可以在不提供偏移電路60的情況下以與圖4中的柵極驅(qū)動電路31相同的方式配置。
[0371][對于根據(jù)本技術的計算機的描述]
[0372]接下來，上述控制器42、52、72和82中的一系列處理可通過硬件執(zhí)行也可通過軟件執(zhí)行。在通過軟件執(zhí)行一系列處理的情況下，構成軟件的程序安裝在諸如微計算機的計算機(處理器)中。
[0373]現(xiàn)在，圖22是圖示根據(jù)安裝了執(zhí)行上述一系列處理的程序的計算機的實施例的示例性配置的圖。
[0374]所述程序可以作為內(nèi)置在計算機中的記錄介質(zhì)而初始記錄在硬盤105或ROM 103中。
[0375]否則，程序可以初始存儲(記錄)在可移除記錄介質(zhì)111中。這種可移除記錄介質(zhì)111可以作為所謂的封裝軟件提供。這里，可移除記錄介質(zhì)111的示例可包括軟盤、⑶-ROM(致密盤只讀存儲器)、M0 (磁光)盤、DVD (數(shù)字多功能盤)、磁盤和半導體存儲器。
[0376]同時，程序可以從上述可移除記錄介質(zhì)111安裝在計算機中，并且還可以經(jīng)由通信網(wǎng)絡或廣播網(wǎng)絡下載到計算機中并安裝在內(nèi)置的硬盤105中。更具體地，程序可以從下載站點經(jīng)由用于數(shù)字衛(wèi)星廣播的人造衛(wèi)星無線傳輸?shù)接嬎銠C，或可通過有線經(jīng)由諸如LAN(局域網(wǎng))和因特網(wǎng)的網(wǎng)絡傳輸?shù)接嬎銠C。
[0377]計算機包括其內(nèi)部的CPU(中央處理單元)102，并且輸入/輸出接口 110經(jīng)由總線101 連接到 CPU 102。
[0378]當通過用戶經(jīng)由輸入/輸出接口 110操作輸入部分107等輸入命令時，CPU 102根據(jù)命令執(zhí)行ROM(只讀存儲器)103內(nèi)部存儲的程序?；蛘撸珻PU 102將硬盤105中存儲的程序加載到RAM (隨機存取存儲器)104中并執(zhí)行它。
[0379]因此，CPU 102執(zhí)行根據(jù)上述流程圖的處理或通過安裝在上述框圖中的配置執(zhí)行的處理。此外，例如，根據(jù)需要，CPU 102使得處理結果經(jīng)由輸入/輸出接口 110從輸出部分106輸出，或從通信部分108發(fā)送,并且還記錄在硬盤105中。
[0380]注意，輸入部分107可包括鍵盤、鼠標、麥克風等。此外，輸出部分106可包括IXD(液晶顯示器)、揚聲器等。
[0381]這里，注意，計算機根據(jù)程序執(zhí)行的處理不需要一直按在流程圖中指定的順序以時間序列執(zhí)行。換句話說，計算機根據(jù)程序執(zhí)行的處理可包括并行或分別執(zhí)行的處理(例如，并行處理或通過對象的處理)。
[0382]此外，程序可通過一個計算機(處理器)處理，或可通過多個計算機以分布式方式處理。此外，程序可傳輸?shù)竭h程計算機用于處理。
[0383]此外，在本說明書中，系統(tǒng)意味著多個組件(設備、模塊(部分)等)的組合，并且是否所有計算機都包括在同一單元中是無關緊要的。因此，容納在不同單元中并經(jīng)由網(wǎng)絡連接的多個設備的任一個、以及在一個單元內(nèi)容納多個模塊的設備是所述系統(tǒng)。
[0384]注意，根據(jù)本技術的實施例不限于上述實施例，并且可以在所述范圍內(nèi)進行各種修改,而不背離本技術的主旨。
[0385]例如，本技術可以采用云計算的配置，從而通過多個設備經(jīng)由網(wǎng)絡以分布式和共享方式處理一個功能。
[0386]此外，上述流程圖中描述的各個步驟可通過一個設備執(zhí)行，并且還通過多個設備以分布式方式執(zhí)行。
[0387]此外，在一個步驟中包含多個處理的情況下，所述一個步驟中包含的多個處理可通過一個設備執(zhí)行，也可通過多個設備以分布式方式執(zhí)行。
[0388]注意，在本技術中可應用下面的配置。
[0389][I] 一種用于FET (場效應晶體管)的驅(qū)動電路,包括:
[0390]與FET的柵極處的輸入電容一起構成諧振電路的線圈；
[0391]第一開關，配置為導通或截止線圈中流動的電流；
[0392]DC電源，連接到FET的柵極，以便用電荷補充諧振電路；以及
[0393]第二開關，配置為導通或關斷DC電源和FET的柵極之間的連接。
[0394][2]如[I]所述的驅(qū)動電路，還包括:偏移電路，配置為將FET的柵極處的電壓偏移為預定值或更大值的電壓。
[0395][3]如[2]所述的驅(qū)動電路，其中所述偏移電路包括:
[0396]附加DC電源，具有為DC電源的1/2的電壓；
[0397]電阻，配置為偏置FET的柵極處的電壓；以及
[0398]電容器，配置為旁路在諧振電路中流動的電流。
[0399][4]如[3]所述的驅(qū)動電路，其中所述偏移電路是下述電路:
[0400]電阻的一端連接到附加DC電源的正端子；
[0401]電容器的一端連接到電阻的另一端；以及
[0402]附加DC電源的負端子連接到電容器的另一端；以及
[0403]具有連接到FET的柵極的一端的線圈的另一端連接到電阻和電容器的連接點。
[0404][5]如[I]到[4]的任一所述的驅(qū)動電路，還包括第一開關控制器，配置為控制第一開關以便僅在對應于切換FET的周期的周期中作為諧振電路的諧振周期的1/2的時段導通。
[0405][6]如[5]所述的驅(qū)動電路，還包括第二開關控制器，配置為控制第二開關以便僅在第一開關關斷期間的時段內(nèi)的時段周期性地導通。
[0406][7]如[I]到[4]的任一所述的驅(qū)動電路,還包括:
[0407]電流檢測器，配置為檢測線圈中流動的電流；以及
[0408]第一開關控制器，配置為控制第一開關以對應于切換FET的周期的周期導通，并且還根據(jù)電流檢測器所檢測的電流而關斷。
[0409][8]如[I]到[4]的任一所述的驅(qū)動電路,還包括:
[0410]電壓檢測器，配置為檢測FET的柵極處的電壓；以及
[0411]第一開關控制器，配置為控制第一開關以便以對應于切換FET的周期的周期導通，并且還根據(jù)電壓檢測器所檢測的電壓而關斷。
[0412][9]如[I]到[8]的任一所述的驅(qū)動電路，其中提供配置為與FET —起執(zhí)行無線充電的電源。
[0413][10] 一種用于FET(場效應晶體管)的驅(qū)動電路的驅(qū)動方法，所述驅(qū)動電路包括:
[0414]與FET的柵極處的輸入電容一起構成諧振電路的線圈；
[0415]第一開關，配置為導通或截止線圈中流動的電流；
[0416]DC電源，連接到FET的柵極，以便用電荷補充諧振電路；以及
[0417]第二開關，配置為導通或關斷DC電源和FET的柵極之間的連接；
[0418]所述方法包括:
[0419]以對應于切換FET的周期的周期暫時導通第一開關；以及
[0420]僅在第一開關關斷期間的時段內(nèi)的預定時段周期性導通第二開關。
[0421]附圖標記列表
[0422]I FET
[0423]2脈沖輸出部分
[0424]11功率發(fā)送設備
[0425]12功率接收設備
[0426]21 DC 電源
[0427]22控制器
[0428]23驅(qū)動器電路
[0429]24諧振電路
[0430]31柵極驅(qū)動電路
[0431]32 到 35FET
[0432]41 開關
[0433]42控制器
[0434]51 開關
[0435]52控制器
[0436]53 電阻
[0437]54 DC 電源
[0438]60偏移電路
[0439]61 DC 電源
[0440]62 電阻
[0441]63電容器
[0442]71電流檢測器
[0443]72控制器
[0444]73 線圈
[0445]81電壓檢測器
[0446]82控制器
[0447]101 總線
[0448]102 CPU
[0449]103 ROM
[0450]104 RAM
[0451]105 硬盤
[0452]106輸出部分
[0453]107輸入部分
[0454]108通信部分
[0455]109驅(qū)動器
[0456]110輸入/輸出接口
[0457]111可移除記錄介質(zhì)
【權利要求】
1.一種用于FET場效應晶體管的驅(qū)動電路,包括: 線圈，與FET的柵極處的輸入電容一起構成諧振電路； 第一開關，配置為導通或截止線圈中流動的電流； DC電源，連接到FET的柵極，以便用電荷補充諧振電路；以及 第二開關，配置為導通或關斷DC電源和FET的柵極之間的連接。
2.如權利要求1所述的驅(qū)動電路，還包括:偏移電路，配置為將FET的柵極處的電壓偏移為預定值或更大值的電壓。
3.如權利要求2所述的驅(qū)動電路，其中所述偏移電路包括: 附加DC電源，具有為DC電源的1/2的電壓； 電阻，配置為偏置FET的柵極處的電壓；以及 電容器，配置為旁路在諧振電路中流動的電流。
4.如權利要求3所述的驅(qū)動電路，其中所述偏移電路是下述電路: 電阻的一端連接到附加DC電源的正端子； 電容器的一端連接到電阻的另一端；以及 附加DC電源的負端子連接到電容器的另一端；以及 具有連接到FET的柵極的一端的線圈的另一端連接到電阻和電容器的連接點。
5.如權利要求3所述的驅(qū)動電路，還包括第一開關控制器，配置為控制第一開關以便僅在對應于切換FET的周期的周期中作為諧振電路的諧振周期的1/2的時段導通。
6.如權利要求5所述的驅(qū)動電路，還包括第二開關控制器，配置為控制第二開關以便僅在第一開關關斷期間的時段內(nèi)的時段周期性地導通。
7.如權利要求3所述的驅(qū)動電路，還包括: 電流檢測器，配置為檢測線圈中流動的電流；以及 第一開關控制器，配置為控制第一開關以對應于切換FET的周期的周期導通，并且還根據(jù)電流檢測器所檢測的電流而關斷。
8.如權利要求3所述的驅(qū)動電路，還包括: 電壓檢測器，配置為檢測FET的柵極處的電壓；以及 第一開關控制器，配置為控制第一開關以便以對應于切換FET的周期的周期導通，并且還根據(jù)電壓檢測器所檢測的電壓而關斷。
9.如權利要求3所述的驅(qū)動電路，其中提供配置為與FET—起執(zhí)行無線充電的電源。
10.一種用于FET場效應晶體管的驅(qū)動電路的驅(qū)動方法，所述驅(qū)動電路包括: 線圈，與FET的柵極處的輸入電容一起構成諧振電路； 第一開關，配置為導通或截止線圈中流動的電流； DC電源，連接到FET的柵極，以便用電荷補充諧振電路；以及 第二開關，配置為導通或關斷DC電源和FET的柵極之間的連接； 所述方法包括: 以對應于切換FET的周期的周期暫時導通第一開關；以及 僅在第一開關關斷期間的時段內(nèi)的預定時段周期性導通第二開關。
【文檔編號】H02M1/08GK104412499SQ201380035841
【公開日】2015年3月11日 申請日期:2013年7月2日 優(yōu)先權日:2012年7月12日
【發(fā)明者】込山伸二, 福田伸一, 大前宇一郎 申請人:索尼公司