用于移相全橋同步整流電路的驅(qū)動(dòng)電路及其控制方法
【專利摘要】本發(fā)明公開了用于移相全橋同步整流電路的驅(qū)動(dòng)電路及其控制方法，該驅(qū)動(dòng)電路包括邏輯控制電路和DSP控制器。由DSP控制器產(chǎn)生的兩路驅(qū)動(dòng)信號(hào)和時(shí)鐘脈沖信號(hào)經(jīng)過邏輯控制電路后可得到用于驅(qū)動(dòng)同步整流管的同步信號(hào)，當(dāng)兩路驅(qū)動(dòng)信號(hào)同時(shí)為低電平時(shí)，邏輯控制電路在時(shí)鐘脈沖信號(hào)的下降沿輸出低電平信號(hào)，其他情況均輸出高電平信號(hào)。該電路可使同步整流管導(dǎo)通時(shí)刻與理論的導(dǎo)通時(shí)刻延遲半個(gè)時(shí)鐘脈沖時(shí)間，而關(guān)斷時(shí)刻相同。本發(fā)明為移相全橋同步整流電路提供了一個(gè)簡(jiǎn)單有效、低成本的驅(qū)動(dòng)方案。
【專利說明】用于移相全橋同步整流電路的驅(qū)動(dòng)電路及其控制方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及同步整流【技術(shù)領(lǐng)域】，具體涉及用于移相全橋同步整流電路的驅(qū)動(dòng)電路及其控制方法。

【背景技術(shù)】
[0002]低壓大電流的大功率電源在工業(yè)生產(chǎn)中廣泛應(yīng)用，過去低電壓輸出整流管采用肖特基二極管，其正向壓降約為0.5V，若通過大電流輸出必然產(chǎn)生很大的導(dǎo)通損耗，相比之下功率MOS管的導(dǎo)通電阻很小，在大功率電源中使用同步整流技術(shù)可以大大減少輸出端的整流損耗，提高電源轉(zhuǎn)換效率。
[0003]圖1是典型的移相全橋同步整流電路，圖2是移相全橋同步整流電路次級(jí)側(cè)同步整流管理想的驅(qū)動(dòng)波形。移相全橋同步整流電路初級(jí)側(cè)有四個(gè)開關(guān)管M1、M2、M3、M4。以開關(guān)管Ml和M4為一組，相應(yīng)的移相全橋同步整流電路次級(jí)側(cè)同步整流管為SR1，同樣以開關(guān)管M2和M4為另一組，相應(yīng)的移相全橋同步整流電路次級(jí)側(cè)同步整流管為SR2。任何一組中只要初級(jí)側(cè)有開關(guān)管處于導(dǎo)通狀態(tài)時(shí)，次級(jí)側(cè)相應(yīng)的同步整流管也同樣處于開通狀態(tài)。當(dāng)初級(jí)側(cè)開關(guān)管全部處于關(guān)斷狀態(tài)時(shí)，次級(jí)側(cè)的全部同步整流管都處于開通狀態(tài)，為輸出端的電感電流提供回流路徑。
[0004]圖3是傳統(tǒng)實(shí)施方式的移相全橋同步整流電路驅(qū)動(dòng)方案，常加入使用電流檢測(cè)電路，采樣電感電流的過零值作為驅(qū)動(dòng)同步整流管導(dǎo)通和關(guān)斷的判斷點(diǎn)，此方法需要使用專門的驅(qū)動(dòng)芯片，而且檢測(cè)精度不高，檢測(cè)電路影響整機(jī)效率，存在低效率、高成本的特點(diǎn)。


【發(fā)明內(nèi)容】

[0005]本發(fā)明所要解決的技術(shù)問題是提供一種簡(jiǎn)便、低成本的用于移相全橋同步整流電路的驅(qū)動(dòng)電路及其控制方法。
[0006]本發(fā)明為達(dá)到上述目的，所采用的技術(shù)方案如下:
所述的用于移相全橋同步整流電路的驅(qū)動(dòng)電路，該電路包括邏輯控制電路和DSP控制器，所述DSP控制器產(chǎn)生用于移相全橋同步整流電路中初級(jí)側(cè)一組斜對(duì)角開關(guān)管的第一驅(qū)動(dòng)信號(hào)以及第二驅(qū)動(dòng)信號(hào)和用于邏輯控制電路的時(shí)鐘脈沖信號(hào)，所述的邏輯控制電路輸出用于驅(qū)動(dòng)移相全橋同步整流電路中次級(jí)側(cè)同步整流管的驅(qū)動(dòng)信號(hào)。
[0007]進(jìn)一步地，所述邏輯控制電路包含一個(gè)與門、兩個(gè)非門、一個(gè)或門、一個(gè)JK觸發(fā)器；第一驅(qū)動(dòng)信號(hào)和與門的第一輸入端相連，第一非門的輸出端和與門的第二輸入端相連，第二驅(qū)動(dòng)信號(hào)和非門輸入端相連，第一驅(qū)動(dòng)信號(hào)和或門的第一輸入端相連，第二驅(qū)動(dòng)信號(hào)和或門的第二輸入端相連，或門的輸出端和第二非門的輸入端相連，與門的輸出端和觸發(fā)器的第一輸入端相連，第二非門的輸出端與觸發(fā)器的第二輸入端相連，DSP控制器的時(shí)鐘脈沖信號(hào)輸出端與觸發(fā)器的時(shí)鐘輸入端相連。
[0008]所述第一驅(qū)動(dòng)信號(hào)和第二驅(qū)動(dòng)信號(hào)具有相同的頻率/，并且兩者之間具有可調(diào)的移相角α。
[0009]當(dāng)?shù)谝或?qū)動(dòng)信號(hào)以及第二驅(qū)動(dòng)信號(hào)同時(shí)為低電平時(shí)，驅(qū)動(dòng)信號(hào)在下一個(gè)時(shí)鐘信號(hào)的下降沿變?yōu)榈碗娖?，其他情況均為高電平。
[0010]所述時(shí)鐘脈沖信號(hào)的頻率為(2Ν-1)//(1+2 α )倍，N取能整除1000的任意正整數(shù)。
[0011]所述的用于移相全橋同步整流電路的驅(qū)動(dòng)電路，其特征在于DSP處理器可采用德州儀器公司TMS320C2000系列DSP控制器。
[0012]本發(fā)明提供一種簡(jiǎn)便有效的用于移相全橋同步整流電路的驅(qū)動(dòng)控制方法:當(dāng)移相全橋同步整流電路中初級(jí)側(cè)一組斜對(duì)角開關(guān)管的第一驅(qū)動(dòng)信號(hào)以及第二驅(qū)動(dòng)信號(hào)中只要有一個(gè)信號(hào)為高電平時(shí)，則在下一個(gè)時(shí)鐘脈沖信號(hào)的下降沿來臨時(shí)，邏輯控制電路輸出信號(hào)為高電平；當(dāng)移相全橋同步整流電路中初級(jí)側(cè)一組斜對(duì)角開關(guān)管的第一驅(qū)動(dòng)信號(hào)以及第二驅(qū)動(dòng)信號(hào)同時(shí)為低電平時(shí)，在下一個(gè)時(shí)鐘脈沖信號(hào)的下降沿來臨時(shí)，邏輯控制電路輸出信號(hào)為低電平。
[0013]與現(xiàn)有技術(shù)相比，本發(fā)明具有如下優(yōu)點(diǎn)和技術(shù)效果:
1、即可實(shí)現(xiàn)數(shù)字功能，又可實(shí)現(xiàn)模擬功能；
2、具有誤差精度可調(diào)，低成本的特點(diǎn)；
3、電路簡(jiǎn)單，體積小，簡(jiǎn)便有效。

【專利附圖】

【附圖說明】
[0014]圖1為移相全橋同步整流電路圖；
圖2是移相全橋同步整流電路次級(jí)側(cè)同步整流管理想的驅(qū)動(dòng)波形圖；
圖3為傳統(tǒng)實(shí)施方式的移相全橋同步整流電路圖；
圖4為實(shí)施方式的移相全橋同步整流電路圖；
圖5為實(shí)施方式的邏輯驅(qū)動(dòng)電路圖；
圖6為實(shí)施方式的時(shí)鐘信號(hào)波形圖。

【具體實(shí)施方式】
[0015]以下結(jié)合附圖對(duì)本發(fā)明的實(shí)施作進(jìn)一步的詳細(xì)敘述。
[0016]如圖4、圖5，移相全橋同步整流電路的驅(qū)動(dòng)電路包括邏輯控制電路和DSP控制器，所述DSP控制器產(chǎn)生用于移相全橋同步整流電路中初級(jí)側(cè)一組斜對(duì)角開關(guān)管的第一驅(qū)動(dòng)信號(hào)以及第二驅(qū)動(dòng)信號(hào)和用于邏輯控制電路的時(shí)鐘脈沖信號(hào)，所述的邏輯控制電路輸出用于驅(qū)動(dòng)移相全橋同步整流電路中次級(jí)側(cè)同步整流管的驅(qū)動(dòng)信號(hào)。
[0017]邏輯控制電路包含一個(gè)與門AND1、兩個(gè)非門NOTl和N0T2、一個(gè)或門0R1、一個(gè)JK觸發(fā)器D1。第一驅(qū)動(dòng)信號(hào)PWMA和與門ANDl的第一輸入端相連，第一非門NOTl的輸出端和與門ANDl的第二輸入端相連，第二驅(qū)動(dòng)信號(hào)PWMB和非門NOTl輸入端相連，第一驅(qū)動(dòng)信號(hào)PWMA和或門ORl的第一輸入端相連，第二驅(qū)動(dòng)信號(hào)PWMB和或門ORl的第二輸入端相連，或門ORl的輸出端和第二非門N0T2的輸入端相連，與門ANDl的輸出端和觸發(fā)器Dl的第一輸入端J相連，第二非門N0T2的輸出端與觸發(fā)器Dl的第二輸入端K相連，DSP控制器的時(shí)鐘脈沖信號(hào)輸出端與觸發(fā)器Dl的時(shí)鐘輸入端相連。
[0018]第一驅(qū)動(dòng)信號(hào)PWMA和第二驅(qū)動(dòng)信號(hào)PWMB具有相同的頻率/，并且兩者之間具有可調(diào)的移相角α。時(shí)鐘脈沖信號(hào)CLK的頻率為(2Ν-1)//(1+2 α )倍，N取能整除1000的任意正整數(shù)。當(dāng)?shù)谝或?qū)動(dòng)信號(hào)PWMA以及第二驅(qū)動(dòng)信號(hào)PWMB同時(shí)為低電平時(shí)，驅(qū)動(dòng)信號(hào)SQ在下一個(gè)時(shí)鐘信號(hào)的下降沿變?yōu)榈碗娖?，其他情況均為高電平。
[0019]DSP處理器可采用德州儀器公司TMS320C2000系列DSP (包括C28xx、C24xx、C2xx等)控制器。
[0020]本發(fā)明提供用于移相全橋同步整流電路的驅(qū)動(dòng)電路。實(shí)施方式的移相全橋同步整流電路如圖4所示，移相全橋同步整流電路初級(jí)側(cè)四個(gè)開關(guān)管(M1、M2、M3、M4)的驅(qū)動(dòng)信號(hào)分別由DSP控制器提供(圖中只標(biāo)示斜對(duì)角驅(qū)動(dòng)信號(hào)PWMA和PWMB)，其中第一開關(guān)管Ml的驅(qū)動(dòng)信號(hào)與第三開關(guān)管M3的驅(qū)動(dòng)信號(hào)互補(bǔ)，第二開關(guān)管M2的驅(qū)動(dòng)信號(hào)與第四開關(guān)管M4的驅(qū)動(dòng)信號(hào)互補(bǔ)，此外驅(qū)動(dòng)信號(hào)PWMA與PWMB的相位相差一個(gè)α角。倘若第一開關(guān)管Ml和第四開關(guān)管Μ4導(dǎo)通，對(duì)應(yīng)的第一同步整流管SRl導(dǎo)通，同理第二開關(guān)管M2和第三開關(guān)管M3導(dǎo)通時(shí)，對(duì)應(yīng)的第二同步整流管SR2導(dǎo)通。當(dāng)初級(jí)測(cè)四個(gè)開關(guān)管都關(guān)斷時(shí)，第一、第二同步整流管(SR1、SR2)同時(shí)導(dǎo)通。
[0021]圖5是實(shí)施方式的邏輯驅(qū)動(dòng)電路圖。
[0022]圖6為實(shí)施方式的時(shí)鐘脈沖信號(hào)波形圖。該時(shí)鐘脈沖信號(hào)可使移相全橋同步整流電路初級(jí)側(cè)的一組斜對(duì)角開關(guān)管與對(duì)應(yīng)的同步整流管導(dǎo)通時(shí)刻只相差半個(gè)時(shí)鐘脈沖周期時(shí)間，而關(guān)斷時(shí)刻相同。
[0023]本實(shí)施方式的全橋同步整流包含以下運(yùn)行步驟:
以PWMA和PWMB的半周期為例，當(dāng)?shù)谝婚_關(guān)管Ml導(dǎo)通時(shí)，驅(qū)動(dòng)信號(hào)PWMA為高電平，此時(shí)正處于時(shí)鐘脈沖信號(hào)的上升沿，經(jīng)過半個(gè)時(shí)鐘脈沖周期后，第一同步整流管SRl導(dǎo)通，此時(shí)電感電流仍處于續(xù)流階段。經(jīng)過移相角α后，第四開關(guān)管Μ4導(dǎo)通，驅(qū)動(dòng)信號(hào)PWMB為高電平，第一同步整流管SRl繼續(xù)保持導(dǎo)通，直至PWMB為低電平，此刻時(shí)鐘脈沖信號(hào)處于下降沿，驅(qū)動(dòng)第一同步整流管SRl關(guān)斷。后半周期的運(yùn)行步驟類似，在此不再詳述。
[0024]本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明的原理和實(shí)質(zhì)的前提下對(duì)本具體實(shí)施例做出各種修改或補(bǔ)充或者采用類似的方式替代，但是這些改動(dòng)均落入本發(fā)明的保護(hù)范圍。因此本發(fā)明技術(shù)范圍不局限于上述實(shí)施例。
【權(quán)利要求】
1.用于移相全橋同步整流電路的驅(qū)動(dòng)電路，其特征在于，該電路包括邏輯控制電路和DSP控制器，所述DSP控制器產(chǎn)生用于移相全橋同步整流電路中初級(jí)側(cè)一組斜對(duì)角開關(guān)管的第一驅(qū)動(dòng)信號(hào)(PWMA)以及第二驅(qū)動(dòng)信號(hào)(PWMB)和用于邏輯控制電路的時(shí)鐘脈沖信號(hào)(CLK)，所述的邏輯控制電路輸出用于驅(qū)動(dòng)移相全橋同步整流電路中次級(jí)側(cè)同步整流管的驅(qū)動(dòng)信號(hào)(SQ)。
2.根據(jù)權(quán)利要求1所述的用于移相全橋同步整流電路的驅(qū)動(dòng)電路，其特征在于邏輯控制電路包含一個(gè)與門(ANDl )、兩個(gè)非門(N0T1和N0T2)、一個(gè)或門(ORl )、一個(gè)JK觸發(fā)器(Dl);第一驅(qū)動(dòng)信號(hào)(PWMA)和與門(ANDl)的第一輸入端相連，第一非門(NOTl)的輸出端和與門(ANDl)的第二輸入端相連，第二驅(qū)動(dòng)信號(hào)(PWMB)和非門(NOTl)輸入端相連，第一驅(qū)動(dòng)信號(hào)(PWMA)和或門(ORl)的第一輸入端相連，第二驅(qū)動(dòng)信號(hào)(PWMB)和或門(ORl)的第二輸入端相連，或門(ORl)的輸出端和第二非門(N0T2)的輸入端相連，與門(ANDl)的輸出端和觸發(fā)器(Dl)的第一輸入端(J)相連，第二非門(N0T2)的輸出端與觸發(fā)器(Dl)的第二輸入端(K)相連，DSP控制器的時(shí)鐘脈沖信號(hào)輸出端與觸發(fā)器(Dl)的時(shí)鐘輸入端相連。
3.根據(jù)權(quán)利要求1所述的用于移相全橋同步整流電路的驅(qū)動(dòng)電路，其特征在于第一驅(qū)動(dòng)信號(hào)(PWMA)和第二驅(qū)動(dòng)信號(hào)(PWMB)具有相同的頻率/，并且兩者之間具有可調(diào)的移相角α ο
4.根據(jù)權(quán)利要求1所述的用于移相全橋同步整流電路的驅(qū)動(dòng)電路，其特征在于當(dāng)?shù)谝或?qū)動(dòng)信號(hào)(PWMA)以及第二驅(qū)動(dòng)信號(hào)(PWMB)同時(shí)為低電平時(shí)，驅(qū)動(dòng)信號(hào)(SQ)在下一個(gè)時(shí)鐘信號(hào)的下降沿變?yōu)榈碗娖?，否則均為高電平。
5.根據(jù)權(quán)利要求1所述的用于移相全橋同步整流電路的驅(qū)動(dòng)電路，其特征在于時(shí)鐘脈沖信號(hào)(CLK)的頻率為(2Ν-1)//(1+2α )倍，N取能整除1000的任意正整數(shù)。
6.根據(jù)權(quán)利要求1所述的用于移相全橋同步整流電路的驅(qū)動(dòng)電路，其特征在于DSP處理器采用德州儀器公司TMS320C2000系列DSP控制器。
7.用于權(quán)利要求1飛任一項(xiàng)所述的用于移相全橋同步整流電路的驅(qū)動(dòng)電路的控制方法是:在移相全橋同步整流電路中初級(jí)側(cè)一組斜對(duì)角開關(guān)管的第一驅(qū)動(dòng)信號(hào)(PWMA)以及第二驅(qū)動(dòng)信號(hào)(PWMB)中，只要有一個(gè)信號(hào)為高電平，則在下一個(gè)時(shí)鐘脈沖信號(hào)的下降沿來臨時(shí)，邏輯控制電路輸出信號(hào)(SQ)為高電平；當(dāng)移相全橋同步整流電路中初級(jí)側(cè)一組斜對(duì)角開關(guān)管的第一驅(qū)動(dòng)信號(hào)(PWMA)以及第二驅(qū)動(dòng)信號(hào)(PWMB)同時(shí)為低電平時(shí)，則在下一個(gè)時(shí)鐘脈沖信號(hào)的下降沿來臨時(shí)，邏輯控制電路輸出信號(hào)(SQ)為低電平。
【文檔編號(hào)】H02M7/217GK104167940SQ201410135028
【公開日】2014年11月26日 申請(qǐng)日期:2014年7月1日 優(yōu)先權(quán)日:2014年7月1日
【發(fā)明者】杜貴平, 李治泳 申請(qǐng)人:華南理工大學(xué)