一種超級(jí)電容的雙向電流電壓可調(diào)的充放電系統(tǒng)的制作方法
【專利摘要】一種超級(jí)電容的雙向電流電壓可調(diào)的充放電系統(tǒng)，超級(jí)電容充放電【技術(shù)領(lǐng)域】。本發(fā)明所述的一種超級(jí)電容的雙向電流電壓可調(diào)充放電系統(tǒng)，由四個(gè)帶有反向二極管的IGBT模塊(Q1、Q2、Q3、Q4)、一個(gè)蓄流電感(L1)、兩個(gè)輸入輸出端中間儲(chǔ)能電容(C1、C2)、兩個(gè)電壓采集模塊(Vm1、Vm2)、兩個(gè)電流采集模塊(Cm1、Cm2)、兩個(gè)雙單元IGBT驅(qū)動(dòng)模塊(D1、D2)和一個(gè)由意法半導(dǎo)體公司生產(chǎn)的STM32103VE微處理器(M1)組成。本發(fā)明所述的充放電系統(tǒng)，其突出效果為：采用數(shù)量較少的器件既可實(shí)現(xiàn)對(duì)超級(jí)電容寬電壓范圍的充放電的目的，避免了充放電電壓和阻抗不匹配而造成的電源或功率器件的損壞的問(wèn)題。
【專利說(shuō)明】—種超級(jí)電容的雙向電流電壓可調(diào)的充放電系統(tǒng)
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明屬于超級(jí)電容充放電【技術(shù)領(lǐng)域】，具體涉及一種針對(duì)超級(jí)電容的雙向電流電壓可調(diào)的充放電系統(tǒng)。
【背景技術(shù)】
[0002]超級(jí)電容生產(chǎn)技術(shù)的成熟與超級(jí)電容應(yīng)用研究的突飛猛進(jìn)的發(fā)展，給新型電源儲(chǔ)存裝置帶來(lái)了可能。超級(jí)電容作為具有大功率密度的供能裝置，在未來(lái)有著不可替代的位置。但是超級(jí)電容組的充電需要一個(gè)電壓隨超級(jí)電容兩端電壓變化而變化的電源，這樣對(duì)超級(jí)電容充電電源的要求就變高了，而且充電電源的電壓要高于超級(jí)電容兩端電壓才能為超級(jí)電容充電；而且超級(jí)電容的放電也是隨著自身電壓的減小而功率密度也減小的，并且不能給高于超級(jí)電容自身電壓的裝置供電。
[0003]目前常用的方法是單向的升壓或降壓來(lái)實(shí)現(xiàn)超級(jí)電容的充電與放電。這樣就會(huì)造成超級(jí)電容的充電電源只能是電壓高于超級(jí)電容的電壓，超級(jí)電容的放電裝置要求的工作電壓只能是接近或低于超級(jí)電容的電壓。這樣不僅使超級(jí)電容的應(yīng)用不夠靈活，而且也局限了超級(jí)電容的使用方式。

【發(fā)明內(nèi)容】

[0004]本發(fā)明所要解決的技術(shù)問(wèn)題是克服上述【背景技術(shù)】的不足，提供一種針對(duì)超級(jí)電容的雙向電流電壓可調(diào)的充放電系統(tǒng)。該系統(tǒng)能夠消除超級(jí)電容充放電的局限，具有雙向、電流電壓可調(diào)、調(diào)控簡(jiǎn)單的特點(diǎn)。
[0005]本發(fā)明所述的一種超級(jí)電容的雙向電流電壓可調(diào)充放電系統(tǒng)，由四個(gè)帶有反向二極管的IGBT模塊(Q1、Q2、Q3、Q4)、一個(gè)蓄流電感(LI)、兩個(gè)輸入輸出端中間儲(chǔ)能電容(Cl、C2)、兩個(gè)電壓采集模塊(Vml、Vm2)、兩個(gè)電流采集模塊(Cml、Cm2)、兩個(gè)雙單元IGBT驅(qū)動(dòng)模塊(D1、D2)和一個(gè)由意法半導(dǎo)體公司生產(chǎn)的STM32103VE微處理器(Ml)組成。
[0006]微處理器的四個(gè)控制端通過(guò)兩個(gè)雙單元IGBT驅(qū)動(dòng)模塊連接四個(gè)IGBT模塊的控制輸入端，微處理器的信號(hào)采集端分別連接兩個(gè)電壓采集模塊和兩個(gè)電流采集模塊。IGBT模塊在斷開狀態(tài)時(shí)相當(dāng)于一個(gè)反向二極管，即正向截止，反向?qū)?；IGBT模塊在導(dǎo)通狀態(tài)時(shí)與導(dǎo)線的作用相同。蓄流電感在系統(tǒng)中作為在變壓時(shí)的中間蓄流部分。兩個(gè)輸入輸出端中間儲(chǔ)能電容在系統(tǒng)中作為中間儲(chǔ)能和輸入輸出濾波部分，使輸入輸出更為平滑。而兩個(gè)電壓采集模塊和兩個(gè)電流采集模塊則是對(duì)整個(gè)系統(tǒng)的進(jìn)出端口進(jìn)行監(jiān)控的部分。微處理器則根據(jù)反饋的輸入電壓電流和輸出電壓電流，來(lái)控制四個(gè)IGBT的開通和關(guān)斷，進(jìn)而協(xié)調(diào)輸入電壓電流和輸出電壓電流的關(guān)系。
[0007]本發(fā)明的工作原理是:在此充放電系統(tǒng)的輸入端與輸出端分別加入電壓采集模塊和電流采集模塊，然后實(shí)時(shí)監(jiān)測(cè)輸入端與輸出端的電壓與電流。根據(jù)具體項(xiàng)目的要求以及實(shí)時(shí)的反饋信息對(duì)系統(tǒng)的工作狀態(tài)進(jìn)行切換，或者是BUCK降壓電路，或者是BOOST升壓電路，亦或者是反向的BUCK降壓電路或反向的BOOST升壓電路。通過(guò)改變微處理器Ml控制四個(gè)IGBT模塊開關(guān)信號(hào)的頻率和導(dǎo)通占空比，系統(tǒng)可做到恒流輸出、恒流輸入、恒壓輸出、恒壓輸入、恒功率輸出和恒功率輸入。這樣本系統(tǒng)在復(fù)雜的工況下，就可以靈活的應(yīng)用。
[0008]本發(fā)明充放電方法及其實(shí)現(xiàn)系統(tǒng)的應(yīng)用，其突出效果為:采用數(shù)量較少的器件既可實(shí)現(xiàn)對(duì)超級(jí)電容寬電壓范圍的充放電的目的，避免了充放電電壓和阻抗不匹配而造成的電源或功率器件的損壞的問(wèn)題。
【專利附圖】

【附圖說(shuō)明】:
[0009]圖1:本發(fā)明的整體設(shè)計(jì)結(jié)構(gòu)示意圖；
[0010]圖2:本發(fā)明在充電電壓高于超級(jí)電容電壓時(shí)IGBT模塊Ql閉合的充電電路結(jié)構(gòu)示意圖。
[0011]圖3:本發(fā)明在充電電壓高于超級(jí)電容電壓時(shí)IGBT模塊Ql斷開的充電電路結(jié)構(gòu)示意圖。
[0012]圖4:本發(fā)明在充電電壓低于超級(jí)電容電壓或充電電壓不足以維持超級(jí)電容恒流狀態(tài)充電時(shí)IGBT模塊Q4閉合的充電電路結(jié)構(gòu)示意圖。
[0013]圖5:本發(fā)明在充電電壓低于超級(jí)電容電壓或充電電壓不足以維持超級(jí)電容恒流狀態(tài)充電時(shí)IGBT模塊Q4斷開的充電電路結(jié)構(gòu)示意圖。
[0014]圖6:本發(fā)明在放電電壓要求比超級(jí)電容電壓低時(shí)IGBT模塊Q2閉合的放電電路
示意圖。
[0015]圖7:本發(fā)明在放電電壓要求比超級(jí)電容電壓低時(shí)IGBT模塊Q2斷開的放電電路
示意圖。
[0016]圖8:本發(fā)明在放電電壓要求比超級(jí)電容電壓高時(shí)IGBT模塊Q3閉合的放電電路示意圖。
[0017]圖9:本發(fā)明在放電電壓要求比超級(jí)電容電壓高時(shí)IGBT模塊Q3斷開的放電電路
示意圖。
[0018]圖10:本發(fā)明中電壓采集模塊的原理圖。
[0019]圖11:本發(fā)明在系統(tǒng)供電來(lái)自50V恒壓源的狀態(tài)下，系統(tǒng)20A恒流為超級(jí)電容組充電的超級(jí)電容組電壓變化示意圖。
[0020]圖12:本發(fā)明在超級(jí)電容組為系統(tǒng)供電并且系統(tǒng)功率輸出為25V恒壓、負(fù)載為定值電阻的狀態(tài)下，超級(jí)電容組電壓變化示意圖。
【具體實(shí)施方式】
[0021]實(shí)施例1:
[0022]本發(fā)明的思路是利用可切換的升壓與降壓電路對(duì)超級(jí)電容的輸入和輸出電壓進(jìn)行調(diào)整，進(jìn)而對(duì)超級(jí)電容進(jìn)行平穩(wěn)的充電和放電。
[0023]本發(fā)明的電流電壓可調(diào)的雙向充放電系統(tǒng)具有Ul和U2雙端口(如圖1所示)，由四個(gè)各自并聯(lián)與自身導(dǎo)通方向相反二極管的IGBT模塊(Ql、Q2、Q3、Q4)、兩個(gè)雙單元IGBT驅(qū)動(dòng)模塊(Dl、D2)、一個(gè)蓄流電感(LI)、兩個(gè)輸入輸出端中間儲(chǔ)能電容(Cl、C2)、兩個(gè)電壓采集模塊(Vml、Vm2)、兩個(gè)電流采集模塊(Cml、Cm2)和一個(gè)微處理器(Ml)組成。
[0024]在Ul的正極端和U2的正極端間依次串聯(lián)有第一電流采集模塊Cml，集電極端與第一電流采集模塊Cml后端相連接、發(fā)射極端與蓄流電感LI前端相連接的第一 IGBT模塊Q1，蓄流電感LI,發(fā)射極端與蓄流電感LI后端相連接、集電極端與第二電流采集模塊Cm2前端相連接的第二 IGBT模塊Q2，第二電流采集模塊Cm2 ;第一電壓采集模塊Vml和第一中間蓄能電容Cl并聯(lián)，該并聯(lián)電路的一端接在第一 IGBT模塊Ql的集電極端，另一端接在Ul的負(fù)極端；第二中間蓄能電容C2和第二電壓采集模塊Vm2并聯(lián)，該并聯(lián)電路的一端接在第
二IGBT模塊的集電極端，另一端接在U2的負(fù)極端；第三IGBT模塊Q3的集電極端接在第一IGBT模塊Ql的發(fā)射極端，其發(fā)射極端接在Ul的負(fù)極端；第四IGBT模塊Q4的集電極端接在第二 IGBT模塊Q2的發(fā)射極端，其發(fā)射極端接在U2負(fù)極端；微處理器Ml通過(guò)第一 IGBT驅(qū)動(dòng)控制模塊Dl與第一 IGBT模塊Ql和第三IGBT模塊Q3的門極端連接，通過(guò)第二 IGBT驅(qū)動(dòng)控制模塊D2與第二 IGBT模塊Q2和第四IGBT模塊Q4的門極端連接；同時(shí)，微處理器Ml直接接收來(lái)自第一電流采集模塊Vml、第二電流采集模塊Vm2、第一電壓采集模塊Vml、第二電壓采集模塊Vm2的電流和電壓信號(hào)；
[0025]本實(shí)施例中，所述的超級(jí)電容均是錦州凱美能源有限公司定制的400V20F的超級(jí)電容組；所述的IGBT模塊(Q1Q2Q3Q4)均采用英飛凌公司生產(chǎn)的FZ600R17KE3的IGBT功率模塊，此模塊可承受1700V電壓和600A的電流；所述的電感(LI)均采用的是自制的電感，匝數(shù)為25，線圈由線芯結(jié)構(gòu)為7根、直徑為2.5mm的銅導(dǎo)線纏繞而成，磁芯采用的是鐵氧體材料。經(jīng)測(cè)試電感大小為5.6mH，可承受200A的電流；所述的兩個(gè)中間蓄能電容(Cl、C2)均采用深圳雅康達(dá)電容器有限公司供應(yīng)的400V、4700uF的電容器；所述的兩個(gè)電壓采集模塊(Vml、Vm2)均由艾富利半導(dǎo)體公司供應(yīng)的AD7606電壓采集模塊與分壓電阻組合而成，原理圖如圖6(電壓采集時(shí)，先對(duì)要采集的電壓通過(guò)阻值為100K的電阻Rl和阻值為IK的電阻R2進(jìn)行電阻分壓，將電壓分到5V以內(nèi)，然后再用AD7606電壓采集模塊對(duì)5V以內(nèi)的電壓進(jìn)行采集)。所述的兩個(gè)電流采集模塊(Cml、Cm2)均采用LEM電流傳感器，具體型號(hào)為L(zhǎng)A200-P，測(cè)量范圍+/-200A ;所述的微處理器(Ml)采用的是意法半導(dǎo)體有限公司生產(chǎn)的STM32 “增強(qiáng)型”系列芯片STM32F103VE ;所述的IGBT雙單元驅(qū)動(dòng)模塊(D1、D2)均采用的是CONCEPT公司生產(chǎn)的2SD315AI的IGBT驅(qū)動(dòng)模塊。本發(fā)明的特點(diǎn)在于通過(guò)四個(gè)IGBT的開關(guān)動(dòng)作可實(shí)現(xiàn)雙向升壓與降壓，并且可以平穩(wěn)的對(duì)超級(jí)電容的輸入和輸出的電流電壓進(jìn)行定向的控制。
[0026]實(shí)施例2:
[0027]以超級(jí)電容充電為例，將Ul作為充電電源輸入端，U2作為超級(jí)電容接入端。Ul電壓高于U2電壓時(shí)，微處理器Ml僅對(duì)Ql進(jìn)行脈沖寬度調(diào)制的閉合和斷開控制，而對(duì)Q2、Q3、Q4則給出斷開信號(hào)控制，則此時(shí)IGBT模塊Q2、Q3、Q4的作用相當(dāng)于一個(gè)二極管。當(dāng)Ql閉合時(shí)系統(tǒng)電路就可以簡(jiǎn)化為如圖2所示的電路，模塊Ql的作用相當(dāng)于導(dǎo)線，此時(shí)電路中蓄流電感LI處于儲(chǔ)能階段，Ul端為蓄流電感LI和中間儲(chǔ)能電容C2提供能量，進(jìn)而為U2端供電；當(dāng)91斷開時(shí)整個(gè)電路就可以簡(jiǎn)化為如圖3所示的電路，模塊Ql的作用相當(dāng)于二極管，此時(shí)電路中蓄流電感LI釋放能量，為中間儲(chǔ)能電容C2補(bǔ)償能量，進(jìn)而為U2端供電。所以此時(shí)系統(tǒng)電路的狀態(tài)為由Ul到U2的BUCK降壓電路。由于BUCK電路原理與下文所述的BOOST電路原理為公知技術(shù)，本專利中不再贅述。通過(guò)輸入端和輸出端的電壓和電流采集與對(duì)比，由微處理器Ml根據(jù)反饋的信息進(jìn)行邏輯運(yùn)算，進(jìn)而改變Ql控制信號(hào)的調(diào)制頻率和導(dǎo)通脈沖寬度來(lái)控制BUCK電路的降壓比例，進(jìn)而控制輸出端的電壓和電流。通過(guò)這樣的控制邏輯可以對(duì)超級(jí)電容進(jìn)行恒流或者恒壓的充電。
[0028]當(dāng)Ul端電壓低于U2端電壓或Ul端電壓不足以維持恒流狀態(tài)充電時(shí)，在微處理器Ml的控制下閉合Q1，此時(shí)Ql的作用相當(dāng)于導(dǎo)線，對(duì)Q2和Q3給出斷開信號(hào)控制，此時(shí)IGBT模塊Q2和Q3的作用相當(dāng)于一個(gè)二極管，對(duì)Q4進(jìn)行導(dǎo)通脈沖寬度調(diào)制的閉合和斷開控制。當(dāng)Q4閉合時(shí)系統(tǒng)電路就可以簡(jiǎn)化為如圖4所示的電路，Q4的作用相當(dāng)于導(dǎo)線，此時(shí)Ul端為蓄流電感LI提供能量，U2端的供電完全由中間儲(chǔ)能電容C2提供；當(dāng)Q4斷開時(shí)系統(tǒng)電路就可以簡(jiǎn)化為如圖5所示的電路，此時(shí)電路中蓄流電感LI釋放能量，Ul端電源與蓄流電感LI同時(shí)為中間儲(chǔ)能電容C2提供能量，進(jìn)而為U2端供電。那么系統(tǒng)狀態(tài)將從由Ul到U2的BUCK降壓電路轉(zhuǎn)換成由Ul到U2的BOOST升壓電路。BOOST電路升壓原理在這里就不贅述(公知技術(shù))。通過(guò)輸入端和輸出端的電壓電流采集與對(duì)比，由微處理器Ml根據(jù)反饋的信息進(jìn)行邏輯運(yùn)算，進(jìn)而改變Q4控制信號(hào)的調(diào)制頻率和導(dǎo)通脈沖寬度來(lái)控制BOOST電路的升壓比例，進(jìn)而輸出端的電壓和電流。通過(guò)這樣的邏輯可以對(duì)超級(jí)電容進(jìn)行恒流或者恒壓的充電。
[0029]如圖11所示，系統(tǒng)在供電來(lái)自50V恒壓源的狀態(tài)下，20A恒流為超級(jí)電容組充電的超級(jí)電容組電壓變化示意圖，系統(tǒng)經(jīng)過(guò)由Ul到U2的BUCK降壓電路到由Ul到U2的BOOST升壓電路。由圖可見，在系統(tǒng)的控制下，超級(jí)電容組充電平穩(wěn)。
[0030]實(shí)施例3:
[0031]再以超級(jí)電容放電為例，將U2端作為超級(jí)電容接入端，Ul端作為功率輸出端。當(dāng)輸出端電壓要求比超級(jí)電容電壓低時(shí)，微處理器Ml僅對(duì)Q2進(jìn)行導(dǎo)通脈沖寬度調(diào)制控制，對(duì)Q1、Q3、Q4給出斷開信號(hào)控制，則此時(shí)IGBT模塊Q1、Q3、Q4的作用相當(dāng)于一個(gè)二極管。當(dāng)Q2閉合時(shí)系統(tǒng)電路就可以簡(jiǎn)化為如圖6所示的電路，此時(shí)電路中蓄流電感LI處于儲(chǔ)能階段，U2端為蓄流電感LI和中間儲(chǔ)能電容Cl提供能量，進(jìn)而為Ul端供電；當(dāng)02斷開時(shí)系統(tǒng)電路就可以簡(jiǎn)化為如圖7所示的電路，此時(shí)電路中蓄流電感LI釋放能量，為中間儲(chǔ)能電容Cl補(bǔ)償能量，進(jìn)而為Ul端供電。所以此時(shí)系統(tǒng)電路的狀態(tài)為由U2到Ul的BUCK降壓電路。通過(guò)輸入端和輸出端的電壓電流采集與對(duì)比，由微處理器Ml根據(jù)反饋的信息進(jìn)行邏輯運(yùn)算，進(jìn)而改變Q2控制信號(hào)的調(diào)制頻率和導(dǎo)通脈沖寬度來(lái)控制BUCK電路的降壓比例，進(jìn)而控制輸出端的電壓和電流，實(shí)現(xiàn)對(duì)超級(jí)電容的恒流或者恒壓放電。
[0032]當(dāng)輸出端電壓要求比超級(jí)電容電壓高時(shí)，在微處理器Ml的控制下閉合Q2，此時(shí)Q2的作用相當(dāng)于導(dǎo)線，對(duì)Ql和Q4給出斷開信號(hào)控制，此時(shí)IGBT模塊Ql和Q4的作用相當(dāng)于一個(gè)二極管，對(duì)Q3進(jìn)行導(dǎo)通脈沖寬度調(diào)制的閉合和斷開控制。當(dāng)Q3閉合時(shí)系統(tǒng)電路就可以簡(jiǎn)化為如圖8所示的電路，此時(shí)U2端為蓄流電感LI提供能量，Ul端的供電完全由中間儲(chǔ)能電容Cl提供；當(dāng)03斷開時(shí)系統(tǒng)電路就可以簡(jiǎn)化為如圖9所示的電路，此時(shí)電路中蓄流電感LI釋放能量，U2端超級(jí)電容組與蓄流電感LI同時(shí)為中間儲(chǔ)能電容Cl提供能量，進(jìn)而為Ul端供電。那么系統(tǒng)狀態(tài)將從由U2到Ul的BUCK降壓電路轉(zhuǎn)換成由U2到Ul的BOOST升壓電路。通過(guò)輸入端和輸出端的電壓電流采集與對(duì)比，由微處理器Ml根據(jù)反饋的信息進(jìn)行邏輯運(yùn)算，進(jìn)而改變Q3控制信號(hào)的調(diào)制頻率和導(dǎo)通脈沖寬度來(lái)控制BUCK電路的降壓比例，進(jìn)而控制輸出端的電壓和電流，實(shí)現(xiàn)對(duì)超級(jí)電容的恒流或者恒壓放電。
[0033]如圖12所示，系統(tǒng)在供電來(lái)自超級(jí)電容組并且功率輸出為25V恒壓、負(fù)載為定值電阻的狀態(tài)下，超級(jí)電容組電壓變化示意圖，系統(tǒng)經(jīng)過(guò)由U2到Ul的BOOST升壓電路到由U2到Ul的BUCK降壓電路。由圖可見，在系統(tǒng)的控制下，超級(jí)電容組放電平穩(wěn)。
【權(quán)利要求】
1.一種超級(jí)電容的電流電壓可調(diào)的雙向充放電系統(tǒng)，其特征在于:具有Ul和U2雙端口，并由四個(gè)各自并聯(lián)與自身導(dǎo)通方向相反二極管的IGBT模塊Ql、Q2、Q3、Q4，兩個(gè)雙單元IGBT驅(qū)動(dòng)模塊D1、D2，一個(gè)蓄流電感LI，兩個(gè)中間儲(chǔ)能電容C1、C2，兩個(gè)電壓采集模塊Vml、Vm2，兩個(gè)電流采集模塊Cml、Cm2和一個(gè)微處理器Ml組成； 在Ul的正極端和U2的正極端間依次串聯(lián)有第一電流采集模塊Cml，集電極端與第一電流采集模塊Cml后端相連接、發(fā)射極端與蓄流電感LI前端相連接的第一 IGBT模塊Ql，蓄流電感LI,發(fā)射極端與蓄流電感LI后端相連接、集電極端與第二電流采集模塊Cm2前端相連接的第二 IGBT模塊Q2，第二電流采集模塊Cm2 ;第一電壓采集模塊Vml和第一中間蓄能電容Cl并聯(lián)，該并聯(lián)電路的一端接在第一 IGBT模塊Ql的集電極端，另一端接在Ul的負(fù)極端；第二中間蓄能電容C2和第二電壓采集模塊Vm2并聯(lián)，該并聯(lián)電路的一端接在第二 IGBT模塊的集電極端，另一端接在U2的負(fù)極端；第三IGBT模塊Q3的集電極端接在第一 IGBT模塊Ql的發(fā)射極端，其發(fā)射極端接在Ul的負(fù)極端；第四IGBT模塊Q4的集電極端接在第二IGBT模塊Q2的發(fā)射極端，其發(fā)射極端接在U2負(fù)極端；微處理器Ml通過(guò)第一 IGBT驅(qū)動(dòng)控制模塊Dl與第一 IGBT模塊Ql和第三IGBT模塊Q3的門極端連接，通過(guò)第二 IGBT驅(qū)動(dòng)控制模塊D2與第二 IGBT模塊Q2和第四IGBT模塊Q4的門極端連接；同時(shí)，微處理器Ml直接接收來(lái)自第一電流采集模塊Vml、第二電流采集模塊Vm2、第一電壓采集模塊Vml、第二電壓采集模 塊Vm2的電流和電壓信號(hào)；在微處理器Ml的作用下，通過(guò)四個(gè)IGBT的開關(guān)動(dòng)作實(shí)現(xiàn)雙向升壓與降壓，對(duì)超級(jí)電容的輸入和輸出的電流電壓進(jìn)行定向的控制。
2.如權(quán)利要求1所述的一種超級(jí)電容的電流電壓可調(diào)的雙向充放電系統(tǒng)，其特征在于:將Ul端作為充電電源輸入端，U2端作為超級(jí)電容接入端；當(dāng)仍電壓高于U2電壓時(shí)，微處理器Ml僅對(duì)模塊Ql進(jìn)行脈沖寬度調(diào)制的閉合和斷開控制，而對(duì)模塊Q2、Q3、Q4則給出斷開信號(hào)控制，此時(shí)模塊Q2、Q3、Q4的作用相當(dāng)于一個(gè)二極管；當(dāng)Ql閉合時(shí)系統(tǒng)，模塊Ql的作用相當(dāng)于導(dǎo)線，電路中蓄流電感LI處于儲(chǔ)能階段，Ul端為蓄流電感LI和中間儲(chǔ)能電容C2提供能量，進(jìn)而為U2端供電；當(dāng)以斷開時(shí)，模塊Ql的作用相當(dāng)于二極管，此時(shí)電路中蓄流電感LI釋放能量，為中間儲(chǔ)能電容C2補(bǔ)償能量，進(jìn)而為U2端供電；系統(tǒng)電路的狀態(tài)為由Ul到U2的BUCK降壓電路；通過(guò)輸入端和輸出端的電壓和電流采集與對(duì)比，由微處理器Ml根據(jù)反饋的信息進(jìn)行邏輯運(yùn)算，進(jìn)而改變Ql控制信號(hào)的調(diào)制頻率和導(dǎo)通脈沖寬度來(lái)控制BUCK電路的降壓比例，進(jìn)而控制輸出端的電壓和電流，實(shí)現(xiàn)對(duì)超級(jí)電容進(jìn)行恒流的充電。
3.如權(quán)利要求1所述的一種超級(jí)電容的電流電壓可調(diào)的雙向充放電系統(tǒng)，其特征在于:當(dāng)Ul端電壓低于U2端電壓或Ul端電壓不足以維持恒流狀態(tài)充電時(shí)，在微處理器Ml的控制下閉合Ql，此時(shí)Ql的作用相當(dāng)于導(dǎo)線；對(duì)Q2和Q3給出斷開信號(hào)控制，此時(shí)Q2和Q3的作用相當(dāng)于一個(gè)二極管，對(duì)Q4進(jìn)行導(dǎo)通脈沖寬度調(diào)制的閉合和斷開控制；當(dāng)Q4閉合時(shí)，Q4的作用相當(dāng)于導(dǎo)線，此時(shí)Ul端為蓄流電感LI提供能量，U2端的供電完全由中間儲(chǔ)能電容C2提供；當(dāng)Q4斷開時(shí)，Q4的作用相當(dāng)于二極管，此時(shí)電路中蓄流電感LI釋放能量，Ul端電源與蓄流電感LI同時(shí)為中間儲(chǔ)能電容C2提供能量，進(jìn)而為U2端供電；系統(tǒng)電路的狀態(tài)為由Ul到U2的BOOST升壓電路；通過(guò)輸入端和輸出端的電壓電流采集與對(duì)比，由微處理器Ml根據(jù)反饋的信息進(jìn)行邏輯運(yùn)算，進(jìn)而改變Q4控制信號(hào)的調(diào)制頻率和導(dǎo)通脈沖寬度來(lái)控制BOOST電路的升壓比例，進(jìn)而控制輸出端的電壓和電流，實(shí)現(xiàn)對(duì)超級(jí)電容進(jìn)行恒流的充電。
4.如權(quán)利要求1所述的一種超級(jí)電容的電流電壓可調(diào)的雙向充放電系統(tǒng)，其特征在于:將U2端作為超級(jí)電容接入端，Ul端作為功率輸出端；當(dāng)Ul端電壓比U2端電壓低時(shí)，微處理器Ml僅對(duì)Q2進(jìn)行導(dǎo)通脈沖寬度調(diào)制的閉合和斷開控制，對(duì)Q1、Q3、Q4給出斷開信號(hào)控制，此時(shí)Q1、Q3、Q4的作用相當(dāng)于一個(gè)二極管；當(dāng)02閉合時(shí)，Q2的作用相當(dāng)于導(dǎo)線，此時(shí)電路中蓄流電感LI處于儲(chǔ)能階段，U2端為蓄流電感LI和中間儲(chǔ)能電容Cl提供能量，進(jìn)而為Ul端供電；當(dāng)Q2斷開時(shí)，Q2的作用相當(dāng)于二極管，此時(shí)電路中蓄流電感LI釋放能量，為中間儲(chǔ)能電容Cl補(bǔ)償能量，進(jìn)而為Ul端供電；系統(tǒng)電路的狀態(tài)為由U2到Ul的BUCK降壓電路；通過(guò)輸入端和輸出端的電壓電流采集與對(duì)比，由微處理器Ml根據(jù)反饋的信息進(jìn)行邏輯運(yùn)算，進(jìn)而改變Q2控制信號(hào)的調(diào)制頻率和導(dǎo)通脈沖寬度來(lái)控制BUCK電路的降壓比例，進(jìn)而控制輸出端的電壓和電流，實(shí)現(xiàn)對(duì)超級(jí)電容的恒流或者恒壓的放電。
5.如權(quán)利要求1所述的一種超級(jí)電容的電流電壓可調(diào)的雙向充放電系統(tǒng)，其特征在于:將U2端作為超級(jí)電容接入端，Ul端作為功率輸出端；當(dāng)Ul端電壓求比U2端電壓高時(shí)，在微處理器Ml的控制下閉合Q2，此時(shí)Q2的作用相當(dāng)于導(dǎo)線，對(duì)Ql和Q4給出斷開信號(hào)控制，此時(shí)Ql和Q4的作用相當(dāng)于一個(gè)二極管，對(duì)Q3進(jìn)行導(dǎo)通脈沖寬度調(diào)制的閉合和斷開控制；當(dāng)Q3閉合時(shí)，Q3的作用相當(dāng)于導(dǎo)線，此時(shí)U2端為蓄流電感LI提供能量，Ul端的供電完全由中間儲(chǔ)能電容Cl提供；當(dāng)Q3斷開時(shí)，Q3的作用相當(dāng)于二極管，此時(shí)電路中蓄流電感LI釋放能量，U2端超級(jí)電容組與蓄流電感LI同時(shí)為中間儲(chǔ)能電容Cl提供能量，進(jìn)而為Ul端供電；那么電路系統(tǒng)的狀態(tài)為由U2到Ul的BOOST升壓電路；通過(guò)輸入端和輸出端的電壓電流采集與對(duì)比，由微處理器Ml根據(jù)反饋的信息進(jìn)行邏輯運(yùn)算，進(jìn)而改變Q3控制信號(hào)的調(diào)制頻率和導(dǎo)通脈沖寬度來(lái)控制BUCK電路的降壓比例，進(jìn)而控制輸出端的電壓和電流，實(shí)現(xiàn)對(duì)超級(jí)電容的恒流或者恒壓放電。
【文檔編號(hào)】H02J7/00GK103928966SQ201410186935
【公開日】2014年7月16日 申請(qǐng)日期:2014年5月5日 優(yōu)先權(quán)日:2014年5月5日
【發(fā)明者】韓煒, 付成偉, 閆文龍 申請(qǐng)人:吉林大學(xué)