一種配電變壓器三相負荷調(diào)平衡方法
【專利摘要】本發(fā)明公開了一種配電變壓器三相負荷調(diào)平衡方法，調(diào)平衡步驟如下：A相到B相的切換；A相到C相的切換、B相到C相的切換；B相到A相的切換。本發(fā)明實現(xiàn)了帶負載切換，且切換時間小于2ms，更加科學實用。
【專利說明】一種配電變壓器三相負荷調(diào)平衡方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種調(diào)平衡方法，尤其涉及一種配電變壓器三相負荷調(diào)平衡方法。
【背景技術(shù)】
[0002]目前我國在運變壓器的總?cè)萘考s為3.5X109kVA，由于總臺數(shù)多，容量又大，所以電能損耗非常大。據(jù)統(tǒng)計，僅配電變壓器(簡稱配變)的電能損耗每年就約為30~50Tffh,約占總發(fā)電量的2~3%。目前在電網(wǎng)上運行服役超過20年的低效率配變?nèi)萘考s為
2.4 X 108kVA,同時這些配變參數(shù)老化、損耗高、缺陷多，運行可靠性差，威脅電網(wǎng)安全運行。因此配變改造任務(wù)和節(jié)能潛力巨大，其中，尤以三相負荷不平衡造成的損耗最為突出。
[0003]具體影響表現(xiàn)在:
[0004]1、對配電變壓器的影響:三相負荷不平衡將增加變壓器的損耗:三相負荷不平衡可能造成燒毀變壓器的嚴重后果；三相負荷不平衡運行會造成變壓器零序電流過大，局部金屬件溫升增高，導致安全隱患。
[0005]2、對高壓 線路的影響:增加了高壓線路損耗；增加了高壓線路跳閘次數(shù)、降低開關(guān)設(shè)備使用壽命。
[0006]3、對配電屏和低壓線路的影響:三相負荷不平衡將增加線路損耗；三相負荷不平衡可能造成燒斷線路、燒毀開關(guān)設(shè)備的嚴重后果
[0007]4、對供電企業(yè)的影響:供電企業(yè)直管到戶，低壓電網(wǎng)損耗大，變壓器燒毀、線路燒斷、開關(guān)設(shè)備燒壞，一方面增大供電企業(yè)的供電成本，另一方面停電檢修、購貨更換造成長時間停電，少供電量，既降低供電企業(yè)的經(jīng)濟效益。
[0008]5、對用戶的影響:三相負荷不平衡，一相或兩相畸重，必將增大線路中的電壓降，降低電能質(zhì)量，影響用戶的電器使用。
[0009]現(xiàn)有的調(diào)平衡方法的缺陷表現(xiàn)在:換相時間長，切換時間都在100毫秒以上，切換過程會造成短時停電，影響正常作業(yè)；在切換時不能做到帶負荷切換或者小負荷切換，只能在無載情況下切換；不能實現(xiàn)遠距離控制切換。

【發(fā)明內(nèi)容】

[0010]為了解決上述問題中的不足之處，本發(fā)明提供了一種配電變壓器三相負荷調(diào)平衡方法。
[0011]為解決以上技術(shù)問題，本發(fā)明采用的技術(shù)方案是:一種配電變壓器三相負荷調(diào)平衡方法，調(diào)平衡步驟如下:
[0012]a、假定原來起始狀態(tài)在A相，收到CPU切換到B相的指令后:CPU同時給Ja^i端口送合閘信號時間為50ms、Ta晶閘管的ad端、Jb2h端口送合閘信號時間50ms ;50ms后，CPU給Jalf送分閘信號；50ms后，Ta晶閘管的ad信號撤除，檢測到ac變?yōu)榈碗娖胶?，CPU馬上同時給bd送合閘信號時間為50ms、Jblh送合閘信號時間為50ms ;50ms后，CPU同時給Ja2f送分閘信號時間為50ms、Jb2f送分閘信號時間為50ms ;這時給Ja3f送分閘信號時間為50ms,再給Jb3h送合閘信號時間為50ms,完成一次A相到B相的切換過程；
[0013]b、在A相，CPU收到切換到C相的指令后:CPU同時給Ja^i端口送合閘信號時間為50ms、Ta晶閘管的ad端、Jc2h端口送合閘信號時間為50ms ；50ms后，CPU給Jalf送分閘信號；50ms后，Ta晶閘管的ad信號撤除，檢測到ac變?yōu)榈碗娖胶?，CPU馬上同時給cd送合閘信號時間為50ms、Jclb送合閘信號時間為50ms ;50ms后，同時給Ja2f送分閘信號時間為50ms、Jc2f送分閘信號時間為50ms ;這時給Ja3f送分閘信號時間為50ms,再給Jc3h送合閘信號時間為50ms，完成一次A相到C相的切換過程；
[0014]假定原來起始狀態(tài)在B相供電，這時只有Jbl處于合閘位置，其他開關(guān)以及可控硅都在分閘或不給觸發(fā)信號狀態(tài)；
[0015]C、在B相，CPU收到切換到C相的指令后:CPU同時給JMh端口送合閘信號時間為50ms>Tb晶閘管的bd端、Jc2h端口送合閘信號時間為50ms ;50ms后,CPU給Jblf送分閘信號；50ms后，Tb晶閘管的bd信號撤除，檢測到be變?yōu)榈碗娖胶?，CPU馬上同時給cd送合閘信號時間為50ms、Jclh送合閘信號時間為50ms ；50ms后,CPU同時給Jb2f送分閘信號時間為50ms、Jc2f送分閘信號時間為50ms ;這時給Jb3f送分閘信號時間為50ms，再給Jc3h送合閘信號時間 為50ms，完成一次B相到C相的切換過程；
[0016]d、在B相，CPU收到切換到A相的指令后:CPU同時給Jb^i端口送合閘信號時間為50ms、Tb晶閘管的bd端、Ja2h端口送合閘信號時間為50ms ；50ms后，CPU給Jblf送分閘信號；50ms后，Tb晶閘管的bd信號撤除，檢測到be變?yōu)榈碗娖胶?，CPU馬上同時給ad送合閘信號時間為50ms、Jalh送合閘信號時間為50ms ;50ms后，同時給Jb2f送分閘信號時間為50ms、Ja2f送分閘信號時間為50ms ;這時給Jb3f送分閘信號時間為50ms，CPU再給Ja3h送合閘信號時間為50ms，完成一次B相到A相的切換過程。
[0017]本發(fā)明實現(xiàn)了帶負載切換，且切換時間小于2ms，更加科學實用。
【專利附圖】

【附圖說明】
[0018]下面結(jié)合附圖和【具體實施方式】對本發(fā)明作進一步詳細的說明。
[0019]圖1為本發(fā)明的系統(tǒng)組成原理圖。
[0020]圖2為圖1的電路原理圖。
[0021]圖3為本發(fā)明的整體切換流程框圖。
[0022]圖4為本發(fā)明的A相到C相切換流程框圖。
[0023]圖中:1、A相;2、B相;3、C相;4、CPU ;5、通訊模塊；6、AD采集芯片；7、電壓互感器；
8、電流互感器。
【具體實施方式】
[0024]如圖1所示，本發(fā)明的系統(tǒng)原理圖中的各個部件的具體功能介紹如下:
[0025]CPU:采用穩(wěn)定的飛思卡爾單片機MCF51AC256，負責通訊執(zhí)行切換命令，上報運行狀態(tài)和各項參數(shù)；
[0026]AD采集芯片:選用16位高精度ADI模數(shù)轉(zhuǎn)換芯片:AD73360，多通道同時采集三相電壓、電流，CPU通過SPI (串行外發(fā))與其進行通訊、配置讀取采集結(jié)果。
[0027]電壓互感器、電流互感器:每一相的電壓、電流均接入電壓互感器(TR3121)和電流互感器(TR2155)，電壓互感器在初級穿入采樣電阻，將電壓信號轉(zhuǎn)為電流信號，次級輸出一個微小的電壓信號提供給AD采集芯片；每相電流在電流互感器初級纏繞一匝，在次級輸出一個毫安級別的小電流，通過采樣電阻轉(zhuǎn)為電壓信號提供給AD采集芯片。
[0028]可控硅、磁保持繼電器:利用瞬間切換采用可控硅，切換后靠繼電器保持，可實現(xiàn)帶負載切換，且切換時間小于2ms。
[0029]本發(fā)明的調(diào)平衡方法如下:
[0030]1、假定原來起始狀態(tài)在A相，收到CPU切換到B相的指令后:CPU同時給Ja^i端口送合閘信號(時間50ms)、Ta晶閘管的ad端、Jb2h端口送合閘信號(時間50ms) ;50ms后，CPU給Jalf送分閘信號；50ms后，Ta晶閘管的ad信號撤除，檢測到ac變?yōu)榈碗娖胶?，CPU馬上同時給bd送合閘信號(50ms)、Jblh送合閘信號(50ms) ；50ms后，CPU同時給Ja2f送分閘信號(50ms)、Jb2f送分閘信號(50ms);這時給Ja3f送分閘信號(50ms)，再給Jb3h送合閘信號(50ms)，完成一次A相到B相的切換過程。[0031]2、在A相，CPU收到切換到C相的指令后:CPU同時給Ja2h端口送合閘信號(時間50ms)、Ta晶閘管的ad端、Jc2h端口送合閘信號(時間50ms) ；50ms后，CPU給Jalf送分閘信號；50ms后，Ta晶閘管的ad信號撤除，檢測到ac變?yōu)榈碗娖胶?，CPU馬上同時給cd送合閘信號(50ms)、Jclh送合閘信號(50ms) ;50ms后，同時給Ja2f送分閘信號(50ms)、Jc2f送分閘信號(50ms);這時給Ja3f送分閘信號(50ms),再給Jc3h送合閘信號(50ms),完成一次A相到C相的切換過程。
[0032]假定原來起始狀態(tài)在B相供電，這時只有Jbl處于合閘位置，其他開關(guān)以及可控硅都在分閘或不給觸發(fā)信號狀態(tài)；
[0033]3、在B相，CPU收到切換到C相的指令后:CPU同時給Jb2h端口送合閘信號(時間50ms)、Tb晶閘管的bd端、Jc2h端口送合閘信號(時間50ms) ；50ms后，CPU給Jblf送分閘信號；50ms后，Tb晶閘管的bd信號撤除，檢測到be變?yōu)榈碗娖胶螅珻PU馬上同時給cd送合閘信號(50ms)、Jclh送合閘信號(50ms) ;50ms后，CPU同時給Jb2f送分閘信號(50ms)、Jc2f送分閘信號(50ms);這時給Jb3f送分閘信號(50ms)，再給Jc3h送合閘信號(50ms)，完成一次B相到C相的切換過程。
[0034]4、在B相，CPU收到切換到A相的指令后:CPU同時給Jb2h端口送合閘信號(時間50ms)、Tb晶閘管的bd端、Ja2h端口送合閘信號(時間50ms) ；50ms后，CPU給Jblf送分閘信號；50ms后，Tb晶閘管的bd信號撤除，檢測到be變?yōu)榈碗娖胶?，CPU馬上同時給ad送合閘信號(50ms)、Jalh送合閘信號(50ms) ;50ms后，同時給Jb2f送分閘信號(50ms)、Ja2f送分閘信號(50ms);這時給Jb3f送分閘信號(50ms)，CPU再給Ja3h送合閘信號(50ms)，完成一次B相到A相的切換過程。
[0035]切換過程如上，反復(fù)進行，依次類推。
[0036]上述實施方式并非是對本發(fā)明的限制，本發(fā)明也并不僅限于上述舉例，本【技術(shù)領(lǐng)域】的技術(shù)人員在本發(fā)明的技術(shù)方案范圍內(nèi)所做出的變化、改型、添加或替換，也均屬于本發(fā)明的保護范圍。
【權(quán)利要求】
1.一種配電變壓器三相負荷調(diào)平衡方法，其特征在于:調(diào)平衡步驟如下: a、假定原來起始狀態(tài)在A相，收到CPU切換到B相的指令后:CPU同時給Ja2h端口送合閘信號時間為50ms、Ta晶閘管的ad端、Jb2h端口送合閘信號時間50ms ;50ms后，CPU給Jalf送分閘信號；50ms后，Ta晶閘管的ad信號撤除，檢測到ac變?yōu)榈碗娖胶?，CPU馬上同時給bd送合閘信號時間為50ms、Jblh送合閘信號時間為50ms ;50ms后，CPU同時給Ja2f?送分閘信號時間為50ms、Jb2f送分閘信號時間為50ms ;這時給Ja3f送分閘信號時間為50ms,再給Jb3h送合閘信號時間為50ms，完成一次A相到B相的切換過程； b、在A相，CPU收到切換到C相的指令后:CPU同時給Ja2h端口送合閘信號時間為50ms、Ta晶閘管的ad端、Jc2h端口送合閘信號時間為50ms ；50ms后,CPU給Jalf送分閘信號；50ms后,Ta晶閘管的ad信號撤除,檢測到ac變?yōu)榈碗娖胶?CPU馬上同時給cd送合閘信號時間為50ms、Jclh送合閘信號時間為50ms ；50ms后，同時給Ja2f送分閘信號時間為50ms、Jc2f送分閘信號時間為50ms ;這時給Ja3f送分閘信號時間為50ms，再給Jc3h送合閘信號時間為50ms,完成一次A相到C相的切換過程； 假定原來起 始狀態(tài)在B相供電，這時只有Jbl處于合閘位置，其他開關(guān)以及可控硅都在分閘或不給觸發(fā)信號狀態(tài)； C、在B相，CPU收到切換到C相的指令后:CPU同時給Jb2h端口送合閘信號時間為50ms>Tb晶閘管的bd端、Jc2h端口送合閘信號時間為50ms ；50ms后,CPU給Jblf送分閘信號；50ms后，Tb晶閘管的bd信號撤除，檢測到be變?yōu)榈碗娖胶?，CPU馬上同時給cd送合閘信號時間為50ms、Jclh送合閘信號時間為50ms ;50ms后,CPU同時給Jb2f送分閘信號時間為50ms、Jc2f送分閘信號時間為50ms ;這時給Jb3f送分閘信號時間為50ms，再給Jc3h送合閘信號時間為50ms，完成一次B相到C相的切換過程； d、在B相，CPU收到切換到A相的指令后:CPU同時給Jb2h端口送合閘信號時間為50ms、Tb晶閘管的bd端、Ja2h端口送合閘信號時間為50ms ；50ms后，CPU給Jb If送分閘信號；50ms后，Tb晶閘管的bd信號撤除，檢測到be變?yōu)榈碗娖胶?，CPU馬上同時給ad送合閘信號時間為50ms、Jalh送合閘信號時間為50ms ；50ms后，同時給Jb2f送分閘信號時間為50ms、Ja2f送分閘信號時間為50ms ;這時給Jb3f送分閘信號時間為50ms，CPU再給Ja3h送合閘信號時間為50ms，完成一次B相到A相的切換過程。
【文檔編號】H02J3/26GK103986172SQ201410229286
【公開日】2014年8月13日 申請日期:2014年5月28日 優(yōu)先權(quán)日:2014年5月28日
【發(fā)明者】趙世紅, 張小強 申請人:趙世紅, 張小強