具有依賴于負(fù)載的偏置的電壓調(diào)節(jié)器的制造方法
【專利摘要】本發(fā)明涉及具有依賴于負(fù)載的偏置的電壓調(diào)節(jié)器。本文檔描述了與電壓調(diào)節(jié)器相關(guān)的系統(tǒng)和技術(shù)。本文檔的主題能夠被具體實(shí)施為一種包括對(duì)開關(guān)調(diào)節(jié)器的輸出電流進(jìn)行測(cè)量的方法。該開關(guān)調(diào)節(jié)器包括高側(cè)晶體管和低側(cè)晶體管，其中分別使用第一柵極電壓和不同的第二柵極電壓來(lái)驅(qū)動(dòng)高側(cè)晶體管和低側(cè)晶體管。該方法還包括對(duì)開關(guān)調(diào)節(jié)器的直流(DC)電壓源進(jìn)行調(diào)節(jié)，從而根據(jù)所測(cè)量的輸出電流來(lái)調(diào)節(jié)第一柵極電壓。
【專利說(shuō)明】具有依賴于負(fù)載的偏置的電壓調(diào)節(jié)器

【技術(shù)領(lǐng)域】
[0001 ] 下面的公開內(nèi)容涉及半導(dǎo)體電壓調(diào)節(jié)器設(shè)備。

【背景技術(shù)】
[0002]電壓調(diào)節(jié)器，例如DC-DC變換器，用于為電子系統(tǒng)提供穩(wěn)定的電壓源。對(duì)于諸如筆記本電腦和移動(dòng)電話等低功率設(shè)備中的電池管理而言，特別需要高效的DC-DC變換器。開關(guān)電壓調(diào)節(jié)器(或簡(jiǎn)稱為“開關(guān)調(diào)節(jié)器”)是公知的高效DC-DC變換器。開關(guān)調(diào)節(jié)器通過(guò)以下操作來(lái)產(chǎn)生輸出電壓:將輸入DC電壓轉(zhuǎn)換為高頻電壓，并且對(duì)該高頻輸入電壓進(jìn)行濾波以產(chǎn)生輸出DC電壓。具體地，開關(guān)調(diào)節(jié)器包括開關(guān)，該開關(guān)用于將輸入DC電壓源(例如電池)與負(fù)載(例如集成電路)交替地進(jìn)行耦合或解耦合。輸出濾波器典型地包括電感器和電容器，該輸出濾波器耦合在輸入電壓源與負(fù)載之間，以對(duì)開關(guān)的輸出進(jìn)行濾波，并且由此提供輸出DC電壓。諸如脈寬調(diào)制器或脈頻調(diào)制器等控制器控制該開關(guān)以保持基本恒定的輸出DC電壓。


【發(fā)明內(nèi)容】

[0003]總體來(lái)說(shuō)，在一方面中，本發(fā)明描述了一種方法，該方法包括對(duì)開關(guān)調(diào)節(jié)器的輸出電流進(jìn)行測(cè)量。該開關(guān)調(diào)節(jié)器包括高側(cè)晶體管和低側(cè)晶體管，其中分別利用第一柵極電壓和不同的第二柵極電壓來(lái)驅(qū)動(dòng)高側(cè)晶體管和低側(cè)晶體管。該方法還包括對(duì)開關(guān)調(diào)節(jié)器的直流(DC)電壓源進(jìn)行調(diào)節(jié)，使得根據(jù)所測(cè)量的輸出電流來(lái)調(diào)節(jié)第一柵極電壓。
[0004]在另一方面中，本發(fā)明描述了一種開關(guān)調(diào)節(jié)器，該開關(guān)調(diào)節(jié)器具有輸入端子和輸出端子。該開關(guān)調(diào)節(jié)器包括:高側(cè)晶體管，該高側(cè)晶體管在輸入端子和中間端子之間；低側(cè)晶體管，該低側(cè)晶體管在中間端子和地之間；以及控制器，該控制器驅(qū)動(dòng)高側(cè)晶體管和低側(cè)晶體管，以交替地將中間端子耦合到輸入端子和地?？刂破骼玫谝粬艠O電壓來(lái)驅(qū)動(dòng)高側(cè)晶體管，并利用不同的第二柵極電壓來(lái)驅(qū)動(dòng)低側(cè)晶體管，并被配置為對(duì)開關(guān)調(diào)節(jié)器的直流(DC)電壓源進(jìn)行調(diào)節(jié)，以使得根據(jù)在輸出端子處所測(cè)量的電流來(lái)調(diào)節(jié)第一柵極電壓。
[0005]在另一方面中，本發(fā)明描述了一種系統(tǒng)，該系統(tǒng)包括被配置為對(duì)開關(guān)調(diào)節(jié)器的輸出端子處的輸出電流進(jìn)行測(cè)量的電流傳感器。開關(guān)調(diào)節(jié)器包括由第一柵極電壓驅(qū)動(dòng)的高側(cè)晶體管、以及由第二柵極電壓驅(qū)動(dòng)的低側(cè)晶體管。該系統(tǒng)還包括反饋電路，該反饋電路連接至開關(guān)調(diào)節(jié)器的直流(DC)電壓源。該反饋電路被配置為對(duì)DC電壓源進(jìn)行調(diào)節(jié)，以使得根據(jù)所測(cè)量的輸出電流來(lái)調(diào)節(jié)第一柵極電壓。
[0006]實(shí)施方式可以包括下面的一個(gè)或多個(gè)。
[0007]可以對(duì)DC電壓源進(jìn)行調(diào)節(jié)，以使得較高的輸出電流引起較高的第一柵極電壓。對(duì)于基本無(wú)輸出電流，第一柵極電壓在1.7V和1.8V之間?？梢詫?duì)DC電壓源進(jìn)行調(diào)節(jié)，以使得對(duì)于30A輸出電流，第一柵極電壓至少為2V?？梢詫?duì)DC電壓源進(jìn)行調(diào)節(jié)，以使得對(duì)于輸出電流值的范圍，第一柵極電壓是輸出電流的單調(diào)函數(shù)。可以對(duì)DC電壓源進(jìn)行調(diào)節(jié)，以使得對(duì)于輸出電流值的范圍，高側(cè)晶體管的飽和電流基本上是恒定的。
[0008]開關(guān)調(diào)節(jié)器可以包括在控制器和高側(cè)晶體管之間的高側(cè)驅(qū)動(dòng)器電路?？刂破骺梢酝ㄟ^(guò)向高側(cè)驅(qū)動(dòng)器電路提供控制信號(hào)來(lái)驅(qū)動(dòng)高側(cè)晶體管。高側(cè)驅(qū)動(dòng)器電路可以通過(guò)開關(guān)耦合到DC電壓源，使得開關(guān)的開路配置允許保持足夠保持高側(cè)晶體管的基本恒定的飽和電流的驅(qū)動(dòng)電壓。高側(cè)驅(qū)動(dòng)器電路可以包括反向器，該反向器具有輸入端子、輸出端子、正電壓端子和負(fù)電壓端子。輸入端子可以連接到控制器，而輸出端子可以連接到高側(cè)晶體管的柵極?？刂破骺梢员慌渲脼閷?duì)表示輸出電流測(cè)量結(jié)果的信號(hào)進(jìn)行接收。較高的輸出電流可以引起較高的第一柵極電壓。對(duì)于基本無(wú)輸出電流，第一柵極電壓可以在1.7V和1.8V之間。對(duì)于基本等于30A的輸出電流，第一柵極電壓可以至少為2V。對(duì)于輸出電流值的范圍，第一柵極電壓可以是輸出電流的單調(diào)函數(shù)。DC電壓源的輸出可以是能夠被調(diào)節(jié)的，以使得對(duì)于輸出電流值的范圍，高側(cè)晶體管的飽和電流基本上是恒定的。
[0009]反饋電路可以被配置為對(duì)表示輸出電流的測(cè)量結(jié)果的信號(hào)進(jìn)行接收。反饋電路可以包括計(jì)算設(shè)備，該計(jì)算設(shè)備被配置為基于輸出電流的測(cè)量結(jié)果來(lái)確定DC電壓源的輸出電壓。反饋電路可以被配置為對(duì)DC電壓源進(jìn)行調(diào)節(jié)，以使得較高的輸出電流引起DC電壓源的較高的輸出電壓。反饋電路可以被配置為對(duì)DC電壓源進(jìn)行調(diào)節(jié)，以使得對(duì)于輸出電流值的范圍，DC電壓源的輸出電壓基本上與輸出電流成比例。
[0010]特定實(shí)施方式可以具有一個(gè)或多個(gè)以下優(yōu)點(diǎn)。由于具有可調(diào)節(jié)的DC電壓源來(lái)驅(qū)動(dòng)功率晶體管的柵極，可以提高電壓調(diào)節(jié)器的效率。具有可調(diào)節(jié)的DC電壓源可以幫助在電壓調(diào)節(jié)器的中間節(jié)點(diǎn)處快速地上拉電壓，由此減少了開關(guān)時(shí)間。通過(guò)根據(jù)輸出電流來(lái)調(diào)節(jié)DC電壓源，可以提供驅(qū)動(dòng)開關(guān)轉(zhuǎn)換所需的足夠的飽和電流。除了在對(duì)中間端子進(jìn)行上拉而需要時(shí)以外，將電壓調(diào)節(jié)至低值可以增加電壓調(diào)節(jié)器的氧化層的預(yù)期壽命，并因此增加了容置該電壓調(diào)節(jié)器的集成電路的預(yù)期壽命。
[0011]設(shè)置開關(guān)以預(yù)防從低側(cè)驅(qū)動(dòng)器電路放電(通常被稱為反沖放電)，這可以通過(guò)保持低側(cè)驅(qū)動(dòng)器電路的足夠的下拉強(qiáng)度來(lái)減少開關(guān)時(shí)間。在集成電路內(nèi)設(shè)置基于晶體管的開關(guān)可以避免對(duì)外部電阻器的需要(以預(yù)防所述放電)，這轉(zhuǎn)而會(huì)增加充電時(shí)間?；诰w管的開關(guān)可以提供放電保護(hù)而不引入與使用簡(jiǎn)單二極管相關(guān)聯(lián)的電壓降。
[0012]將低側(cè)驅(qū)動(dòng)器電路連接至DC電壓源(而不是地)也可以提供放電保護(hù)，同時(shí)通過(guò)具有減小的電壓擺幅來(lái)提高調(diào)節(jié)器的效率。減小的擺幅進(jìn)而可以實(shí)現(xiàn)功率節(jié)省。將低側(cè)驅(qū)動(dòng)器電路連接至DC電壓源還可以向設(shè)備設(shè)計(jì)者提供更多的選擇。例如，高側(cè)設(shè)備的閾值電壓可以被降至某一值，由此使得高側(cè)設(shè)備的有效閾值電壓與低側(cè)設(shè)備的閾值電壓是基本相同的或至少是相當(dāng)?shù)?。這進(jìn)而可以通過(guò)減小與調(diào)節(jié)器相關(guān)聯(lián)的二極管反向恢復(fù)損耗來(lái)提高效率。通過(guò)使得DC電壓源是可調(diào)節(jié)的，集成電路可以被實(shí)現(xiàn)為適應(yīng)于與集成電路相關(guān)聯(lián)的某一范圍的地彈(由于例如寄生電感的存在，集成電路的內(nèi)部地相對(duì)于實(shí)際地的抬升)。
[0013]下面的附圖和說(shuō)明闡述了一個(gè)或多個(gè)實(shí)施方式的細(xì)節(jié)。根據(jù)說(shuō)明書、附圖、和權(quán)利要求書，其它的特征、方面和優(yōu)點(diǎn)將變得顯而易見。

【專利附圖】

【附圖說(shuō)明】
[0014]下面將結(jié)合附圖來(lái)描述示例性實(shí)施方式，其中相同的標(biāo)記指代相同的元件，并且其中:
[0015]圖1是開關(guān)調(diào)節(jié)器的電路圖；
[0016]圖2是根據(jù)輸出電流對(duì)DC電壓源進(jìn)行調(diào)節(jié)的開關(guān)調(diào)節(jié)器的電路圖；
[0017]圖3是帶有低側(cè)放電保護(hù)的開關(guān)調(diào)節(jié)器的電路圖；
[0018]圖4是帶有低側(cè)放電保護(hù)的開關(guān)調(diào)節(jié)器的電路圖；
[0019]圖5是示出了根據(jù)輸出電流對(duì)DC電壓源進(jìn)行調(diào)節(jié)的操作的示例性順序的流程圖。

【具體實(shí)施方式】
[0020]連續(xù)地推動(dòng)功率電子器件和系統(tǒng)以繼續(xù)改善總體性能?？梢酝ㄟ^(guò)例如功率耗散、電氣魯棒性/可靠性、以及成本來(lái)測(cè)評(píng)性能。這些度量可以被例如設(shè)備結(jié)構(gòu)選擇、電路結(jié)構(gòu)選擇所影響。例如，對(duì)越來(lái)越低的功率耗散以及開關(guān)損耗的需求已經(jīng)使得柵極驅(qū)動(dòng)電壓電平越來(lái)越低同時(shí)還保持或提高了驅(qū)動(dòng)電流。
[0021]參照?qǐng)D1，開關(guān)調(diào)節(jié)器10通過(guò)輸入端子20耦合到第一高直流(DC)輸入電壓源12，例如電池。輸入端子20處的電壓可以被稱為VDDH。開關(guān)調(diào)節(jié)器10還通過(guò)輸出端子24耦合到負(fù)載14，例如集成電路。開關(guān)調(diào)節(jié)器10用作輸入端子20與輸出端子24之間的DC-DC變換器。開關(guān)調(diào)節(jié)器10包括開關(guān)電路16，開關(guān)電路16用作將輸入端子20與中間端子22交替地進(jìn)行耦合和解耦合的功率開關(guān)。開關(guān)電路16包括將中間端子22耦合至地的整流器，例如開關(guān)或二極管。具體地，開關(guān)電路16可以包括:第一晶體管40，被稱為高側(cè)晶體管，具有連接至輸入端子20的源極和連接至中間端子22的漏極；以及第二晶體管42，被稱為低側(cè)晶體管或同步晶體管，具有連接至地的漏極和連接至中間端子22的源極。
[0022]在一個(gè)實(shí)施方式中，第一晶體管40可以是正溝道金屬氧化物半導(dǎo)體(PMOS)晶體管，而第二晶體管42可以是負(fù)溝道金屬氧化物半導(dǎo)體(NMOS)晶體管。在另一個(gè)實(shí)施方式中，第一晶體管40和第二晶體管42可以均為NMOS晶體管。在另一個(gè)實(shí)施方式中，第一晶體管40可以是PMOS、NMOS或橫向雙擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)，而第二晶體管42可以是LDMOS。
[0023]中間端子22通過(guò)輸出濾波器26耦合到輸出端子24。輸出濾波器26將中間端子22處的中間電壓的矩形波形轉(zhuǎn)換為輸出端子24處的基本為DC的輸出電壓。具體地，在降壓變換器的拓?fù)渲校敵鰹V波器26包括在中間端子22與輸出端子24之間連接的電感器44以及與負(fù)載14并聯(lián)連接的電容器46。在高側(cè)導(dǎo)通期間，第一晶體管(也被稱為高側(cè)晶體管)40是閉合的(或?qū)ǖ?，并且DC輸入電壓源12經(jīng)由第一晶體管40為負(fù)載14和電感器44提供能量。另一方面，在低側(cè)導(dǎo)通期間，第二晶體管(也被稱為低側(cè)晶體管)42是閉合的，并且電流流經(jīng)第二晶體管42，這是因?yàn)槟芰渴怯呻姼衅?4提供的。所產(chǎn)生的輸出電壓Vcim基本上是DC電壓。
[0024]開關(guān)調(diào)節(jié)器還包括控制器18、高側(cè)驅(qū)動(dòng)器(也被稱為高側(cè)驅(qū)動(dòng)器電路)80以及低側(cè)驅(qū)動(dòng)器(也被稱為低側(cè)驅(qū)動(dòng)器電路)82，以用于控制開關(guān)電路16的操作。第一控制線30將高側(cè)晶體管40連接至高側(cè)驅(qū)動(dòng)器80，而第二控制線32將低側(cè)晶體管42連接至低側(cè)驅(qū)動(dòng)器82。高側(cè)驅(qū)動(dòng)器和低側(cè)驅(qū)動(dòng)器分別通過(guò)控制線84和86連接至控制器18。控制器18使得開關(guān)電路16在高側(cè)導(dǎo)通時(shí)間段和低側(cè)導(dǎo)通時(shí)間段之間交替，從而在中間端子22處產(chǎn)生具有矩形波形的中間電壓\。控制器18還可以包括反饋電路50，反饋電路50可以被配置為對(duì)通過(guò)輸出端子24的電流IlMd和輸出電壓Vtot進(jìn)行測(cè)量。盡管控制器18典型地是脈寬調(diào)制器，但本文檔中描述的方法和系統(tǒng)還可應(yīng)用到其它調(diào)制方案中，例如脈頻調(diào)制。
[0025]在一些實(shí)施方式中，高側(cè)晶體管40和高側(cè)驅(qū)動(dòng)器80可以被合稱為高側(cè)設(shè)備。高側(cè)驅(qū)動(dòng)器80可以包括高側(cè)電容器62和高側(cè)反向器64。高側(cè)反向器64包括耦合到電容器65的正電壓端子66，該電容器65被配置成為高側(cè)驅(qū)動(dòng)器保持升壓電&VBST。高側(cè)反向器64還包括與開關(guān)調(diào)節(jié)器10的中間端子22相連的負(fù)電壓端子68。高側(cè)反向器64可以通過(guò)控制線84被連接至控制器18，并且通過(guò)控制線30被連接至高側(cè)晶體管40的柵極?？刂破?8可以被配置為控制反向器64來(lái)導(dǎo)通或關(guān)斷高側(cè)晶體管40。
[0026]在一些實(shí)施方式中，低側(cè)晶體管42和低側(cè)驅(qū)動(dòng)器82可以被合稱為低側(cè)設(shè)備。低側(cè)驅(qū)動(dòng)器82可以包括低側(cè)電容器72和低側(cè)反向器74。低側(cè)反向器74包括耦合到第二 DC輸入電壓源28的正電壓端子76。DC電壓源28的電壓Vcr可以用于對(duì)低側(cè)驅(qū)動(dòng)器82供電。在一些實(shí)施方式中，DC電壓源28可以是可調(diào)節(jié)的，使得DC電壓源28的輸出可以在一范圍內(nèi)變化。低側(cè)反向器74還包括與開關(guān)調(diào)節(jié)器10的內(nèi)部地端子79相連接的負(fù)電壓端子78。由于寄生電感(如圖1中被表示為電感器83的寄生電感)的存在，開關(guān)調(diào)節(jié)器10的內(nèi)部地79可以處于與實(shí)際地不同的電勢(shì)。低側(cè)反向器74可以通過(guò)控制線86連接至控制器18，并且通過(guò)控制線32連接至低側(cè)晶體管42的柵極?？刂破?8可以被配置為控制反向器74以導(dǎo)通或關(guān)斷低側(cè)晶體管42。
[0027]將例如12V的電壓Vddh施加至高側(cè)晶體管40，并且當(dāng)高側(cè)晶體管40導(dǎo)通時(shí)，電流流經(jīng)晶體管40和電感器44。相反，當(dāng)?shù)蛡?cè)晶體管42導(dǎo)通時(shí)，電感器44從地來(lái)上拉電流。在常規(guī)操作下，調(diào)節(jié)器10在將高側(cè)晶體管40導(dǎo)通與將低側(cè)晶體管42導(dǎo)通之間進(jìn)行轉(zhuǎn)換，使得濾波器26的輸出產(chǎn)生所期望的電壓VQUT。Vqut是在OV與Vddh之間的電壓。
[0028]為了提高調(diào)節(jié)器的效率，期望的是使高側(cè)晶體管40導(dǎo)通而低側(cè)晶體管42是關(guān)斷的，并且反之亦然。然而，在切換之間會(huì)需要一些停機(jī)時(shí)間(downtime)，以便于避免使晶體管40、42 二者同時(shí)導(dǎo)通，晶體管40、42 二者同時(shí)導(dǎo)通可以引起直通并導(dǎo)致顯著的效率損失以及晶體管損壞。因此，在每個(gè)高側(cè)導(dǎo)通時(shí)間段與低側(cè)導(dǎo)通時(shí)間段之間，存在一短的時(shí)間段，即固有死區(qū)時(shí)間(deadtime) td。
[0029]當(dāng)兩個(gè)晶體管40、42都關(guān)斷時(shí)，通過(guò)電感器44的電流不會(huì)立即降至零。電感器兩端的電壓由等式I確定:
[0030]V = L(di/dt), (等式 I)
[0031]其中V是電壓，L是電感，而i是電感器中的電流。隨著電感器電流減小，電感器的輸入端處的電壓(即，接近Vddh)被迫成為負(fù)電壓。當(dāng)該電壓達(dá)到使得低側(cè)晶體管42達(dá)至IJ相應(yīng)的閾值電壓的值(例如-0.7V)時(shí)，低側(cè)晶體管42開始將電流傳導(dǎo)至電感器中。
[0032]可以通過(guò)控制高側(cè)晶體管40和低側(cè)晶體管42各自的柵極處的柵極電壓來(lái)控制高側(cè)晶體管40和低側(cè)晶體管42。改變晶體管的柵極電壓可以影響調(diào)節(jié)器10的功率耗散和/或效率。在一些實(shí)施方式中，如果對(duì)柵極電壓進(jìn)行調(diào)節(jié)以使得柵極與源極(Vgs)之間的電壓增大，那么該增大可以引起較低的導(dǎo)通電阻(或較高的電導(dǎo))，從而減小了與相應(yīng)晶體管相關(guān)聯(lián)的電阻性損耗。然而，在一些實(shí)施方式中，增大的Vgs可以導(dǎo)致增大的開關(guān)損耗。
[0033]在一些情況下，當(dāng)高側(cè)晶體管被導(dǎo)通并且電流從DC源12流經(jīng)高側(cè)晶體管40進(jìn)入到電感器44中時(shí)，中間端子22處的電壓可以下降至比高側(cè)晶體管40的Vgs低的電壓。這可以導(dǎo)致Vbst的值降低，這是由于例如與高側(cè)晶體管40的柵極共享電荷。例如，對(duì)于具有大約1.8V的Vgs的設(shè)備而言，中間端子22處的電壓在切換期間可以下降至大約0.9V，這轉(zhuǎn)而會(huì)導(dǎo)致可以用于驅(qū)動(dòng)開關(guān)轉(zhuǎn)換的飽和電流的損耗。這可以導(dǎo)致中間端子22處電壓的緩慢上拉，從而導(dǎo)致增大的開關(guān)損耗。
[0034]在一些實(shí)施方式中，可以通過(guò)預(yù)防Vbst的下降而減小開關(guān)損耗。例如，這可以通過(guò)如下方式實(shí)現(xiàn):根據(jù)輸出電流來(lái)對(duì)V。。進(jìn)行調(diào)節(jié)并提供電路，以確保Vgs被相應(yīng)地調(diào)節(jié)，并且確保在開關(guān)轉(zhuǎn)換期間足夠的飽和電流可用于高側(cè)晶體管40。
[0035]圖2示出了被配置為提高效率并減少開關(guān)損耗的開關(guān)調(diào)節(jié)器200。調(diào)節(jié)器200包括由反向器94驅(qū)動(dòng)的晶體管90。反向器、并且因此晶體管90可以由控制器18控制。晶體管90的類型不同于晶體管40和42。例如，如果晶體管40和42是nMOS型晶體管(即，η溝道M0SFET)，則晶體管90是pMOS型的(即，p溝道M0SFET)。可替換地，如果晶體管40和42是pMOS型的，則晶體管90是nMOS型的。晶體管90的源極連接到高側(cè)反向器64的正電壓端子66，并且晶體管90的漏極耦合到DC電壓源28。調(diào)節(jié)器200的其它部分可以與參照?qǐng)D1進(jìn)行描述的調(diào)節(jié)器10基本相同。
[0036]在操作中，當(dāng)高側(cè)設(shè)備導(dǎo)通時(shí)，電流從DC源12流經(jīng)高側(cè)晶體管40并流入負(fù)載14。反饋電路50可以測(cè)量負(fù)載電流Iltjad并提供反饋信號(hào)，以根據(jù)負(fù)載電流對(duì)V。。進(jìn)行調(diào)節(jié)。晶體管90為高側(cè)設(shè)備保持足夠的驅(qū)動(dòng)電壓，使得高側(cè)晶體管40的飽和電流不會(huì)隨著負(fù)載電流的增大而減小。
[0037]在一些實(shí)施方式中，位于調(diào)節(jié)器200內(nèi)部或外部的不同控制器可以基于來(lái)自反饋電路50的反饋信號(hào)來(lái)對(duì)DC電壓源28進(jìn)行調(diào)節(jié)。在其它實(shí)施方式中，可以連接DC電壓源12以替代DC電壓源28。
[0038]隨著V。。根據(jù)負(fù)載電流而增大，晶體管90被導(dǎo)通以保持高側(cè)晶體管40的驅(qū)動(dòng)電壓，并且使得在高側(cè)晶體管40處可以獲得足夠的飽和電流來(lái)實(shí)現(xiàn)快速而有效的轉(zhuǎn)換。在一些實(shí)施方式中，高側(cè)晶體管40中的過(guò)驅(qū)動(dòng)是低的(例如，對(duì)于0.5V的閾值是0.9V)，并且Vgs的小的改變會(huì)弓I起飽和電流相當(dāng)大的增加。
[0039]對(duì)于輸出電流值的范圍，V。?？梢詥握{(diào)地變化。例如，對(duì)于無(wú)載情況(即，輸出電流為0A)，Vrc可以在1.7V和1.8V之間。對(duì)于30A的負(fù)載電流，Vcc可以增大到例如2V，以對(duì)額外的負(fù)載電流進(jìn)行補(bǔ)償。對(duì)于在OA和30A之間的輸出電流值，Vcc可以分別在1.7V-1.8V到2V之間單調(diào)地變化。在這個(gè)范圍內(nèi)，V。?？梢允抢巛敵鲭娏鞯木€性函數(shù)或二次函數(shù)。
[0040]返回參照?qǐng)D1，當(dāng)?shù)蛡?cè)晶體管42關(guān)斷而高側(cè)晶體管40導(dǎo)通時(shí)，該切換可以導(dǎo)致中間端子22上的大的電壓瞬變。所導(dǎo)致的快速電壓變化率可以在低側(cè)晶體管42的漏極側(cè)產(chǎn)生位移電流，這是由于例如寄生電感(由電感器83所代表)的存在造成的。該位移電流可以引起低側(cè)晶體管的柵極電壓瞬間升高，由此部分地導(dǎo)通了低側(cè)晶體管42。上述效果的組合使得調(diào)節(jié)器的內(nèi)部地79被上拉至高于外部地的電平。這通常被稱為地彈，并且引起電容器72經(jīng)由電感器43向片外旁路電容器47放電。由于電容器72的所述放電，減小了低側(cè)晶體管42的下拉強(qiáng)度(也被稱為驅(qū)動(dòng))。較弱的下拉強(qiáng)度和由位移電流所感應(yīng)的柵極電壓的組合可以導(dǎo)致通常被稱為反沖的開關(guān)損耗。在一些實(shí)施方式中，可以通過(guò)在放電路徑中(例如，在電感器43和電容器47之間)放置足夠高數(shù)值的電阻器來(lái)減小反沖。盡管這樣的電阻器對(duì)減小反沖是有效的，然而非期望地，該電阻器還增加了電容器72的充電時(shí)間(也被稱為上升時(shí)間)。
[0041]在一些實(shí)施方式中，可以通過(guò)在調(diào)節(jié)器內(nèi)設(shè)置放電保護(hù)開關(guān)來(lái)減小反沖。圖3示出了這樣的調(diào)節(jié)器300的示例。調(diào)節(jié)器300包括內(nèi)部開關(guān)108，內(nèi)部開關(guān)108防止電容器72 (可能穿過(guò)寄生電感器43)向電容器47中放電。在一些實(shí)施方式中，開關(guān)108包括晶體管106和反向器104。晶體管106的類型不同于晶體管40和42。例如，如果晶體管40和42是nMOS型晶體管，則晶體管106是pMOS型的。可替換地，如果晶體管40和42是pMOS型的，則晶體管106是nMOS型的。在一些實(shí)施方式中，晶體管106可以被稱為隔離晶體管。晶體管106的源極(可能經(jīng)由寄生電感器43而)被連接到外部電容器47以及DC電壓源28的正端子。晶體管106的漏極被耦合到低側(cè)反向器74的正電壓端子76。晶體管106的柵極被連接到反向器104，反向器104基于從控制器18接收的控制信號(hào)來(lái)控制晶體管106。晶體管的正電壓端子105被連接到晶體管106的漏極，并且反向器104的負(fù)電壓端子103被連接到內(nèi)部地79。
[0042]在操作中，當(dāng)內(nèi)部地79被上拉至高于實(shí)際地的電平并且造成了反沖狀況時(shí)，控制器18可以被配置為關(guān)斷晶體管106，由此斷開開關(guān)108。這斷開了電容器72和外部旁路電容器47之間的連接，由此防止了電容器72放電。因此，電容器72可以保持用于為低側(cè)晶體管42提供足夠的上拉強(qiáng)度所需要的電荷，由此減小了由反沖效應(yīng)所導(dǎo)致的開關(guān)損耗。通過(guò)使用基于晶體管的開關(guān)108而不是使用二極管，可以避免在電容器72的充電路徑中的非期望的二極管壓降。
[0043]圖4示出了開關(guān)調(diào)節(jié)器內(nèi)用于減小與反沖相關(guān)的損耗的另一個(gè)示例性結(jié)構(gòu)。在該示例中，調(diào)節(jié)器400包括低側(cè)驅(qū)動(dòng)器482，其中低側(cè)反向器74的負(fù)電壓端子78連接到DC電壓源28 (而不是內(nèi)部地79)。低側(cè)反向器74的正電壓端子76連接到輸入端子20，使得低側(cè)反向器由DC電壓源12在正壓側(cè)供電。在一些實(shí)施方式中，電容器72被連接在內(nèi)部地和晶體管90的源極之間。DC電壓源12和28的輸出保持在不同的電平。例如，DC電壓源12的輸出Vddh可以保持在12V而DC電壓源28的輸出Vcc可以保持在較低的值，例如1.8V。
[0044]圖4所示出的調(diào)節(jié)器400可以提供若干優(yōu)點(diǎn)。例如，通過(guò)使用晶體管90來(lái)阻止電容器72的放電可以減小非期望的與反沖相關(guān)的影響。當(dāng)?shù)蛡?cè)設(shè)備關(guān)斷時(shí)，控制器18可以被設(shè)置為斷開晶體管90，使得電容器72不再向例如電容器65放電。
[0045]使用非零V。。作為地參考減小了正負(fù)電壓端子(分別是76和78)之間的電壓差，并且可以導(dǎo)致功率消耗的顯著節(jié)省。例如，如果Vddh是12V而V。。是1.8V，則這兩個(gè)端子之間的差值為10.2V(而不是在負(fù)電壓端子78連接到地的情況下的12V)，并且可以實(shí)現(xiàn)與12和10.2之間的比值的平方成比例的功率節(jié)省。這樣減小的柵極電壓擺幅還減少了電容性損耗。此外，在低側(cè)晶體管42關(guān)斷狀態(tài)下使用非零V。。偏置使得能夠在第三操作象限中更容易地導(dǎo)通晶體管42。
[0046]使用非零V。。允許增加在設(shè)計(jì)調(diào)節(jié)器400時(shí)的靈活性?？梢允褂酶鞣NV。。電平，只要V。。不超過(guò)低側(cè)晶體管42的閾值電壓VT。例如，對(duì)于大約4V的VT，V。。可以保持在1.8V,使得對(duì)于低側(cè)晶體管42，有效閾值電壓VTeff大約為2.2V。
[0047]在一些實(shí)施方式中，可以期望的是高側(cè)晶體管40和低側(cè)晶體管42具有相當(dāng)?shù)拈撝惦妷骸１M管設(shè)計(jì)限制防止了低側(cè)晶體管的閾值電壓像高側(cè)晶體管的閾值電壓(其可以是例如0.5V) 一樣低，但是在這兩個(gè)閾值電壓之間具有微小差異有助于預(yù)防像反向恢復(fù)損耗這樣的影響。在一些實(shí)施方式中，由于可調(diào)節(jié)的^^可以被用作低側(cè)反向器74的參考電壓，因此向設(shè)備設(shè)計(jì)者提供了操控低側(cè)晶體管42的Vt的額外靈活性，由此有效閾值電壓VMf與高側(cè)晶體管40的閾值電壓基本相同，或至少與其相當(dāng)。例如，對(duì)于1.8V的V。。，Vt可以被設(shè)計(jì)為大約2.3V(其完全位于設(shè)計(jì)限制內(nèi))，使得VTeff是大約0.5V。
[0048]圖5示出了描述根據(jù)輸出電流來(lái)對(duì)調(diào)節(jié)器的DC電壓源進(jìn)行調(diào)節(jié)的示例性操作順序的流程圖500。操作包括對(duì)開關(guān)晶體管(510)的輸出電流進(jìn)行測(cè)量。開關(guān)調(diào)節(jié)器可以分別與上文參照?qǐng)D1、2、3和4所描述的任何調(diào)節(jié)器10、100、200和400基本類似。開關(guān)調(diào)節(jié)器可以包括高側(cè)晶體管和低側(cè)晶體管，其中分別利用第一柵極電壓和不同的第二柵極電壓來(lái)驅(qū)動(dòng)高側(cè)晶體管和低側(cè)晶體管。
[0049]操作還包括對(duì)開關(guān)調(diào)節(jié)器的DC電壓源進(jìn)行調(diào)節(jié)，使得根據(jù)所測(cè)量的輸出電流來(lái)調(diào)節(jié)第一柵極電壓。隨著輸出電流增大，可以對(duì)DC電壓源進(jìn)行調(diào)節(jié)以增大第一柵極電壓。這可以確保流經(jīng)高側(cè)晶體管的飽和電流對(duì)于輸出電流的不同值保持基本恒定，并且高側(cè)晶體管漏極處的電勢(shì)不會(huì)顯著地下降。可以通過(guò)使用例如電流傳感器來(lái)完成對(duì)輸出電流的測(cè)量。電流傳感器可以是反饋電路的一部分，例如是參照?qǐng)D1所描述的反饋電路50的一部分。
[0050]在一些實(shí)施方式中，反饋電路可以有助于調(diào)節(jié)DC電壓源，例如，通過(guò)將合適的控制信號(hào)提供給可調(diào)節(jié)的DC電壓源的控制器。反饋電路可以包括計(jì)算設(shè)備，計(jì)算設(shè)備包括處理器、內(nèi)存和存儲(chǔ)設(shè)備，用于基于所測(cè)得的輸出電流來(lái)產(chǎn)生控制信號(hào)。DC電壓源可以作為輸出電流的單調(diào)函數(shù)而被調(diào)節(jié)。例如，DC電壓源的輸出可以在對(duì)于輸出電流值的范圍而言的范圍內(nèi)線性地增大。例如，對(duì)于零輸出電流，DC電壓源的輸出可以在1.7V和1.8V之間，而對(duì)于30A的輸出電流，DC電壓源的輸出可以被調(diào)節(jié)至大約2V。輸出可以在例如1.7V和2V之間以線性的、二次的、或更高次的單調(diào)方式來(lái)進(jìn)行變化。
[0051]已經(jīng)描述了若干實(shí)施方式。然而，應(yīng)當(dāng)理解可以在不脫離本發(fā)明精神和范圍的情況下做出各種修改。某些實(shí)施方式可以包括上述各種實(shí)施方式的特征的組合。例如，反沖保護(hù)電路可以與反饋電路結(jié)合使用，以根據(jù)輸出電流來(lái)調(diào)節(jié)VCC。其它實(shí)施例是在下面的權(quán)利要求書的范圍內(nèi)的。
【權(quán)利要求】
1.一種方法，包括: 對(duì)開關(guān)調(diào)節(jié)器的輸出電流進(jìn)行測(cè)量，該開關(guān)調(diào)節(jié)器包括高側(cè)晶體管和低側(cè)晶體管，其中分別利用第一柵極電壓和不同的第二柵極電壓來(lái)驅(qū)動(dòng)所述高側(cè)晶體管和所述低側(cè)晶體管；以及 對(duì)所述開關(guān)調(diào)節(jié)器的直流(DC)電壓源進(jìn)行調(diào)節(jié)，從而根據(jù)所測(cè)量的輸出電流來(lái)調(diào)節(jié)所述第一柵極電壓。
2.如權(quán)利要求1所述的方法，其中對(duì)DC電壓源進(jìn)行調(diào)節(jié)，以使得較高的輸出電流引起較高的第一柵極電壓。
3.如權(quán)利要求1所述的方法，其中對(duì)于基本無(wú)輸出電流，所述第一柵極電壓在1.7V和1.8V之間。
4.如權(quán)利要求1所述的方法，包括: 對(duì)DC電壓源進(jìn)行調(diào)節(jié)，以使得對(duì)于30A的輸出電流，所述第一柵極電壓至少為2V。
5.如權(quán)利要求1所述的方法，包括: 對(duì)DC電壓源進(jìn)行調(diào)節(jié)，以使得對(duì)于輸出電流值的范圍，所述第一柵極電壓是輸出電流的單調(diào)函數(shù)。
6.如權(quán)利要求1所述的方法，其中對(duì)DC電壓源進(jìn)行調(diào)節(jié)，以使得對(duì)于輸出電流值的范圍，所述聞側(cè)晶體管的飽和電流基本上是恒定的。
7.一種具有輸入端子和輸出端子的開關(guān)調(diào)節(jié)器，所述開關(guān)調(diào)節(jié)器包括: 高側(cè)晶體管，所述高側(cè)晶體管在所述輸入端子和中間端子之間； 低側(cè)晶體管，所述低側(cè)晶體管在所述中間端子和地之間；以及 控制器，其驅(qū)動(dòng)所述高側(cè)晶體管和所述低側(cè)晶體管，以交替地將所述中間端子耦合至所述輸入端子和地，其中所述控制器利用第一柵極電壓來(lái)驅(qū)動(dòng)所述高側(cè)晶體管，并利用不同的第二柵極電壓來(lái)驅(qū)動(dòng)所述低側(cè)晶體管， 其中所述控制器被配置為對(duì)所述開關(guān)調(diào)節(jié)器的直流(DC)電壓源進(jìn)行調(diào)節(jié)，從而根據(jù)在所述輸出端子處所測(cè)量的電流來(lái)調(diào)節(jié)所述第一柵極電壓。
8.如權(quán)利要求7所述的開關(guān)調(diào)節(jié)器，包括在所述控制器和所述高側(cè)晶體管之間的高側(cè)驅(qū)動(dòng)器電路，其中所述控制器通過(guò)向所述高側(cè)驅(qū)動(dòng)器電路提供控制信號(hào)來(lái)驅(qū)動(dòng)所述高側(cè)晶體管。
9.如權(quán)利要求8所述的開關(guān)調(diào)節(jié)器，其中所述高側(cè)驅(qū)動(dòng)器電路通過(guò)開關(guān)耦合到所述DC電壓源，以使得所述開關(guān)的斷開配置允許保持一驅(qū)動(dòng)電壓，該驅(qū)動(dòng)電壓足以保持所述高側(cè)晶體管的基本恒定的飽和電流。
10.如權(quán)利要求8所述的開關(guān)調(diào)節(jié)器，其中所述高側(cè)驅(qū)動(dòng)器電路包括反向器，所述反向器具有輸入端子、輸出端子、正電壓端子和負(fù)電壓端子。
11.如權(quán)利要求9所述的開關(guān)調(diào)節(jié)器，其中所述輸入端子連接到所述控制器并且所述輸出端子連接到所述高側(cè)晶體管的柵極。
12.如權(quán)利要求7所述的開關(guān)調(diào)節(jié)器，其中所述控制器被配置為對(duì)表示輸出電流的測(cè)量結(jié)果的信號(hào)進(jìn)行接收。
13.如權(quán)利要求7所述的開關(guān)調(diào)節(jié)器，其中較高的輸出電流引起較高的第一柵極電壓。
14.如權(quán)利要求7所述的開關(guān)調(diào)節(jié)器，其中對(duì)于基本無(wú)輸出電流，所述第一柵極電壓在1.7V和1.8V之間。
15.如權(quán)利要求7所述的開關(guān)調(diào)節(jié)器，其中對(duì)于基本等于30A的輸出電流，所述第一柵極電壓至少為2V。
16.如權(quán)利要求7所述的開關(guān)調(diào)節(jié)器，其中對(duì)于輸出電流值的范圍，所述第一柵極電壓是輸出電流的單調(diào)函數(shù)。
17.如權(quán)利要求7所述的開關(guān)調(diào)節(jié)器，其中DC電壓源的輸出是能夠被調(diào)節(jié)的，使得對(duì)于輸出電流值的范圍，所述高側(cè)晶體管的飽和電流基本上是恒定的。
18.—種系統(tǒng),包括: 電流傳感器，其被配置為對(duì)開關(guān)調(diào)節(jié)器的輸出端子處的輸出電流進(jìn)行測(cè)量，所述開關(guān)調(diào)節(jié)器包括由第一柵極電壓驅(qū)動(dòng)的高側(cè)晶體管、以及由第二柵極電壓驅(qū)動(dòng)的低側(cè)晶體管； 反饋電路，其連接至所述開關(guān)調(diào)節(jié)器的直流(DC)電壓源，所述反饋電路被配置為對(duì)所述DC電壓源進(jìn)行調(diào)節(jié)，從而根據(jù)所測(cè)量的輸出電流來(lái)調(diào)節(jié)所述第一柵極電壓。
19.如權(quán)利要求18所述的系統(tǒng)，其中所述反饋電路被配置為對(duì)表示所述輸出電流的測(cè)量結(jié)果的信號(hào)進(jìn)行接收。
20.如權(quán)利要求19所述的系統(tǒng)，其中所述反饋電路包括計(jì)算設(shè)備，所述計(jì)算設(shè)備被配置為基于所述輸出電流的測(cè)量結(jié)果來(lái)確定所述DC電壓源的輸出電壓。
21.如權(quán)利要求18所述的系統(tǒng)，其中所述反饋電路被配置為對(duì)所述DC電壓源進(jìn)行調(diào)節(jié)，以使得較高的輸出電流引起DC電壓源的較高的輸出電壓。
22.如權(quán)利要求18所述的系統(tǒng)，其中所述反饋電路被配置為對(duì)所述DC電壓源進(jìn)行調(diào)節(jié)，以使得對(duì)于輸出電流值的范圍，所述DC電壓源的輸出電壓基本上與所述輸出電流成比例。
【文檔編號(hào)】H02M3/156GK104283424SQ201410231731
【公開日】2015年1月14日 申請(qǐng)日期:2014年3月14日 優(yōu)先權(quán)日:2013年3月14日
【發(fā)明者】M·A·祖尼加, 江啟得, B·尼曼, 陸陽(yáng), L·阮 申請(qǐng)人:沃爾泰拉半導(dǎo)體公司