隨鉆測(cè)井儀電源的制作方法
【專利摘要】本發(fā)明實(shí)施例公開了一種隨鉆測(cè)井儀電源。該隨鉆測(cè)井儀電源包括：數(shù)字電源，用于為所述隨鉆測(cè)井儀電源所在的隨鉆測(cè)井儀的數(shù)字電路供電；模擬電源，用于為所述隨鉆測(cè)井儀的模擬電路供電；高壓電源，用于為所述隨鉆測(cè)井儀的高壓發(fā)射電路供電；控制器，用于分別控制所述數(shù)字電源、模擬電源和高壓電源是否處于工作狀態(tài)。
【專利說明】隨鉆測(cè)井儀電源
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及隨鉆測(cè)井儀【技術(shù)領(lǐng)域】，尤其涉及一種隨鉆測(cè)井儀電源。
【背景技術(shù)】
[0002] 隨鉆測(cè)井儀在鉆井同時(shí)測(cè)量地層物理參數(shù)，可減少測(cè)井時(shí)間，更能真實(shí)的反應(yīng)原 狀地層的地質(zhì)特征，同時(shí)可以預(yù)測(cè)地層信息，降低不確定性，有利于及時(shí)有效的決策處理， 減少鉆井風(fēng)險(xiǎn)。目前，該技術(shù)已成為高效開發(fā)復(fù)雜油氣藏的重要手段。隨鉆測(cè)井儀不能像 電纜測(cè)井儀那樣通過電纜供電，只能通過電池短節(jié)供電。
[0003] 目前國(guó)內(nèi)隨鉆測(cè)井儀仍然采用高溫鋰電池供電，額定電流十分有限，為了保證隨 鉆測(cè)井儀的工作時(shí)間需要將多節(jié)電池串聯(lián)起來組成電池短節(jié)供電，然而由于鉆鋌空間的限 制，電池短節(jié)的供電量是有限的，需要通過設(shè)計(jì)出節(jié)能的隨鉆測(cè)井儀電源，來延長(zhǎng)隨鉆測(cè)井 儀的工作時(shí)間。
【發(fā)明內(nèi)容】
[0004] 有鑒于此，本發(fā)明實(shí)施例提供一種隨鉆測(cè)井儀電源，該隨鉆測(cè)井儀電源節(jié)能，將本 發(fā)明實(shí)施例提供的隨鉆測(cè)井儀電源應(yīng)用于隨鉆測(cè)井儀，可有效提高隨鉆測(cè)井儀的工作時(shí) 間。
[0005] 本發(fā)明實(shí)施例提供一種隨鉆測(cè)井儀電源，所述隨鉆測(cè)井儀電源包括：
[0006] 數(shù)字電源，用于為所述隨鉆測(cè)井儀電源所在的隨鉆測(cè)井儀的數(shù)字電路供電；
[0007] 模擬電源，用于為所述隨鉆測(cè)井儀的模擬電路供電；
[0008] 高壓電源，用于為所述隨鉆測(cè)井儀的高壓發(fā)射電路供電；
[0009] 控制器，用于分別控制所述數(shù)字電源、模擬電源和高壓電源是否處于工作狀態(tài)。
[0010] 優(yōu)選地，所述數(shù)字電源具體用于處于工作狀態(tài)時(shí)，輸出5V電壓為所述數(shù)字電路供 電。
[0011] 優(yōu)選地，所述數(shù)字電源包括：TPS40200芯片；所述控制器通過調(diào)節(jié)所述TPS40200 芯片的ss引腳的輸入電壓控制所述數(shù)字電源是否處于工作狀態(tài)。
[0012] 優(yōu)選地，所述數(shù)字電源還包括：所述TPS40200芯片的RC引腳與第一電阻（Rl)的 第一端相連，所述第一電阻（Rl)的第一端還與第一電容（Cl)的第一端相連，所述第一電 容（Cl)的第二端接地，所述第一電阻（Rl)的第二端與第二電容（C2)的第一端相連，所述 第二電容（C2)的第二端接地；所述TPS40200芯片的SS引腳分別與第二電阻（R2)的第一 端和第三電容（C3)的第一端相連，所述第二電阻（R2)的第二端和第三電容（C3)的第二 端分別接地；所述TPS40200芯片的COMP引腳與第三電阻（R3)的第一端相連，所述第三電 阻（R3)的第二端與第四電容（C4)的第一端相連，所述第四電容（C4)的第二端與第四電阻 (R4)的第一端相連，所述第四電阻（R4)的第二端接地，所述TPS40200芯片的COMP引腳還 與第五電容（C5)的第一端相連，所述第五電容（C5)的第二端與所述第四電阻（R4)的第一 端相連；所述TPS40200芯片的FB引腳與所述第四電阻（R4)的第一端相連；所述TPS40200 芯片的VDD引腳與第六電容（C6)的第一端相連，所述第六電容（C6)的第二端接地，所述 TPS40200芯片的VDD引腳還與第七電容（C7)的第一端相連，所述第七電容（C7)的第二端 與第五電阻（R5)的第一端相連，所述第五電阻（R5)的第二端與第六電阻（R6)的第一端相 連，所述第六電阻（R6)的第二端分別與第八電容（C8)的第一端和第九電容（C9)的第一 端相連，所述第八電容（C8)的第二端和第九電容（C9)的第二端分別接地，所述第六電阻 (R6)的第二端還與所述第二電容（C2)的第一端相連，所述TPS40200芯片的VDD引腳還與 所述第二電容（C2)的第一端相連；所述TPS40200芯片的ISNS引腳與所述第五電阻（R5) 的第一端相連；所述TPS40200芯片的⑶RV引腳與第七電阻（R7)的第一端相連，所述第七 電阻（R7)的第二端與第一 PMOS管（Pl)的柵極相連，所述第一 PMOS管（Pl)的源極與所 述第五電阻（R5)的第二端相連，所述PMOS管（Pl)的源極還與第一二極管（Dl)的負(fù)極相 連，所述第一二極管（Dl)的正極與所述第一 PMOS管（Pl)的漏極相連，所述第一 PMOS管 (Pl)的漏極還與第二擊穿二極管（D2)的負(fù)極相連，第二擊穿二極管（D2)的正極接地，所 述第一 PMOS管（Pl)的漏極還與第一電感（LI)的第一端相連，所述第一電感（LI)的第二 端分別與第十電容（ClO)的第一端、第^ 電容（Cll)的第一端、第十二電容（C12)的第一 端和第十三電容（C13)的第一端相連，所述第十電容（ClO)的第二端、第^ 電容（Cll)的 第二端、第十二電容（C12)的第二端和第十三電容（C13)的第二端分別接地，所述第一電感 (LI)的第二端還與第八電阻（R8)的第一端相連，所述第八電阻（R8)的第二端與第九電阻 (R9)的第一端相連，所述第九電阻（R9)的第二端與所述第四電阻（R4)的第一端相連；所 述TPS40200芯片的GND引腳接地；其中，所述第二電容（C2)的第一端為所述數(shù)字電源的電 壓輸入端，所述TPS40200芯片的SS引腳為所述數(shù)字電源的控制信號(hào)輸入端，所述第十三電 容（C13)的第一端為所述數(shù)字電源的電壓輸出端。
[0013] 優(yōu)選地，所述模擬電源具體用于處于工作狀態(tài)時(shí)，輸出+12V和-12V電壓為所述模 擬電路供電。
[0014] 優(yōu)選地，所述模擬電源包括：UC3842芯片；所述控制器通過調(diào)節(jié)與所述UC3842芯 片的CMPEN引腳相連的第一 NPN三極管（Ql)的基極的輸入電壓控制所述模擬電源是否處 于工作狀態(tài)。
[0015] 優(yōu)選地，所述模擬電源還包括：所述UC3842芯片的VFB引腳與第十電阻（RlO)的 第一端相連，所述UC3842芯片的VFB引腳還與所述第十一電阻（Rll)的第一端相連，所述 第i^一電阻（Rll)的第二端接地；所述UC3842芯片的ISEN引腳與第十四電容（C14)的第 一端相連，所述第十四電容（C14)的第二端接地，所述UC3842芯片的ISEN引腳還與第十二 電阻（R12)的第一端相連；所述UC3842芯片的CMPEN引腳分別與第十三電阻（R13)的第一 端和第十五電容（C15)的第一端相連，所述第十三電阻（R13)的第二端和第十五電容（C15) 的第二端分別與所述第十一電阻（Rll)的第一端相連，所述UC3842芯片的CMPEN引腳還 與所述第一 NPN三極管（Ql)的集電極相連，所述第一 NPN三極管（Ql)的發(fā)射極接地；所 述UC3842芯片的GND引腳接地；所述UC3842芯片的VCC引腳分別與第十六電容（C16)的 第一端和第十七電容（C17)的第一端相連，所述第十六電容（C16)的第二端和第十七電容 (C17)的第二端分別接地，所述UC3842芯片的VCC引腳還分別與第十四電阻（R14)的第一 端和第十八電容（C18)的第一端相連，所述第十四電阻（R14)的第二端和第十八電容（C18) 的第二端分別于第三二極管（D3)的負(fù)極相連，所述第十八電容（C18)的第一端還與第一變 壓器（Tl)的初級(jí)正相輸入端相連，所述第一變壓器（Tl)的初級(jí)反相輸入端與所述第三二 極管（D3)的正極相連，所述第一變壓器（Tl)的第一次級(jí)反相輸出端與第四二極管（D4)的 正極相連，所述第四二極管（D4)的負(fù)極分別與第十九電容（C19)的第一端和第二十電容 (C20)的第一端相連，所述第十九電容（C19)的第二端和第二十電容（C20)的第二端分別接 地，所述第一變壓器（Tl)的第一次級(jí)正相輸出端接地，所述第一變壓器（Tl)的第二次級(jí)正 相輸出端與第五二極管（D5)的負(fù)極相連，所述第五二極管（D5)的正極分別與第二十一電 容（C21)的第一端和第二十二電容（C22)的第一端相連，所述第二i^一電容（C21)的第二 端和第二十二電容（C22)的第二端分別與所述第一變壓器（Tl)的第二次級(jí)反相輸出端相 連，所述第二十電容（C20)的第一端還與所述第十電阻（RlO)的第二端相連；所述UC3842 芯片的OUT引腳與第十五電阻（R15)的第一端相連，所述第十五電阻（R15)的第二端與第 一 NMOS管（NI)的柵極相連，所述第一 NMOS管（NI)的漏極與所述第三二極管（D3)的正極 相連，所述第一 NMOS管（NI)的源極與第十六電阻（R16)的第一端相連，所述第十六電阻 (R16)的第二端接地，所述第十六電阻（R16)的第一端還與所述第十二電阻（R12)的第二端 相連，所述第十五電阻（R15)的第二端還與第十七電阻（R17)的第一端相連，所述第十七電 阻（R17)的第二端接地；所述UC3842芯片的VREF引腳與第十八電阻（R18)的第一端相連， 所述第十八電阻（R18)的第二端與第二十三電容（C23)的第一端相連，所述第二十三電容 (C23)的第二端接地，所述UC3842芯片的VREF引腳還與第二十四電容（C24)的第一端相 連，所述第二十四電容（C24)的第二端接地；所述UC3842芯片的RT/CT引腳與所述第十八 電阻（R18)的第二端相連；其中，所述第十七電容（C17)的第一端為所述模擬電源的電壓輸 入端，所述第一 NPN三極管（Ql)的基極為所述模擬電源的控制信號(hào)輸入端，所述第二十電 容（C20)的第一端為所述模擬電源的正電壓輸出端，所述第二十二電容（C22)的第一端為 所述模擬電源的負(fù)電壓輸出端。
[0016] 通過上述方案，該隨鉆測(cè)井儀電源包括：數(shù)字電源，模擬電源，高壓電源和控制器， 且由控制器分別控制數(shù)字電源、模擬電源和高壓電源是否處于工作狀態(tài)，可避免數(shù)字電源、 模擬電源和高壓電源一直處于工作狀態(tài)，從而節(jié)約能源，使得應(yīng)用本發(fā)明實(shí)施例提供的隨 鉆測(cè)井儀電源的隨鉆測(cè)井儀可提高工作時(shí)間。
【專利附圖】
【附圖說明】
[0017] 圖1為本發(fā)明實(shí)施例提供的一種隨鉆測(cè)井儀電源的結(jié)構(gòu)示意圖；
[0018] 圖2為本發(fā)明實(shí)施例提供的一種數(shù)字電源的結(jié)構(gòu)示意圖；
[0019] 圖3為本發(fā)明實(shí)施例提供的一種模擬電源的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0020] 為了使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)本發(fā)明作進(jìn) 一步地詳細(xì)描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部份實(shí)施例，而不是全部的實(shí)施 例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的 所有其它實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0021] 如圖1所示，其為本發(fā)明實(shí)施例提供的一種隨鉆測(cè)井儀電源結(jié)構(gòu)示意圖的結(jié)構(gòu)示 意圖。
[0022] 該隨鉆測(cè)井儀電源100包括：
[0023] 數(shù)字電源101，用于為該隨鉆測(cè)井儀電源100所在的隨鉆測(cè)井儀的數(shù)字電路供電。
[0024] 進(jìn)一步地，該數(shù)字電源101具體用于處于工作狀態(tài)時(shí)，輸出5V電壓為該隨鉆測(cè)井 儀電源100所在的隨鉆測(cè)井儀的數(shù)字電路供電，以使該隨鉆測(cè)井儀電源100所在的隨鉆測(cè) 井儀的數(shù)字電路正常工作。
[0025] 模擬電源102,用于為該隨鉆測(cè)井儀電源100所在的隨鉆測(cè)井儀的模擬電路供電。
[0026] 進(jìn)一步地，該模擬電源102具體用于處于工作狀態(tài)時(shí)，輸出+12V和-12V電壓為為 該隨鉆測(cè)井儀電源100所在的隨鉆測(cè)井儀的模擬電路供電，以使該隨鉆測(cè)井儀電源100所 在的隨鉆測(cè)井儀的模擬電路正常工作。
[0027] 高壓電源103,用于為該隨鉆測(cè)井儀電源100所在的隨鉆測(cè)井儀的高壓發(fā)射電路 供電。
[0028] 進(jìn)一步地，該高壓電源103具體用于處于工作狀態(tài)時(shí)，輸出200V電壓為為該隨鉆 測(cè)井儀電源100所在的隨鉆測(cè)井儀的高壓發(fā)射電路供電，以使該隨鉆測(cè)井儀電源100所在 的隨鉆測(cè)井儀的高壓發(fā)射電路正常工作。
[0029] 控制器104,用于分別控制數(shù)字電源101、模擬電源102和高壓電源103是否處于 工作狀態(tài)。
[0030] 具體地，控制器104中可預(yù)先配置有電源控制策略或由人工通過遠(yuǎn)程設(shè)備實(shí)時(shí)向 控制器104發(fā)送電源控制策略?？刂破?04根據(jù)預(yù)先配置的電源控制策略控制數(shù)字電源 101、模擬電源102和高壓電源103何時(shí)處于工作狀態(tài)何時(shí)處于非工作狀態(tài)。例如，電源控 制策略可以為：隨鉆測(cè)井儀電源100所在的隨鉆測(cè)井儀處于"采集"模式時(shí)，數(shù)字電源101、 模擬電源102和高壓電源103均處于工作狀態(tài)；隨鉆測(cè)井儀電源100所在的隨鉆測(cè)井儀處 于處于"監(jiān)聽"模式時(shí)，數(shù)字電源101和模擬電源102處于工作狀態(tài)，而高壓電源103處于非 工作狀態(tài)；隨鉆測(cè)井儀電源100所在的隨鉆測(cè)井儀處于處于"采集間隙"時(shí)，數(shù)字電源101、 模擬電源102和高壓電源103均處于非工作狀態(tài)。
[0031] 優(yōu)選地，數(shù)字電源101包括：TPS40200芯片?？刂破?04通過調(diào)節(jié)TPS40200芯片 的ss引腳的輸入電壓控制數(shù)字電源101是否處于工作狀態(tài)。
[0032] 如圖2所示，其為本發(fā)明實(shí)施例提供的一種數(shù)字電源的結(jié)構(gòu)示意圖。
[0033] 數(shù)字電源101具體包括：
[0034] TPS40200芯片的RC引腳與第一電阻（Rl)的第一端相連，第一電阻（Rl)的第一端 還與第一電容（Cl)的第一端相連，第一電容（Cl)的第二端接地，第一電阻（Rl)的第二端 與第二電容（C2)的第一端相連，第二電容（C2)的第二端接地；
[0035] TPS40200芯片的SS引腳分別與第二電阻（R2)的第一端和第三電容（C3)的第一 端相連，第二電阻（R2)的第二端和第三電容（C3)的第二端分別接地；
[0036] TPS40200芯片的COMP引腳與第三電阻（R3)的第一端相連，第三電阻（R3)的第 二端與第四電容（C4)的第一端相連，第四電容（C4)的第二端與第四電阻（R4)的第一端相 連，第四電阻（R4)的第二端接地，TPS40200芯片的COMP引腳還與第五電容（C5)的第一端 相連，第五電容（C5)的第二端與第四電阻（R4)的第一端相連；
[0037] TPS40200芯片的FB引腳與第四電阻（R4)的第一端相連；
[0038] TPS40200芯片的VDD引腳與第六電容（C6)的第一端相連，第六電容（C6)的第二 端接地，TPS40200芯片的VDD引腳還與第七電容（C7)的第一端相連，第七電容（C7)的第 二端與第五電阻（R5)的第一端相連，第五電阻（R5)的第二端與第六電阻（R6)的第一端相 連，第六電阻（R6)的第二端分別與第八電容（C8)的第一端和第九電容（C9)的第一端相 連，第八電容（C8)的第二端和第九電容（C9)的第二端分別接地，第六電阻（R6)的第二端 還與第二電容（C2)的第一端相連，TPS40200芯片的VDD引腳還與第二電容（C2)的第一端 相連；
[0039] TPS40200芯片的ISNS引腳與第五電阻（R5)的第一端相連；
[0040] TPS40200芯片的⑶RV引腳與第七電阻（R7)的第一端相連，第七電阻（R7)的第 二端與第一 PMOS管（Pl)的柵極相連，第一 PMOS管（Pl)的源極與第五電阻（R5)的第二端 相連，PMOS管（Pl)的源極還與第一二極管（Dl)的負(fù)極相連，第一二極管（Dl)的正極與第 一 PMOS管（Pl)的漏極相連，第一 PMOS管（Pl)的漏極還與第二擊穿二極管（D2)的負(fù)極相 連，第二擊穿二極管（D2)的正極接地，第一 PMOS管（Pl)的漏極還與第一電感（LI)的第一 端相連，第一電感（LI)的第二端分別與第十電容（ClO)的第一端、第^ 電容（Cll)的第 一端、第十二電容（C12)的第一端和第十三電容（C13)的第一端相連，第十電容（ClO)的第 二端、第H^一電容（Cll)的第二端、第十二電容（C12)的第二端和第十三電容（C13)的第二 端分別接地，第一電感（LI)的第二端還與第八電阻（R8)的第一端相連，第八電阻（R8)的 第二端與第九電阻（R9)的第一端相連，第九電阻（R9)的第二端與第四電阻（R4)的第一端 相連；
[0041] TPS40200芯片的GND引腳接地；
[0042] 其中，第二電容（C2)的第一端為數(shù)字電源101的電壓輸入端，TPS40200芯片的SS 引腳為數(shù)字電源101的控制信號(hào)輸入端，第十三電容（C13)的第一端為數(shù)字電源101的電 壓輸出端。
[0043] 其中，TPS40200芯片輸出的最高驅(qū)動(dòng)電流為200mA，輸入電壓范圍廣，工作頻率為 35到500KHz，且高溫特性好，應(yīng)用靈活方便，因此在數(shù)字電源101中選用TPS40200芯片。
[0044] 對(duì)于圖2所示的數(shù)字電源101的結(jié)構(gòu)，需要考慮到電流采樣電阻，即第五電阻（R5) 和第六電阻（R6)的選擇，以保證當(dāng)通過第五電阻（R5)和第六電阻（R6)的電壓降（即 TPS40200芯片的VDD引腳與ISNS引腳的電壓差）超過IOOmV時(shí)，該TPS40200芯片將在2 % 的周期內(nèi)立即進(jìn)入停滯狀態(tài)，不再有PWM波的輸出；只有當(dāng)電壓降重新回到IOOmV以內(nèi)時(shí)， 該TPS40200芯片將自動(dòng)恢復(fù)到正常工作狀態(tài)，例如，第五電阻（R5)為2ΚΩ，第六電阻（R6) 為0. 02 Ω。同時(shí)，由于TPS40200芯片的反饋差分運(yùn)放的參考電壓為700mV，并且輸入端即 TPS40200芯片的COMP引腳的正反饋補(bǔ)償作用使得PWM波的輸出已經(jīng)能夠達(dá)到滿量程，因而 不需要再添加任何的頻率補(bǔ)償措施，從而簡(jiǎn)化了數(shù)字電源的電路結(jié)構(gòu)。
[0045] 對(duì)于圖2所示的數(shù)字電源101的結(jié)構(gòu)，與TPS40200芯片的RC引腳相連的外接電 阻，即第一電阻（Rl)和外接電容，即第一電容（Cl)，以及TPS40200芯片內(nèi)部的兩個(gè)震蕩比 較器共同決定了該數(shù)字電源101的工作頻率，而數(shù)字電源101的工作頻率為35到500KHz， 因此第一電阻（Rl)和第一電容（Cl)需滿足以下公式：
【權(quán)利要求】
1. 一種隨鉆測(cè)井儀電源，其特征在于，所述隨鉆測(cè)井儀電源包括： 數(shù)字電源，用于為所述隨鉆測(cè)井儀電源所在的隨鉆測(cè)井儀的數(shù)字電路供電； 模擬電源，用于為所述隨鉆測(cè)井儀的模擬電路供電； 高壓電源，用于為所述隨鉆測(cè)井儀的高壓發(fā)射電路供電； 控制器，用于分別控制所述數(shù)字電源、模擬電源和高壓電源是否處于工作狀態(tài)。
2. 根據(jù)權(quán)利要求1所述的隨鉆測(cè)井儀電源，其特征在于，所述數(shù)字電源具體用于處于 工作狀態(tài)時(shí)，輸出5V電壓為所述數(shù)字電路供電。
3. 根據(jù)權(quán)利要求1或2所述的隨鉆測(cè)井儀電源，其特征在于，所述數(shù)字電源包括：TPS40200 芯片； 所述控制器通過調(diào)節(jié)所述TPS40200芯片的ss引腳的輸入電壓控制所述數(shù)字電源是否 處于工作狀態(tài)。
4. 根據(jù)權(quán)利要求3所述的隨鉆測(cè)井儀電源，其特征在于，所述數(shù)字電源還包括： 所述TPS40200芯片的RC引腳與第一電阻（R1)的第一端相連，所述第一電阻（R1)的 第一端還與第一電容（C1)的第一端相連，所述第一電容（C1)的第二端接地，所述第一電阻 (R1)的第二端與第二電容（C2)的第一端相連，所述第二電容（C2)的第二端接地； 所述TPS40200芯片的SS引腳分別與第二電阻（R2)的第一端和第三電容（C3)的第一 端相連，所述第二電阻（R2)的第二端和第三電容（C3)的第二端分別接地； 所述TPS40200芯片的COMP引腳與第三電阻（R3)的第一端相連，所述第三電阻（R3)的 第二端與第四電容（C4)的第一端相連，所述第四電容（C4)的第二端與第四電阻（R4)的第 一端相連，所述第四電阻（R4)的第二端接地，所述TPS40200芯片的COMP引腳還與第五電 容（C5)的第一端相連，所述第五電容（C5)的第二端與所述第四電阻（R4)的第一端相連； 所述TPS40200芯片的FB引腳與所述第四電阻（R4)的第一端相連； 所述TPS40200芯片的VDD引腳與第六電容（C6)的第一端相連，所述第六電容（C6)的 第二端接地，所述TPS40200芯片的VDD引腳還與第七電容（C7)的第一端相連，所述第七電 容（C7)的第二端與第五電阻（R5)的第一端相連，所述第五電阻（R5)的第二端與第六電阻 (R6)的第一端相連，所述第六電阻（R6)的第二端分別與第八電容（C8)的第一端和第九電 容（C9)的第一端相連，所述第八電容（C8)的第二端和第九電容（C9)的第二端分別接地， 所述第六電阻（R6)的第二端還與所述第二電容（C2)的第一端相連，所述TPS40200芯片的 VDD引腳還與所述第二電容（C2)的第一端相連； 所述TPS40200芯片的ISNS引腳與所述第五電阻（R5)的第一端相連； 所述TPS40200芯片的⑶RV引腳與第七電阻（R7)的第一端相連，所述第七電阻（R7) 的第二端與第一 PM0S管（P1)的柵極相連，所述第一 PM0S管（P1)的源極與所述第五電阻 (R5)的第二端相連，所述PM0S管（P1)的源極還與第一二極管（D1)的負(fù)極相連，所述第 一二極管（D1)的正極與所述第一 PM0S管（P1)的漏極相連，所述第一 PM0S管（P1)的漏極 還與第二擊穿二極管（D2)的負(fù)極相連，第二擊穿二極管（D2)的正極接地，所述第一 PM0S 管（P1)的漏極還與第一電感（L1)的第一端相連，所述第一電感（L1)的第二端分別與第十 電容（C10)的第一端、第^ 電容（C11)的第一端、第十二電容（C12)的第一端和第十三 電容（C13)的第一端相連，所述第十電容（C10)的第二端、第^ 電容（C11)的第二端、第 十二電容（C12)的第二端和第十三電容（C13)的第二端分別接地，所述第一電感（L1)的第 二端還與第八電阻（R8)的第一端相連，所述第八電阻（R8)的第二端與第九電阻（R9)的第 一端相連，所述第九電阻（R9)的第二端與所述第四電阻（R4)的第一端相連； 所述TPS40200芯片的GND引腳接地； 其中，所述第二電容（C2)的第一端為所述數(shù)字電源的電壓輸入端，所述TPS40200芯片 的SS引腳為所述數(shù)字電源的控制信號(hào)輸入端，所述第十三電容（C13)的第一端為所述數(shù)字 電源的電壓輸出端。
5. 根據(jù)權(quán)利要求1所述的隨鉆測(cè)井儀電源，其特征在于，所述模擬電源具體用于處于 工作狀態(tài)時(shí)，輸出+12V和-12V電壓為所述模擬電路供電。
6. 根據(jù)權(quán)利要求1或5所述的隨鉆測(cè)井儀電源，其特征在于，所述模擬電源包括：UC3842 芯片； 所述控制器通過調(diào)節(jié)與所述UC3842芯片的CMPEN引腳相連的第一 NPN三極管（Q1)的 基極的輸入電壓控制所述模擬電源是否處于工作狀態(tài)。
7. 根據(jù)權(quán)利要求6所述的隨鉆測(cè)井儀電源，其特征在于，所述模擬電源還包括： 所述UC3842芯片的VFB引腳與第十電阻（R10)的第一端相連，所述UC3842芯片的VFB 引腳還與所述第十一電阻（R11)的第一端相連，所述第十一電阻（R11)的第二端接地； 所述UC3842芯片的ISEN引腳與第十四電容（C14)的第一端相連，所述第十四電容 (C14)的第二端接地，所述UC3842芯片的ISEN引腳還與第十二電阻（R12)的第一端相連； 所述UC3842芯片的CMPEN引腳分別與第十三電阻（R13)的第一端和第十五電容（C15) 的第一端相連，所述第十三電阻（R13)的第二端和第十五電容（C15)的第二端分別與所述 第i^一電阻（R11)的第一端相連，所述UC3842芯片的CMPEN引腳還與所述第一 NPN三極管 (Q1)的集電極相連，所述第一 NPN三極管（Q1)的發(fā)射極接地； 所述UC3842芯片的GND引腳接地； 所述UC3842芯片的VCC引腳分別與第十六電容（C16)的第一端和第十七電容（C17) 的第一端相連，所述第十六電容（C16)的第二端和第十七電容（C17)的第二端分別接地，所 述UC3842芯片的VCC引腳還分別與第十四電阻（R14)的第一端和第十八電容（C18)的第 一端相連，所述第十四電阻（R14)的第二端和第十八電容（C18)的第二端分別于第三二極 管（D3)的負(fù)極相連，所述第十八電容（C18)的第一端還與第一變壓器（T1)的初級(jí)正相輸 入端相連，所述第一變壓器（T1)的初級(jí)反相輸入端與所述第三二極管（D3)的正極相連，所 述第一變壓器（T1)的第一次級(jí)反相輸出端與第四二極管（D4)的正極相連，所述第四二極 管（D4)的負(fù)極分別與第十九電容（C19)的第一端和第二十電容（C20)的第一端相連，所述 第十九電容（C19)的第二端和第二十電容（C20)的第二端分別接地，所述第一變壓器（T1) 的第一次級(jí)正相輸出端接地，所述第一變壓器（T1)的第二次級(jí)正相輸出端與第五二極管 (D5)的負(fù)極相連，所述第五二極管（D5)的正極分別與第二十一電容（C21)的第一端和第 二十二電容（C22)的第一端相連，所述第二i^一電容（C21)的第二端和第二十二電容（C22) 的第二端分別與所述第一變壓器（T1)的第二次級(jí)反相輸出端相連，所述第二十電容（C20) 的第一端還與所述第十電阻（R10)的第二端相連； 所述UC3842芯片的OUT引腳與第十五電阻（R15)的第一端相連，所述第十五電阻 (R15)的第二端與第一 NM0S管（N1)的柵極相連，所述第一 NM0S管（N1)的漏極與所述第 三二極管（D3)的正極相連，所述第一 NM0S管（N1)的源極與第十六電阻（R16)的第一端相 連，所述第十六電阻（R16)的第二端接地，所述第十六電阻（R16)的第一端還與所述第十二 電阻（R12)的第二端相連，所述第十五電阻（R15)的第二端還與第十七電阻（R17)的第一 端相連，所述第十七電阻（R17)的第二端接地； 所述UC3842芯片的VREF引腳與第十八電阻（R18)的第一端相連，所述第十八電阻 (R18)的第二端與第二十三電容（C23)的第一端相連，所述第二十三電容（C23)的第二端接 地，所述UC3842芯片的VREF引腳還與第二十四電容（C24)的第一端相連，所述第二十四電 容（C24)的第二端接地； 所述UC3842芯片的RT/CT引腳與所述第十八電阻（R18)的第二端相連； 其中，所述第十七電容（C17)的第一端為所述模擬電源的電壓輸入端，所述第一 NPN三 極管（Q1)的基極為所述模擬電源的控制信號(hào)輸入端，所述第二十電容（C20)的第一端為所 述模擬電源的正電壓輸出端，所述第二十二電容（C22)的第一端為所述模擬電源的負(fù)電壓 輸出端。
【文檔編號(hào)】H02M3/335GK104333222SQ201410608431
【公開日】2015年2月4日 申請(qǐng)日期:2014年11月3日 優(yōu)先權(quán)日:2014年11月3日
【發(fā)明者】張錚, 辛鵬來, 付欣, 賀洪斌 申請(qǐng)人:中國(guó)科學(xué)院聲學(xué)研究所